本發(fā)明涉及示波器領(lǐng)域，具體涉及一種熒光示波器的數(shù)字信號處理系統(tǒng)。

背景技術(shù)：

近年來,在較廣泛的技術(shù)領(lǐng)域,現(xiàn)代電子信號呈現(xiàn)出復(fù)雜化、多樣性的特征,尤其是信號的頻率范圍不斷拓寬,信號的瞬時性、復(fù)雜度不斷增加,信號非平穩(wěn)特性的增長極為迅速,傳統(tǒng)示波器很難滿足當前測試需求。

數(shù)字熒光示波器具有快速波形捕獲速率和超強顯示能力，連續(xù)高速采樣能力，熒光儀器的出現(xiàn)解決了傳統(tǒng)虛擬儀器的捕獲率低，連續(xù)采集能力差等缺點。

示波器是一種電子測量儀器，用于測量電壓電流波形，在調(diào)試、分析、電路故障診斷的場合都會使用到示波器。熒光示波器具有較高的捕獲率、高穩(wěn)定性性、可重復(fù)性和易操作性的等特點。

現(xiàn)有的示波器波形捕獲率都非常較低，不能很好的捕獲偶發(fā)低概率事件，給實際測量過程中帶來困難，不能滿足實際需要。所以我們就需要一種高捕獲率的示波器。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是提供一種熒光示波器的數(shù)字信號處理系統(tǒng)，以克服現(xiàn)有示波器技術(shù)存在的波形捕獲率較低，不能很好的捕獲偶發(fā)低概率事件，并且不能測量常用數(shù)字協(xié)議，給實際測量過程中帶來困難，不能滿足實際需求。

為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：一種熒光示波器的數(shù)字信號處理系統(tǒng)，其特征在于，包括：la數(shù)據(jù)接收模塊1、示波器數(shù)據(jù)接收模塊2、信號發(fā)生器模塊3、高精度數(shù)字觸發(fā)模塊4、示波器采樣率計算模塊5、硬件dvm計算模塊6、示波器采集控制模塊7、內(nèi)部ram數(shù)據(jù)存儲模塊8、ddr3內(nèi)存讀寫模塊9、硬件示波器串行總線解碼模塊10、硬件數(shù)字內(nèi)插模塊11、硬件fft計算模塊12、硬件可配置數(shù)字濾波模塊13、硬件數(shù)字垂直內(nèi)插模塊14、硬件快速采集模塊15、硬件高精度數(shù)字tdc(timetodigitalconvrtor)模塊16、硬件熒光采集模塊17、硬件波形顏色處理模塊18、usbpcie專用處理器控制模塊19和上位機20。

la數(shù)據(jù)接收模塊1的輸出端分別與高精度數(shù)字觸發(fā)模塊4和示波器采樣率計算模塊5的一個輸入端連接，高精度數(shù)字觸發(fā)模塊4的輸出端與示波器采集控制模塊7的觸發(fā)輸入端連接，該示波器采集控制模塊7的兩個輸出端分別與內(nèi)部ram數(shù)據(jù)存儲模塊8和ddr3內(nèi)存讀寫模塊9的一個輸入端連接。

示波器數(shù)據(jù)接收模塊2的輸出端分別與信號發(fā)生器模塊3、高精度數(shù)字觸發(fā)模塊4、示波器采樣率計算模塊5、硬件dvm計算模塊6的一個輸入端連接，示波器采樣率計算模塊5的輸出端分別與內(nèi)部ram數(shù)據(jù)存儲模塊8和ddr3內(nèi)存讀寫模塊9的另一個輸入端連接；該信號發(fā)生器模塊3的輸出端用于輸出dds數(shù)據(jù)；該硬件dvm計算模塊6的輸出端與usbpcie專用處理器控制模塊19的一個輸入端連接。

該內(nèi)部ram數(shù)據(jù)存儲模塊8的一個輸入端還與ddr3內(nèi)存讀寫模塊9的壓縮數(shù)據(jù)輸出端連接。

該內(nèi)部ram數(shù)據(jù)存儲模塊8的輸出端分別與該信號發(fā)生器模塊3、該硬件dvm計算模塊6、硬件示波器串行總線解碼模塊10、硬件數(shù)字內(nèi)插模塊11、硬件fft計算模塊12和usbpcie專用處理器控制模塊19的輸入端連接。

硬件示波器串行總線解碼模塊10的輸出端與usbpcie專用處理器控制模塊19的輸入端連接。

硬件fft計算模塊12的輸出端與usbpcie專用處理器控制模塊19的一個輸入端連接。

硬件數(shù)字內(nèi)插模塊11的輸出端分別與硬件可配置數(shù)字濾波器模13、硬件數(shù)字垂直內(nèi)插模塊14、硬件高精度數(shù)字tdc模塊16的輸入端連接。

硬件可配置數(shù)字濾波模塊13和硬件數(shù)字垂直內(nèi)插模塊14的輸出端與硬件快速采集模塊15和硬件熒光采集模塊17的一個輸入端連接；硬件高精度數(shù)字tdc模塊16的兩個輸出端分別與硬件快速采集模塊15和硬件熒光采集模塊17的另一個輸入端連接。

硬件快速采集模塊15和硬件熒光采集模塊17的輸出端分別與硬件波形顏色處理模塊18的兩個輸入端連接，硬件波形顏色處理模塊18的輸出端以及硬件高精度數(shù)字tdc模塊16的一個輸出端分別與usbpcie專用處理器控制模塊19的兩個對應(yīng)輸入端連接。

該usbpcie專用處理器控制模塊19的控制信號輸出端分別與la數(shù)據(jù)接收模塊1、示波器數(shù)據(jù)接收模塊2、硬件示波器串行總線解碼模塊10、硬件可配置數(shù)字濾波模塊13、硬件快速采集模塊15和硬件波形顏色處理模塊18的控制端連接。

該usbpcie專用處理器控制模塊19的一個接口與上位機20的接口連接。

所述的信號發(fā)生器模塊3包括：sin波發(fā)生處理模塊、方波發(fā)生處理模塊、脈沖波發(fā)生處理模塊、任意波處理模塊、波形調(diào)制處理模塊，波形幅度偏移處理模塊波形還原處理，波形調(diào)制處理模塊的輸出端與波形幅度偏移處理模塊的一個輸入端連接；sin波發(fā)生處理模塊、方波發(fā)生處理模塊、脈沖波發(fā)生處理模塊、任意波處理模塊的輸出端通過位數(shù)據(jù)選擇模塊與波形幅度偏移處理模塊的另一輸入端連接；波形幅度偏移處理模塊的輸出端為該信號發(fā)生器模塊3的輸出端，用于輸出dds數(shù)據(jù)。

所述的示波器數(shù)據(jù)接收模塊2由高數(shù)串并轉(zhuǎn)換處理器和波形幅度修正處理器組成，其中：

高數(shù)串并轉(zhuǎn)換處理器用于將adc輸入的高數(shù)差分信號經(jīng)過高數(shù)串并轉(zhuǎn)換處理2.1得到低速的并行數(shù)據(jù)，再經(jīng)過adc字節(jié)處理2.2得到8位字節(jié)對齊的數(shù)據(jù)。

由高數(shù)串并轉(zhuǎn)換處理器輸出的8位數(shù)據(jù)，經(jīng)過波形幅度修正處理器的16位數(shù)字乘法器2.3后輸出24位數(shù)據(jù)，由于經(jīng)過數(shù)字修正后數(shù)據(jù)對adc的分辨率有一點的損失，所以專門設(shè)計動態(tài)誤差處理2.4，然后再經(jīng)過24位加法器2.5后輸出25位數(shù)據(jù)，再經(jīng)過輸出數(shù)據(jù)截位處理2.6得到8位有效的adc數(shù)據(jù)；本算法解決了傳統(tǒng)軟件計算幅度修正時間長，并且還解決了傳統(tǒng)數(shù)字修正帶來的分辨率的損失。

所述的la數(shù)據(jù)接收模塊1包括依次連接的高數(shù)串并轉(zhuǎn)換處理器11、la數(shù)據(jù)去抖處理器12和la數(shù)據(jù)重新組合器13，16組邏輯分析儀差分線經(jīng)高數(shù)串并轉(zhuǎn)換處理器11得到8位的數(shù)據(jù)，再經(jīng)過la數(shù)據(jù)去抖處理器12的處理得到穩(wěn)定的邏輯，再經(jīng)過la數(shù)據(jù)重新組合器13得到16位8組的邏輯分析儀數(shù)據(jù)。

所述的高精度數(shù)字觸發(fā)模塊4包括：la波形去抖動處理器4.1、示波器波形去抖動處理器4.2、示波器觸發(fā)源的選擇處理器4.3、數(shù)字邊沿觸發(fā)器a、數(shù)字脈沖觸發(fā)器b、數(shù)字超時觸發(fā)器c、數(shù)字間隔觸發(fā)器d、數(shù)字窗口觸發(fā)器e、數(shù)字欠幅觸發(fā)器f、數(shù)字斜率觸發(fā)器g、數(shù)字視頻觸發(fā)器h、數(shù)字uart觸發(fā)解碼器i、數(shù)字lin觸發(fā)解碼器j、數(shù)字can觸發(fā)解碼器k、數(shù)字spi觸發(fā)解碼器l、數(shù)字flexray觸發(fā)解碼器m、數(shù)字iic觸發(fā)器n、數(shù)字arinc429觸發(fā)o、數(shù)字mil-sd-1553b觸發(fā)器p,數(shù)字usb觸發(fā)器q、和數(shù)字同步觸發(fā)器r；

la波形去抖動處理器4.1和示波器波形去抖動處理器4.2的輸出端與示波器觸發(fā)源的選擇處理器4.3的輸入端連接，該選擇處理器4.3的輸出端分別與上述所有的觸發(fā)器和觸發(fā)解碼器的輸入端連接，該所有的觸發(fā)器和觸發(fā)解碼器的輸出端通過一數(shù)據(jù)選擇器選擇輸出觸發(fā)信號。

所述的ddr3內(nèi)存讀寫模塊9包括ddr3寫控制處理器9.1、數(shù)據(jù)壓縮處理器9.2、ddr3寫數(shù)據(jù)處理器9.3、ddr3讀數(shù)據(jù)處理器9.4、條件搜索處理器9.5和硬件ddr3存儲器9.6，ddr3寫控制處理器9.1的兩個輸出端分別與ddr3讀數(shù)據(jù)處理器9.4和硬件ddr3存儲器9.6的一個輸入端連接，ddr3寫數(shù)據(jù)處理器9.3的輸出端與硬件ddr3存儲器9.6連接；硬件ddr3存儲器9.6的一個輸出端與ddr3讀數(shù)據(jù)處理器9.4另一輸入端連接，ddr3讀數(shù)據(jù)處理器9.4的輸出端分別與數(shù)據(jù)壓縮處理器9.2和條件搜索處理器9.5的輸入端連接。

所述的硬件dvm計算模塊6包括波形平均值處理器、交流功率處理器和直流功率處理器；該波形平均值處理器包括依次連接的48位累加器6.1、除法處理得到示波器6.2和移位處理器6.3；該交流功率處理器包括依次連接的交流值計算器6.4、平方處理器6.5、累加處理器6.6、除法處理器6.7、開方處理器6.8和移位處理器6.9；該直流功率處理器包括依次連接的直流值計算器6.10、平方處理器6.11、累加處理器6.12、除法處理器6.13、開方處理器6.14和移位處理器6.15。

該交流值計算器6.4和直流值計算6.10的輸入端分別與所述的移位處理器6.3的輸出端連接。

所述的示波器采樣率計算模塊5包括：采樣率計算模塊5.1、波形峰值處理模塊、波形增強分辨率處理模塊、波形平均值處理模塊和采集方式選擇模塊5.10，其中：

該波形峰值處理模塊包括最大值計算模塊5.2、最小值計算模塊5.4和最大值最小值組合模塊5.3，最大值計算模塊5.2和最小值計算模塊5.4的輸出端與最大值最小值組合模塊5.3的輸入端連接。

該波形增強分辨率處理模塊包括依次連接的數(shù)據(jù)累加器5.4、除法器5.5和5.6截位器。

該波形平均值處理模塊包括依次連接的加法器5.7、除法器5.8和5.9截位器。

所述的波形峰值處理模塊、波形增強分辨率處理模塊和波形平均值處理模塊的輸出端與采集方式選擇模塊5.10的不同輸入端連接。

所述的硬件數(shù)字內(nèi)插模塊11包括：硬件sinx/x插值處理模塊、線性插值處理模塊、硬件可控延遲處理器11.8和數(shù)據(jù)選擇器11.9，其中：

該硬件sinx/x插值處理模塊包括：sinx/x插值系數(shù)rom11.1、乘法器11.2、加法器11.3和截位器11.4，乘法器11.2、加法器11.3和截位器11.4依次連接，乘法器11.2還與sinx/x插值系數(shù)rom11.1連接。

該線性插值處理模塊包括依次連接的計算步進器11.5、加法器11.6和截位器11.7。

所述的乘法器11.2、計算步進器11.5和硬件可控延遲處理器11.8的輸入端和輸出端分別與示波器的采集數(shù)據(jù)線和數(shù)據(jù)選擇器11.9的輸入端連接。

所述的硬件可配置數(shù)字濾波模塊13包括依次連接的濾波器系數(shù)存儲器13.1、乘法器13.2、加法器13.3和數(shù)據(jù)截位器13.4，乘法器13.2的另一輸入端還與示波器的輸入數(shù)據(jù)連接。

所述的硬件數(shù)字垂直內(nèi)插模塊14包括點顯示處理器、線顯示處理和顯存地址計算，點顯示處理時采集數(shù)據(jù)輸入數(shù)據(jù)顯示范圍處理14.4點顯示數(shù)據(jù)輸入到數(shù)據(jù)選擇器14.5，線顯示處理時采集數(shù)據(jù)輸入到數(shù)據(jù)峰值計算14.1輸出的峰值數(shù)據(jù)再輸出到數(shù)據(jù)垂直插值處理14.2得到線顯示的數(shù)據(jù)然后再輸入到數(shù)據(jù)顯示范圍處理14.3得到線顯示數(shù)據(jù)輸入到數(shù)據(jù)選擇器14.5得到的顯存數(shù)據(jù)再經(jīng)過乘法器14.6得到24位顯存地址的輸出。

所述的硬件高精度數(shù)字tdc模塊16包括：tdc插值系數(shù)rom16.1與示波器采集數(shù)據(jù)經(jīng)過乘法器16.2得到48位數(shù)據(jù)，再經(jīng)過加法器16.3得到48位數(shù)，再經(jīng)過截位器16.4得到8位數(shù)據(jù)，再依次經(jīng)過觸發(fā)條件處理器16.5和tdc時間計算器16.6得到8位tdc值的輸出；通過以上算法使數(shù)字tdc的時間分辨率小于1ps。

所述的硬件fft計算模塊12包括：fft的控制器12.1、實數(shù)平方器12.2、實部蝶變系數(shù)rom12.3、實數(shù)乘法器12.4、實數(shù)加法器12.5、實數(shù)據(jù)截位器12.6、數(shù)據(jù)轉(zhuǎn)換器12.7、實部蝶變器12.8、虛部蝶變系數(shù)rom12.9、虛數(shù)乘法器12.10、虛數(shù)加法器12.11、虛數(shù)據(jù)截位器12.12、虛部蝶變器12.13、虛數(shù)平方器12.14、加法運算器12.15、開方運算器12.16和數(shù)據(jù)截位器12.17；

示波器的采集數(shù)據(jù)線經(jīng)過數(shù)據(jù)轉(zhuǎn)換器12.7得到16位實部數(shù)據(jù)，經(jīng)過實部蝶變器12.8實部蝶變原始數(shù)據(jù)，以及fft的控制處理12.1整個fft計算碟形變換的計算，碟形變換實部處理主要包括實部蝶變系數(shù)rom12.3與實部蝶變12.8的顏色數(shù)據(jù)經(jīng)過實數(shù)乘法器12.4，再經(jīng)過實數(shù)加法器12.5，再經(jīng)過實現(xiàn)截位器12.6處理，然后再把計算后的實部數(shù)據(jù)寫入實部蝶變12.8的原始數(shù)據(jù)；碟形變換虛部處理主要包括虛部蝶變系數(shù)rom12.9與虛部蝶變器12.13的顏色數(shù)據(jù)經(jīng)過虛數(shù)乘法器12.10，再經(jīng)過虛數(shù)加法器12.11，再經(jīng)過虛數(shù)據(jù)截位器12.12處理實現(xiàn)截位處理，然后再把計算后的實部數(shù)據(jù)寫入虛部蝶變器12.13的原始數(shù)據(jù)；碟形變換接收后實部數(shù)據(jù)經(jīng)過實數(shù)平方器12.2，虛部數(shù)據(jù)經(jīng)過虛數(shù)平方器12.14，然后再依次經(jīng)過加法運算器12.15、開方運算器12.16和數(shù)據(jù)截位器12.17處理得到fft數(shù)據(jù)，經(jīng)過以上算法處理使fft的計算點數(shù)更多，使示波器的頻率分辨率小。

所述的硬件快速采集模塊15包括依次連接的寫顯存sram計算器15.1、硬件sram15.2和讀顯存sram計算器15.3，寫顯存sram計算器15.1將顯存數(shù)據(jù)寫入硬件sram15.2，然后再經(jīng)過讀顯存sram計算器15.3讀出顯存數(shù)據(jù)，經(jīng)過以上算法處理可以使硬件讀寫顯存速度非常快。

所述的硬件熒光采集模塊17包括依次連接的讀顯存sram17.3、硬件顯存sram17.4和讀顯存數(shù)據(jù)模塊17.5，顯示經(jīng)過讀顯存sram17.3計算從硬件顯存sram17.4讀出以前寫入顯存的數(shù)據(jù)，然后再經(jīng)過計算新顯存數(shù)據(jù)17.1后，再經(jīng)過寫入新顯存數(shù)據(jù)17.2，使對于顯存數(shù)據(jù)得到快速更新，數(shù)據(jù)經(jīng)過讀顯存數(shù)據(jù)模塊17.5得到最終的顯存數(shù)據(jù)；經(jīng)過以上算法處理可以使示波器既能有較大的刷新率的同時，又能保證波形的灰度級別和顏色空間充足。

所述的硬件波形顏色處理模塊18包括：波形灰度處理模塊、波形色溫處理模塊、波形余暉處理模塊、波形顏色方式選擇器18.6和示波器網(wǎng)格處理器18.10，其中：

該波形灰度處理模塊用于：先進行sram數(shù)據(jù)拆分18.1處理，把對于數(shù)據(jù)拆分成對于通道；再計算波形灰度值18.2把顯存數(shù)據(jù)轉(zhuǎn)換成灰度數(shù)據(jù)；最后將灰度值轉(zhuǎn)換成顏色值18.3，得到灰度顯示方式的顯存數(shù)據(jù)。

該波形色溫處理模塊用于：先進行sram數(shù)據(jù)拆分18.4，得到分通道的數(shù)據(jù)；然后計算波形顏色值18.5，得到色溫顯示的顏色值數(shù)據(jù)。

該波形余暉處理模塊用于：先進行sram數(shù)據(jù)拆分18.7，得到分通道的數(shù)據(jù)；再依次進行轉(zhuǎn)換波形亮度18.8和顏色轉(zhuǎn)換18.9，得帶余暉模式的顯示數(shù)據(jù)。

上述的灰度顯示方式的顯存數(shù)據(jù)、色溫顯示的顏色值數(shù)據(jù)和帶余暉模式的顯示數(shù)據(jù)，經(jīng)過波形顏色方式選擇器18.6選擇得到用戶所需要的顯示方式的數(shù)據(jù)，最后顯示時間再經(jīng)過示波器網(wǎng)格處理器18.10上傳波形已經(jīng)畫好網(wǎng)格；經(jīng)過以上算法處理使本示波器的顯示方式同時支持灰度顯示、色溫顯示、余暉顯示三種顯示方式。

本發(fā)明的優(yōu)點是：所有數(shù)字信號處理過程均采用可編程邏輯器件進行處理，有效克服了現(xiàn)有技術(shù)存在的形捕獲率較低，不能很好的捕獲偶發(fā)低概率事件的不足，滿足了實際需要。

附圖說明

圖1為本發(fā)明實施例的整體電路構(gòu)成框圖；

圖2為本發(fā)明的信號發(fā)生器模塊的電路構(gòu)成框圖；

圖3為本發(fā)明的示波器數(shù)據(jù)接收模塊的電路構(gòu)成框圖；

圖4為本發(fā)明的la數(shù)據(jù)接收模塊的電路構(gòu)成框圖；

圖5為本發(fā)明的高精度數(shù)字觸發(fā)模塊的電路構(gòu)成框圖；

圖6為本發(fā)明的ddr3內(nèi)存讀寫模塊的電路構(gòu)成框圖；

圖7為本發(fā)明的硬件dvm計算模塊的電路構(gòu)成框圖；

圖8為本發(fā)明的示波器采樣率計算模塊的電路構(gòu)成框圖；

圖9為本發(fā)明的硬件數(shù)字內(nèi)插模塊的電路構(gòu)成框圖；

圖10為本發(fā)明的硬件可配置數(shù)字濾波器模塊的電路構(gòu)成框圖；

圖11為本發(fā)明的硬件數(shù)字垂直插值模塊的電路構(gòu)成框圖；

圖12為本發(fā)明的硬件高精度數(shù)字tdc模塊的電路構(gòu)成框圖；

圖13為本發(fā)明的硬件fft計算模塊的電路構(gòu)成框圖；

圖14為本發(fā)明的硬件快速采集模塊的電路構(gòu)成框圖；

圖15為本發(fā)明的硬件熒光采集模塊的電路構(gòu)成框圖；

圖16為本發(fā)明的硬件波形顏色計算模塊的電路構(gòu)成框圖。

具體實施方式

下面通過實施例，并結(jié)合附圖，對本發(fā)明的技術(shù)方案作進一步具體的說明。

如圖1所示（上部的右側(cè)英文字母a-l各端與下部的左側(cè)各a-l對應(yīng)連接），本發(fā)明一種熒光示波器的數(shù)字信號處理系統(tǒng)，其特征在于，包括：la數(shù)據(jù)接收模塊1、示波器數(shù)據(jù)接收模塊2、信號發(fā)生器模塊3、高精度數(shù)字觸發(fā)模塊4、示波器采樣率計算模塊5、硬件dvm計算模塊6、示波器采集控制模塊7、內(nèi)部ram數(shù)據(jù)存儲模塊8、ddr3內(nèi)存讀寫模塊9、硬件示波器串行總線解碼模塊10、硬件數(shù)字內(nèi)插模塊11、硬件fft計算模塊12、硬件可配置數(shù)字濾波模塊13、硬件數(shù)字垂直內(nèi)插模塊14、硬件快速采集模塊15、硬件高精度數(shù)字tdc(timetodigitalconvrtor)模塊16、硬件熒光采集模塊17、硬件波形顏色處理模塊18、usbpcie專用處理器控制模塊19和上位機20。

la數(shù)據(jù)接收模塊1的輸出端分別與高精度數(shù)字觸發(fā)模塊4和示波器采樣率計算模塊5的一個輸入端連接，高精度數(shù)字觸發(fā)模塊4的輸出端與示波器采集控制模塊7的觸發(fā)輸入端連接，該示波器采集控制模塊7的兩個輸出端分別與內(nèi)部ram數(shù)據(jù)存儲模塊8和ddr3內(nèi)存讀寫模塊9的一個輸入端連接。

示波器數(shù)據(jù)接收模塊2的輸出端分別與信號發(fā)生器模塊3、高精度數(shù)字觸發(fā)模塊4、示波器采樣率計算模塊5、硬件dvm計算模塊6的一個輸入端連接，示波器采樣率計算模塊5的輸出端分別與內(nèi)部ram數(shù)據(jù)存儲模塊8和ddr3內(nèi)存讀寫模塊9的另一個輸入端連接；該信號發(fā)生器模塊3的輸出端用于輸出dds數(shù)據(jù)；該硬件dvm計算模塊6的輸出端與usbpcie專用處理器控制模塊19的一個輸入端連接。

該內(nèi)部ram數(shù)據(jù)存儲模塊8的一個輸入端還與ddr3內(nèi)存讀寫模塊9的壓縮數(shù)據(jù)輸出端連接。

該內(nèi)部ram數(shù)據(jù)存儲模塊8的輸出端分別與該信號發(fā)生器模塊3、該硬件dvm計算模塊6、硬件示波器串行總線解碼模塊10、硬件數(shù)字內(nèi)插模塊11、硬件fft計算模塊12和usbpcie專用處理器控制模塊19的輸入端連接。

硬件示波器串行總線解碼模塊10的輸出端與usbpcie專用處理器控制模塊19的輸入端連接。此處硬件示波器串行總線解碼模塊10的輸入端和輸出端與usbpcie專用處理器控制模塊19之間是不同的控制信號的連接（并不是短路）。

硬件fft計算模塊12的輸出端與usbpcie專用處理器控制模塊19的一個輸入端連接。

硬件數(shù)字內(nèi)插模塊11的輸出端分別與硬件可配置數(shù)字濾波器模13、硬件數(shù)字垂直內(nèi)插模塊14、硬件高精度數(shù)字tdc模塊16的輸入端連接。

硬件可配置數(shù)字濾波模塊13和硬件數(shù)字垂直內(nèi)插模塊14的輸出端與硬件快速采集模塊15和硬件熒光采集模塊17的一個輸入端連接；硬件高精度數(shù)字tdc模塊16的兩個輸出端分別與硬件快速采集模塊15和硬件熒光采集模塊17的另一個輸入端連接。

硬件快速采集模塊15和硬件熒光采集模塊17的輸出端分別與硬件波形顏色處理模塊18的兩個輸入端連接，硬件波形顏色處理模塊18的輸出端以及硬件高精度數(shù)字tdc模塊16的一個輸出端分別與usbpcie專用處理器控制模塊19的兩個對應(yīng)輸入端連接。

該usbpcie專用處理器控制模塊19的控制信號輸出端分別與la數(shù)據(jù)接收模塊1、示波器數(shù)據(jù)接收模塊2、硬件示波器串行總線解碼模塊10、硬件可配置數(shù)字濾波模塊13、硬件快速采集模塊15和硬件波形顏色處理模塊18的控制端連接。

該usbpcie專用處理器控制模塊19的一個接口與上位機20的接口連接。

示波器在工作時，通過示波器數(shù)據(jù)接收模塊1使高速串行數(shù)據(jù)轉(zhuǎn)變成低速并行數(shù)據(jù)數(shù)據(jù)然后分別輸入到信號發(fā)生器模塊3、示波器采樣率計算模塊5、高精度數(shù)字觸發(fā)模塊4、硬件dvm計算模塊6，經(jīng)過采樣率計算模塊5把數(shù)據(jù)寫入內(nèi)部ram數(shù)據(jù)存儲模塊8和ddr3內(nèi)存讀寫模塊9，采集的數(shù)據(jù)可以直接通到usbpcie專用處理器控制模塊19傳輸?shù)缴衔粰C20進行數(shù)據(jù)分析處理，也可以直接通過快硬件數(shù)字內(nèi)插模塊11、硬件高精度數(shù)字tdc模塊16，然后寫入硬件顯存中，最后把顯存直接傳輸?shù)教幚砥骰蛘呱衔粰C20。

如圖2所示，所述的信號發(fā)生器模塊3包括：sin波發(fā)生處理模塊a、方波發(fā)生處理模塊b、脈沖波發(fā)生處理模塊c、任意波處理模塊d、波形調(diào)制處理模塊e，波形幅度偏移處理模塊f和波形還原處理模塊g，波形調(diào)制處理模塊的輸出端與波形幅度偏移處理模塊的一個輸入端連接；sin波發(fā)生處理模塊、方波發(fā)生處理模塊、脈沖波發(fā)生處理模塊、任意波處理模塊的輸出端通過位數(shù)據(jù)選擇模塊與波形幅度偏移處理模塊的另一輸入端連接；波形幅度偏移處理模塊的輸出端為該信號發(fā)生器模塊3的輸出端，用于輸出dds數(shù)據(jù)。

其中sin波處理模塊工作流程：輸入的頻率控制字經(jīng)過48位相位累加器3.1輸出再與usbpcie專用處理器控制模塊19輸出初始相位信號，經(jīng)48位加法器3.2相加輸出48位數(shù)據(jù)，再經(jīng)過相位去抖動處理器3.3處理后，輸出的48位數(shù)據(jù)，再經(jīng)過48位加法器3.4輸出48位數(shù)據(jù)，再經(jīng)過相位量化器3.5輸出16位數(shù)據(jù)輸出至3.6sin數(shù)據(jù)得到sin數(shù)據(jù)。

方波發(fā)生處理模塊：經(jīng)過48位相位累加器3.7輸出18位數(shù)據(jù)，經(jīng)48位相位加法器3.8輸出48位數(shù)據(jù)，再經(jīng)相位動態(tài)截位處理器3.9輸出16位數(shù)據(jù)，再經(jīng)16位加法器3.10生產(chǎn)16位方波數(shù)據(jù)。

脈沖波發(fā)生處理模塊：經(jīng)過48位相位累加器3.11輸出48位數(shù)據(jù)，再經(jīng)過48位相位加法器3.12輸出48位數(shù)據(jù)，再經(jīng)過相位動態(tài)截位器3.13輸出18位數(shù)據(jù)，再經(jīng)過18位乘法器3.14輸出48位數(shù)據(jù)，再經(jīng)過動態(tài)移位處理器3.15輸出16位脈沖波數(shù)據(jù)。

任意波發(fā)生處理模塊：經(jīng)過48位累加器3.16輸出48位數(shù)據(jù)，再經(jīng)過48位相位加法器3.17輸出48位數(shù)據(jù)，再經(jīng)過任意波數(shù)據(jù)存儲器3.19輸出16位任意波數(shù)據(jù)。

波形調(diào)制處理模塊：示波器采集數(shù)據(jù)經(jīng)過數(shù)據(jù)轉(zhuǎn)換模塊3.20輸出16位數(shù)據(jù)，再經(jīng)過調(diào)制波選擇器3.23輸出16位數(shù)據(jù)寫入調(diào)制波數(shù)據(jù)存儲器3.24，調(diào)制波的頻率控制48位相位累加器3.21輸出48位數(shù)據(jù)，再經(jīng)過相位量化器3.22輸出16位數(shù)據(jù)，再經(jīng)過am調(diào)制深度計算3.25輸出16位數(shù)據(jù)，再經(jīng)過am開關(guān)3.27輸出16位am調(diào)制數(shù)據(jù)；fm調(diào)制經(jīng)過fm調(diào)制頻偏處理器3.26輸出16位數(shù)據(jù)，再經(jīng)過fm調(diào)制開關(guān)3.28后輸出16位數(shù)據(jù)，再經(jīng)過48位乘法器3.29輸出64位數(shù)據(jù)，再經(jīng)過輸出截位器3.30得到頻率控制字。

上述各波形發(fā)生處理模塊輸出的波形類型，經(jīng)過16位數(shù)據(jù)選擇器3.31輸出16位數(shù)據(jù)，再經(jīng)過16位乘法器3.32輸出32位數(shù)據(jù)，再經(jīng)過數(shù)據(jù)截位器3.33輸出16位數(shù)據(jù)，再經(jīng)過數(shù)據(jù)乘法器3.34輸出32位數(shù)據(jù)，再經(jīng)過32位加法器3.35輸出33位數(shù)據(jù)，再經(jīng)過數(shù)據(jù)截位器3.36輸出16位dac數(shù)據(jù)。所述示波器具有信號發(fā)生器功能，并且?guī)m，fm2中調(diào)制功能，調(diào)制源的數(shù)據(jù)可以來源示波器采集數(shù)據(jù)，并且信號源可以實時還原示波器采集的數(shù)據(jù)，也可以還原示波器采集數(shù)據(jù)經(jīng)過用戶挑選后的數(shù)據(jù)。

圖2中各輸入端和輸出端為：a1-48位頻率控制字輸入，a2-fm調(diào)制開關(guān)，a3-am調(diào)制開關(guān)，a4-16位am調(diào)制深度控制字，a5-48位調(diào)制波頻率控制字，a6-8位示波器當前采集數(shù)據(jù)，a7-16位用戶設(shè)置調(diào)制波數(shù)據(jù)，a8-16位fm頻偏控制字，a9-16位加法數(shù)輸入，a10-48位初始相位輸入，a11-18位斜率系數(shù)輸入，a12-16位任意波數(shù)據(jù)輸入，a13-8位采集還原數(shù)據(jù)輸入，a14-16位波形幅度控制輸入，a15-32位波形偏移控制輸入，a16-16位dac數(shù)據(jù)輸出。

如圖3所示，所述的示波器數(shù)據(jù)接收模塊2由高數(shù)串并轉(zhuǎn)換處理器和波形幅度修正處理器組成，其中：

高數(shù)串并轉(zhuǎn)換處理器用于將adc輸入的高數(shù)差分信號經(jīng)過高數(shù)串并轉(zhuǎn)換處理2.1得到低速的并行數(shù)據(jù)，再經(jīng)過adc字節(jié)處理2.2得到8位字節(jié)對齊的數(shù)據(jù)；

由高數(shù)串并轉(zhuǎn)換處理器輸出的8位數(shù)據(jù)，經(jīng)過波形幅度修正處理器的16位數(shù)字乘法器2.3后輸出24位數(shù)據(jù)，由于經(jīng)過數(shù)字修正后數(shù)據(jù)對adc的分辨率有一點的損失，所以專門設(shè)計動態(tài)誤差處理2.4，然后再經(jīng)過24位加法器2.5后輸出25位數(shù)據(jù)，再經(jīng)過輸出數(shù)據(jù)截位處理2.6得到8位有效的adc數(shù)據(jù)。本算法解決了傳統(tǒng)軟件計算幅度修正時間長，并且還解決了傳統(tǒng)數(shù)字修正帶來的分辨率的損失。

如圖4所示，所述的la數(shù)據(jù)接收模塊1包括依次連接的高數(shù)串并轉(zhuǎn)換處理器1.1、la數(shù)據(jù)去抖處理器1.2和la數(shù)據(jù)重新組合器1.3，16組邏輯分析儀差分線經(jīng)高數(shù)串并轉(zhuǎn)換處理器1.1得到8位的數(shù)據(jù)，再經(jīng)過la數(shù)據(jù)去抖處理器1.2的處理得到穩(wěn)定的邏輯，再經(jīng)過la數(shù)據(jù)重新組合器1.3得到16位8組的邏輯分析儀數(shù)據(jù)。由于經(jīng)過邏輯比較后的數(shù)字波形靈敏度非常高，這樣使時間測量波形發(fā)生抖動，所以本算法加入la數(shù)據(jù)去抖處理器1.2的處理使測量后的la波形更加穩(wěn)定，由于采用fpga的高數(shù)串并轉(zhuǎn)換使邏輯分析儀的采樣率可以達到1gbps/s以上。

如圖5所示，所述的高精度數(shù)字觸發(fā)模塊4包括：數(shù)字邊沿觸發(fā)a、數(shù)字脈沖觸發(fā)b、數(shù)字超時觸發(fā)c、數(shù)字間隔觸發(fā)d、數(shù)字窗口觸發(fā)e、數(shù)字欠幅觸發(fā)f、數(shù)字斜率觸發(fā)g、數(shù)字視頻觸發(fā)h、數(shù)字uart觸發(fā)i、數(shù)字lin觸發(fā)j、數(shù)字can觸發(fā)k、數(shù)字spi觸發(fā)l、數(shù)字usb觸發(fā)q、數(shù)字iic觸發(fā)n、數(shù)字flexray觸發(fā)m、數(shù)字arinc429觸發(fā)o、數(shù)字mil-sd-1553b觸發(fā)p、數(shù)字同步觸發(fā)r，以及l(fā)a波形去抖動處理器4.1、示波器波形去抖動處理器4.2、示波器觸發(fā)源的選擇處理器4.3。

由此可見，本發(fā)明示波器數(shù)字觸發(fā)類型非常豐富，其工作原理和過程是：示波器采集數(shù)據(jù)經(jīng)過示波器波形去抖動處理器4.2得到去抖后的示波器數(shù)據(jù)數(shù)字觸發(fā)的靈敏度可以進行實時配置；邏輯分析儀數(shù)據(jù)經(jīng)過la波形去抖動處理器4.1進行l(wèi)a波形去抖處理后得到讀抖動后的邏輯分析儀數(shù)據(jù)；示波器數(shù)據(jù)和邏輯分析儀數(shù)據(jù)經(jīng)過示波器觸發(fā)源的選擇處理器4.3進行觸發(fā)源的數(shù)據(jù)選擇處理后得到所需要的觸發(fā)數(shù)據(jù)然后輸出到各個觸發(fā)處理；數(shù)字邊沿觸發(fā)先經(jīng)過邊沿類型4.4的選擇選擇出對應(yīng)的示波器觸數(shù)據(jù)后，再經(jīng)過尋找觸發(fā)邊沿類型4.5處理得到數(shù)字邊沿觸發(fā)數(shù)據(jù)；數(shù)字脈沖觸發(fā)數(shù)據(jù)線經(jīng)過脈沖邊沿選擇4.6得到對應(yīng)邊沿數(shù)據(jù)，然后再經(jīng)過尋找脈沖開始邊沿處理4.7得到脈沖開始邊沿，然后再經(jīng)過尋找脈沖結(jié)束邊沿處理4.8得到所需要的觸發(fā)脈沖；再經(jīng)過數(shù)字脈沖時間計數(shù)處理4.9得到脈沖的寬度；然后再經(jīng)過脈沖時間比較處理4.10以及經(jīng)過脈沖觸發(fā)條件選擇處理4.11后得到用戶所需要的脈沖觸發(fā)數(shù)據(jù)。數(shù)字超時觸發(fā)數(shù)據(jù)先經(jīng)過超時邊沿選擇4.12得到超時觸發(fā)數(shù)據(jù)，然后再經(jīng)過尋找超時開始邊沿處理4.13得到脈沖數(shù)據(jù)，再經(jīng)過數(shù)字超時時間計數(shù)處理4.14得到超時的時間，再經(jīng)過超時時間比較處理4.15得到超時觸發(fā)數(shù)據(jù)；數(shù)字間隔觸發(fā)數(shù)據(jù)先經(jīng)過間隔邊沿選擇4.16得到間隔觸發(fā)數(shù)據(jù)，然后再經(jīng)過尋找間隔開始邊沿處理4.17得到間隔觸發(fā)開始數(shù)據(jù)，然后再經(jīng)過尋找間隔結(jié)束邊沿處理4.18達到間隔觸發(fā)數(shù)據(jù)，再經(jīng)過間隔時間計數(shù)處理4.19得到間隔觸發(fā)的時間，再經(jīng)過間隔時間比較處理4.20得到間隔時間和用戶設(shè)置時間的關(guān)系，再經(jīng)過間隔觸發(fā)條件的選擇處理4.21得到間隔觸發(fā)數(shù)據(jù)；數(shù)字窗口觸發(fā)經(jīng)過窗口上升沿處理4.22以及窗口下降沿處理4.23得到窗口邊沿數(shù)據(jù)數(shù)據(jù)，再經(jīng)過窗口邊沿處理4.24得到窗口觸發(fā)數(shù)據(jù)；數(shù)字欠幅觸發(fā)先經(jīng)過千幅類型4.25先得到欠幅觸發(fā)數(shù)據(jù)后，再經(jīng)過尋找欠幅開始邊沿4.26得到欠幅的開始，然后再經(jīng)過尋找欠幅結(jié)束邊沿4.27，再經(jīng)過欠幅時間計數(shù)器4.28處理，然后再經(jīng)過欠幅時間比較處理4.29，然后再經(jīng)過欠幅觸發(fā)條件選擇4.30得到欠幅觸發(fā)；斜率觸發(fā)先經(jīng)過斜率類型選擇數(shù)據(jù)4.31后，再經(jīng)過尋找斜率開始邊沿4.32，然后再經(jīng)過尋找斜率結(jié)束邊沿4.33，然后再經(jīng)過斜率時間計數(shù)處理4.34，然后再經(jīng)過斜率時間比較處理4.35，然后再經(jīng)過斜率觸發(fā)條件選擇處理4.36，得到斜率觸發(fā)數(shù)據(jù)；數(shù)字視頻觸發(fā)觸發(fā)數(shù)據(jù)先經(jīng)過視頻類型的選擇處理4.37后，再經(jīng)過視頻頭尋找處理4.38，再經(jīng)過視頻線數(shù)計數(shù)處理4.39，再經(jīng)過視頻觸發(fā)方式選擇處理4.40，得到視頻觸發(fā)數(shù)據(jù)；數(shù)字uart觸發(fā)觸發(fā)數(shù)據(jù)先經(jīng)過uart空閑電平處理4.41，再經(jīng)過uart開始位尋找處理4.42，再經(jīng)過uart數(shù)據(jù)接收處理4.43，再經(jīng)過uart結(jié)束位處理4.44，再經(jīng)過uart觸發(fā)方式選擇處理4.45，得到uart觸發(fā)數(shù)據(jù)；lin觸發(fā)數(shù)據(jù)依次經(jīng)過lin空閑電平處理4.46、lin間隔場處理4.47、lin同步字節(jié)處理4.48、lin標識符處理4.49、lin數(shù)據(jù)接收處理4.50、lin幀間隙處理4.51、lin觸發(fā)方式選擇4.52后，得到lin觸發(fā)數(shù)據(jù)；can觸發(fā)數(shù)據(jù)依次經(jīng)過can空閑電平處理4.53、can開始位處理4.54、canid數(shù)據(jù)處理4.55、candlc數(shù)據(jù)接收處理4.56、can數(shù)據(jù)處理4.57、can數(shù)據(jù)crc數(shù)據(jù)接收處理4.58、can觸發(fā)方式選擇處理4.59后得到can觸發(fā)數(shù)據(jù)；spi觸發(fā)數(shù)據(jù)依次經(jīng)過spi時鐘邊沿處理4.60、spi開始位處理4.61、spi數(shù)據(jù)接收處理4.62、數(shù)據(jù)處理4.63、spi觸發(fā)方式選擇處理4.64后得到spi觸發(fā)數(shù)據(jù)；flexray觸發(fā)數(shù)據(jù)依次經(jīng)過flexray空閑電平處理4.65、flexray幀頭處理4.66、flexrayid處理4.67、flexray數(shù)據(jù)長度處理4.68、頭crc數(shù)據(jù)接收處理4.69、周期處理4.70、flexray數(shù)據(jù)處理4.71、flexray數(shù)據(jù)crc處理4.72、flexray觸發(fā)方式選擇處理4.73后得到flexray觸發(fā)數(shù)據(jù)；數(shù)字iic觸發(fā)數(shù)據(jù)依次經(jīng)過iic時鐘邊沿處理4.74、iic開始位處理4.75、iic地址處理4.76、iic讀寫處理4.77、iic地址應(yīng)答處理4.48、iic數(shù)據(jù)接收處理4.79、iic數(shù)據(jù)應(yīng)答處理4.80、iic停止位處理4.81、iic觸發(fā)方式選擇處理4.82后，得到iic觸發(fā)數(shù)據(jù)；數(shù)字arinc429觸發(fā)數(shù)據(jù)依次經(jīng)過arinc429電平處理4.83、arinc429labe數(shù)據(jù)處理4.84、arinc429sdi數(shù)據(jù)處理4.85、arinc429數(shù)據(jù)處理4.86、arinc429ssm數(shù)據(jù)處理4.87、arinc429校驗位處理4.88、arinc429觸發(fā)方式選擇處理4.89、得到arinc429觸發(fā)數(shù)據(jù)；數(shù)字mil-sd-1553b觸發(fā)數(shù)據(jù)依次經(jīng)過mil-sd-1553b電平處理4.90、mil-sd-1553b同步頭處理4.91、mil-sd-1553b數(shù)據(jù)接收處理4.92、mil-sd-1553b停止位處理4.93、mil-sd-1553b數(shù)據(jù)拆分處理4.94、mil-sd-1553b觸發(fā)數(shù)據(jù)處理4.95、mil-sd-1553b觸發(fā)方式選擇處理4.96，得到mil-sd-1553b觸發(fā)數(shù)據(jù)；數(shù)字usb觸發(fā)觸發(fā)數(shù)據(jù)依次經(jīng)過4.97、usb電平處理4.97、usb同步字段處理4.98、usb包標識符字段處理4.99、usb地址數(shù)據(jù)處理4.100、usb幀號數(shù)據(jù)處理4.101、usb數(shù)據(jù)處理4.102、usbcrc數(shù)據(jù)處理4.103、usb觸發(fā)方式選擇處理4.105，得到usb觸發(fā)數(shù)據(jù)；同步觸發(fā)數(shù)據(jù)依次經(jīng)過同步觸發(fā)邊沿選擇處理4.105、同步開始條件尋找4.106、同步結(jié)束條件選擇4.107得到同步觸發(fā)數(shù)據(jù)。

上述各個類型的觸發(fā)數(shù)據(jù)經(jīng)過數(shù)據(jù)選擇器4.108選擇出用戶設(shè)置的觸發(fā)類型數(shù)據(jù)；經(jīng)過本算法后使示波器支持常用的數(shù)據(jù)觸發(fā)解碼（由于解碼過程和觸發(fā)過程類型只是輸入數(shù)據(jù)不一樣，所以解碼單元在本發(fā)明中就不再具體說明）功能并且該示波器支持同步觸發(fā)，同步觸發(fā)能夠完成多臺機擴展測量多個信號。

如圖6所示，所述的ddr3內(nèi)存讀寫模塊9包括ddr3寫控制處理器9.1、數(shù)據(jù)壓縮處理器9.2、ddr3寫數(shù)據(jù)處理器9.3、ddr3讀數(shù)據(jù)處理器9.4、條件搜索處理器9.5和硬件ddr3存儲器9.6，ddr3寫控制處理器9.1的兩個輸出端分別與ddr3讀數(shù)據(jù)處理器9.4和硬件ddr3存儲器9.6的一個輸入端連接，ddr3寫數(shù)據(jù)處理器9.3的輸出端與硬件ddr3存儲器9.6連接；硬件ddr3存儲器9.6的一個輸出端與ddr3讀數(shù)據(jù)處理器9.4另一輸入端連接，ddr3讀數(shù)據(jù)處理器9.4的輸出端分別與數(shù)據(jù)壓縮處理器9.2和條件搜索處理器9.5的輸入端連接。

工作時，示波器采集數(shù)據(jù)經(jīng)過ddr3寫數(shù)據(jù)處理器9.3與ddr3讀寫控制信號把示波器時間寫入硬件ddr3存儲器9.6，ddr3內(nèi)的數(shù)據(jù)經(jīng)過ddr3讀數(shù)據(jù)處理器9.4和ddr3讀寫控制處理器9.1把ddr3的數(shù)據(jù)讀出，然后經(jīng)過數(shù)據(jù)壓縮處理器9.2得到壓縮后的大存儲數(shù)據(jù)，經(jīng)過條件搜索處理器9.5得到用戶感興趣的波形。經(jīng)過以上算法處理使硬件采集的大量數(shù)據(jù)數(shù)據(jù)快速壓縮成顯示數(shù)據(jù)使其不丟失波形細節(jié)信息，并加快示波器的顯示及響應(yīng)速度；該條件搜索模塊9.5處理加快了用戶從大量數(shù)據(jù)中搜索自己感興趣事件的時間，使示波器交互更加實時。

如圖7所示，所述的硬件dvm計算模塊6包括波形平均值處理器、交流功率處理器和直流功率處理器；該波形平均值處理器包括依次連接的48位累加器6.1、除法處理得到示波器6.2和移位處理器6.3；該交流功率處理器包括依次連接的交流值計算器6.4、平方處理器6.5、累加處理器6.6、除法處理器6.7、開方處理器6.8和移位處理器6.9；該直流功率處理器包括依次連接的直流值計算器6.10、平方處理器6.11、累加處理器6.12、除法處理器6.13、開方處理器6.14和移位處理器6.15；該交流值計算器6.4和直流值計算6.10的輸入端分別與所述的移位處理器6.3的輸出端連接。

8位adc的采集數(shù)據(jù)經(jīng)過48位累加器6.1輸出48位的和值，然后經(jīng)過除法處理6.2得到示波器的48位的平均值數(shù)據(jù)，然后在經(jīng)過移位處理6.3得到8位平均值數(shù)據(jù)；交流功率處理8位adc采集數(shù)據(jù)先經(jīng)過交流值計算6.4得到8位的交流值，然后再經(jīng)過平方處理6.5得到16位的平方值，再經(jīng)過累加處理6.6得到64位的累加值，再經(jīng)過除法處理6.7得到交流功率的平方，再經(jīng)過開方處理6.8得到64位交流功率值，再經(jīng)過移位處理6.9得到32位交流功率的輸出；直流功率處理8位adc采集數(shù)據(jù)先經(jīng)過直流值計算6.10得到8位的直流，然后再經(jīng)過平方處理6.11得到16位的平方值，再經(jīng)過累加處理6.12得到64位的累加值，再經(jīng)過除法處理6.13得到交流功率的平方，再經(jīng)過開方處理6.14得到64位交流功率值，再經(jīng)過移位處理6.15得到32位直流功率的輸出。經(jīng)過以上算法該可以同時計算交流功和直流功率，并且數(shù)值的更新次數(shù)大于10次每秒。

如圖8所示，所述的示波器采樣率計算模塊5包括：采樣率計算模塊5.1、波形峰值處理模塊、波形增強分辨率處理模塊、波形平均值處理模塊和采集方式選擇模塊5.10，其中：

該波形峰值處理模塊包括最大值計算模塊5.2、最小值計算模塊5.4和最大值最小值組合模塊5.3，最大值計算模塊5.2和最小值計算模塊5.4的輸出端與最大值最小值組合模塊5.3的輸入端連接。

該波形增強分辨率處理模塊包括依次連接的數(shù)據(jù)累加器、除法器5.5和5.6截位器。

該波形平均值處理模塊包括依次連接的加法器5.7、除法器5.8和5.9截位器。

所述的波形峰值處理模塊、波形增強分辨率處理模塊和波形平均值處理模塊的輸出端與采集方式選擇模塊5.10的不同輸入端連接。

工作時，采樣率計算5.1根據(jù)當前時基控制當前所需要的采樣率，峰值處理示波器的采集的數(shù)據(jù)經(jīng)過最大值計算5.2、最小值計算5.4分別得到波形的最大值和最小值，然后經(jīng)過最大值最小值組合5.3得到波形峰值輸出，增強分辨率處理時示波器的數(shù)據(jù)經(jīng)過數(shù)據(jù)累加器5.4得到12位增強分辨率數(shù)據(jù)，再經(jīng)過除法5.5得到12位除法數(shù)據(jù)，再經(jīng)過截位5.6得到8位增強分辨率數(shù)據(jù)；波形平均值處理采集數(shù)據(jù)和以前數(shù)據(jù)先經(jīng)過加法器5.7得到32位波形和值，再經(jīng)過除法5.8得到32位的平均值輸出，再經(jīng)過截位處理5.9達到8位的平均值數(shù)據(jù)；然后再經(jīng)過采集方式的選擇5.10得到用戶需要的采集方式的數(shù)據(jù)。由于本算法是示波器的每個采集通道都可以進行相應(yīng)的處理，所以本算法支持示波器的每個通道處在不同的采集模式。

如圖9所示，所述的硬件數(shù)字內(nèi)插模塊11包括：硬件sinx/x插值處理模塊、線性插值處理模塊、硬件可控延遲處理器11.8和數(shù)據(jù)選擇器11.9，其中：

該硬件sinx/x插值處理模塊包括：sinx/x插值系數(shù)rom11.1、乘法器11.2、加法器11.3和截位器11.4，乘法器11.2、加法器11.3和截位器11.4依次連接，乘法器11.2還與sinx/x插值系數(shù)rom11.1連接；

該線性插值處理模塊包括依次連接的計算步進器11.5、加法器11.6和截位器11.7；

所述的乘法器11.2、計算步進器11.5和硬件可控延遲處理器11.8的輸入端和輸出端分別與示波器的采集數(shù)據(jù)線和數(shù)據(jù)選擇器11.9的輸入端連接。

sinx/x插值時示波器采集數(shù)據(jù)與sinx/x插值系數(shù)rom11.1經(jīng)過乘法器11.2輸出48位數(shù)據(jù)，然后再經(jīng)過加法器11.3得到48位數(shù)據(jù)，再經(jīng)過截位器11.4得到8位sin/x數(shù)據(jù)；線性插值處理是示波器的采集數(shù)據(jù)線經(jīng)過計算步進11.5計算出插值步進然后再經(jīng)加法器11.6得到48位數(shù)據(jù)，然后再經(jīng)過截位器11.7輸出8位線性插值數(shù)據(jù)；階梯插值方式主要有硬件可控沿遲處理11.8得到階梯插值數(shù)據(jù)；三中插值方式數(shù)據(jù)經(jīng)過數(shù)據(jù)選擇器11.8得到用戶需要的插值方式的數(shù)據(jù)。經(jīng)過以上算法可以是示波器同時具備sinx/x,線性階梯三種插值方式，由于采用硬件插值計算所以較以前軟件插值速度改善很多。

如圖10所示，所述的硬件可配置數(shù)字濾波模塊13包括依次連接的濾波器系數(shù)存儲器13.1、乘法器13.2、加法器13.3和數(shù)據(jù)截位器13.4，乘法器13.2的另一輸入端還與示波器的輸入數(shù)據(jù)連接。

濾波器系數(shù)存儲器13.1的系數(shù)可以由專用處理器進行實時更新，示波器數(shù)據(jù)經(jīng)過乘法器13.2得到48位數(shù)據(jù)，再經(jīng)過加法器13.3得到48位數(shù)據(jù)，再經(jīng)過數(shù)據(jù)截位13.4得到8位濾波器數(shù)據(jù)。通過以上算法可以實時的配置濾波器的類型和通帶大小，由于該濾波器采用全硬件算法較以前軟件濾波器有了明顯的提高。

如圖11所示，所述的硬件垂直插值模塊包括點顯示處理、線顯示處理和顯存地址計算，數(shù)據(jù)點顯示模式時示波器采集數(shù)據(jù)直接輸入數(shù)據(jù)顯示范圍處理14.4得到點顯示數(shù)據(jù)輸入到數(shù)據(jù)選擇器14.5，線顯示模式時示波器的采集數(shù)據(jù)線經(jīng)過數(shù)據(jù)峰值計算14.1得到每列顯示的峰值數(shù)據(jù)后再經(jīng)過數(shù)據(jù)垂直插值處理14.2再經(jīng)過數(shù)據(jù)顯示范圍處理14.3得到線顯示數(shù)據(jù)輸入到14.5數(shù)據(jù)選擇器；最終的顯示數(shù)據(jù)經(jīng)過數(shù)據(jù)選擇器14.5選擇出用戶需要顯示模式的數(shù)據(jù)數(shù)據(jù)再經(jīng)過乘法器14.6得到24位顯存地址的輸出，經(jīng)過以上處理使硬件可以實時操作顯存，并且支持較大的顯示分辨率。

如圖12所示，所述的硬件高精度數(shù)字tdc模塊16包括：tdc插值系數(shù)rom16.1與示波器采集數(shù)據(jù)經(jīng)過乘法器16.2得到48位數(shù)據(jù)，再經(jīng)過加法器16.3得到48位數(shù)，再經(jīng)過截位器16.4得到8位數(shù)據(jù)，再依次經(jīng)過觸發(fā)條件處理器16.5和tdc時間計算器16.6得到8位tdc值的輸出；通過以上算法使數(shù)字tdc的時間分辨率小于1ps。

如圖13所示，所述的硬件fft計算模塊12包括：fft的控制器12.1、實數(shù)平方器12.2、實部蝶變系數(shù)rom12.3、實數(shù)乘法器12.4、實數(shù)加法器12.5、實數(shù)據(jù)截位器12.6、數(shù)據(jù)轉(zhuǎn)換器12.7、實部蝶變器12.8、虛部蝶變系數(shù)rom12.9、虛數(shù)乘法器12.10、虛數(shù)加法器12.11、虛數(shù)據(jù)截位器12.12、虛部蝶變器12.13、虛數(shù)平方器12.14、加法運算器12.15、開方運算器12.16和數(shù)據(jù)截位器12.17。

示波器的采集數(shù)據(jù)線經(jīng)過數(shù)據(jù)轉(zhuǎn)換器12.7得到16位實部數(shù)據(jù)，經(jīng)過實部蝶變器12.8實部蝶變原始數(shù)據(jù)，以及fft的控制處理12.1整個fft計算碟形變換的計算，碟形變換實部處理主要包括實部蝶變系數(shù)rom12.3與實部蝶變12.8的顏色數(shù)據(jù)經(jīng)過實數(shù)乘法器12.4，再經(jīng)過實數(shù)加法器12.5，再經(jīng)過實現(xiàn)截位器12.6處理，然后再把計算后的實部數(shù)據(jù)寫入實部蝶變12.8的原始數(shù)據(jù)；碟形變換虛部處理主要包括虛部蝶變系數(shù)rom12.9與虛部蝶變器12.13的顏色數(shù)據(jù)經(jīng)過虛數(shù)乘法器12.10，再經(jīng)過虛數(shù)加法器12.11，再經(jīng)過虛數(shù)據(jù)截位器12.12處理實現(xiàn)截位處理，然后再把計算后的實部數(shù)據(jù)寫入虛部蝶變器12.13的原始數(shù)據(jù)；碟形變換接收后實部數(shù)據(jù)經(jīng)過實數(shù)平方器12.2，虛部數(shù)據(jù)經(jīng)過虛數(shù)平方器12.14，然后再依次經(jīng)過加法運算器12.15、開方運算器12.16和數(shù)據(jù)截位器12.17處理得到fft數(shù)據(jù)，經(jīng)過以上算法處理使fft的計算點數(shù)更多，使示波器的頻率分辨率小。

如圖14所示，所述的硬件快速采集模塊15包括依次連接的寫顯存sram計算器15.1、硬件sram15.2和讀顯存sram計算器15.3，寫顯存sram計算器15.1將顯存數(shù)據(jù)寫入硬件sram15.2，然后再經(jīng)過讀顯存sram計算器15.3讀出顯存數(shù)據(jù)，經(jīng)過以上算法處理可以使硬件讀寫顯存速度非?？臁?/p>

如圖15所示，所述的硬件熒光采集模塊17包括依次連接的讀顯存sram17.3、硬件顯存sram17.4和讀顯存數(shù)據(jù)模塊17.5，顯示經(jīng)過讀顯存sram17.3計算從硬件顯存sram17.4讀出以前寫入顯存的數(shù)據(jù)，然后再經(jīng)過計算新顯存數(shù)據(jù)17.1后，再經(jīng)過寫入新顯存數(shù)據(jù)17.2，使對于顯存數(shù)據(jù)得到快速更新，數(shù)據(jù)經(jīng)過讀顯存數(shù)據(jù)模塊17.5得到最終的顯存數(shù)據(jù)；經(jīng)過以上算法處理可以使示波器既能有較大的刷新率的同時，又能保證波形的灰度級別和顏色空間充足。

如圖16所示，所述的硬件波形顏色處理模塊18包括：波形灰度處理模塊、波形色溫處理模塊、波形余暉處理模塊、波形顏色方式選擇器18.6和示波器網(wǎng)格處理器18.10，其中：

該波形灰度處理模塊用于：先進行sram數(shù)據(jù)拆分18.1處理，把對于數(shù)據(jù)拆分成對于通道；再計算波形灰度值18.2把顯存數(shù)據(jù)轉(zhuǎn)換成灰度數(shù)據(jù)；最后將灰度值轉(zhuǎn)換成顏色值18.3，得到灰度顯示方式的顯存數(shù)據(jù)；

該波形色溫處理模塊用于：先進行sram數(shù)據(jù)拆分18.4，得到分通道的數(shù)據(jù)；然后計算波形顏色值18.5，得到色溫顯示的顏色值數(shù)據(jù)；

該波形余暉處理模塊用于：先進行sram數(shù)據(jù)拆分18.7，得到分通道的數(shù)據(jù)；再依次進行轉(zhuǎn)換波形亮度18.8和顏色轉(zhuǎn)換18.9，得帶余暉模式的顯示數(shù)據(jù)；

上述的灰度顯示方式的顯存數(shù)據(jù)、色溫顯示的顏色值數(shù)據(jù)和帶余暉模式的顯示數(shù)據(jù)，經(jīng)過波形顏色方式選擇器18.6選擇得到用戶所需要的顯示方式的數(shù)據(jù)，最后顯示時間再經(jīng)過示波器網(wǎng)格處理器18.10上傳波形已經(jīng)畫好網(wǎng)格；經(jīng)過以上算法處理使本示波器的顯示方式同時支持灰度顯示、色溫顯示、余暉顯示三種顯示方式。

本發(fā)明的mcu控制和顯示電路采用了高速的arm，dsp，或者pc客戶端，并使用linux操作系統(tǒng)/windows操作系統(tǒng)提高了人機交互的友好性，并利用24位lcd彩色液晶作為顯示時顯示顏色更新細膩，清晰。

本發(fā)明示波器具有以下特點：

本發(fā)明的數(shù)字處理全部通過硬件可編程實現(xiàn)，本發(fā)明示波器和傳統(tǒng)示波器相比較具有較高算法執(zhí)行速度和效率，使示波器具有非?？祉憫?yīng)速度，示波器操作非常流暢。

本發(fā)明的信號源具有產(chǎn)生正弦波、方波、脈沖波、三角波、高斯白噪聲、以及任意波等多種波形，并且具備豐富的波形調(diào)試方式（例如fm，pm，am,pwm等調(diào)制方式），并且具備實時還原示波器采集數(shù)據(jù)的功能。

所述示波器具備大硬件波形存儲空間[波形存儲空間大于4gb。

所述示波器具備硬件可配置數(shù)字濾波器。

所述示波器具備硬件高速sinx/x,線性，階梯三種內(nèi)插方式。

所述示波器具備硬件點顯示和線顯示二種顯示方式。

所述示波器具有硬件高精度數(shù)字tdc功能（tdc精度小于1ps）。

所述示波器具備硬件快速采集和熒光采集二種采集方式。

所述示波器具備硬件色溫顯示和灰度顯示二種波形顯示方式。

所述示波器具備硬件數(shù)據(jù)壓縮和硬件波形條件搜索功能。

所述示波器具備硬件dvm計算功能。

所述示波器具備硬件fft計算功能。