本發(fā)明涉及集成電路
技術(shù)領(lǐng)域：
，尤其涉及一種基于高速比較器陣列的多路極值比較與定位電路、芯片。
背景技術(shù)：
：集成電路產(chǎn)品中通常有多路輸出通道，并且對各路輸出通道的電壓或電流有一定的精度要求，因此需要對這些通道進(jìn)行實(shí)時(shí)監(jiān)測和控制，并找出所有通道中的最低電壓值，作為反饋環(huán)路中的反饋電壓信號。同時(shí)，也需要找出所有通道的最低電壓值和最高電壓值，作為欠壓保護(hù)和過壓保護(hù)的比較信號。然而，如何快速準(zhǔn)確地找出所有通道中的最低電壓值和最高電壓值，并且能夠定位該最低電壓值和最高電壓值所在的通道，是一個(gè)難題。技術(shù)實(shí)現(xiàn)要素：為了解決現(xiàn)有技術(shù)的問題，本發(fā)明實(shí)施例提供了一種基于高速比較器陣列的多路極值比較與定位電路、芯片。所述技術(shù)方案如下：一方面，提供了一種基于高速比較器陣列的多路極值比較與定位電路，包括依次連接的多個(gè)比較單元以及邏輯單元，其中，所述多個(gè)比較單元至少包括三個(gè)，分別為第一比較單元、第二比較單元、第三比較單元；所述第一比較單元輸入多路電壓信號，并將輸入的多路電壓信號進(jìn)行電壓高低比較后，輸出電壓信號至所述第二比較單元，以及輸出邏輯信號至所述邏輯單元；所述第二比較單元將輸入的電壓信號進(jìn)行電壓高低比較后，輸出電壓信號至所述第三比較單元，并輸出邏輯信號至所述邏輯單元；所述第三比較單元將輸入的電壓信號進(jìn)行電壓高低比較后，輸出高電壓信號和低電壓信號至所述邏輯單元，并輸出邏輯信號至所述邏輯單元；所述邏輯單元對輸入的邏輯信號、高電壓信號和低電壓信號進(jìn)行邏輯處理，輸出過壓定位信號和欠壓定位信號。進(jìn)一步的，所述第一比較單元包括四個(gè)相同的第一比較器，每個(gè)所述第一比較器將輸入的兩路電壓信號進(jìn)行比較，并將其中電壓高的一路電壓信號從高壓輸出端輸出至所述第二比較單元，將電壓低的一路電壓信號從低壓輸出端輸出至所述第二比較單元，同時(shí)，所述第一比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。進(jìn)一步的，所述第二比較單元包括兩個(gè)相同的高電壓比較器和兩個(gè)相同的低電壓比較器，所述高電壓比較器將兩路從所述第一比較器的高壓輸出端輸出的電壓信號進(jìn)行比較，并將其中電壓高的一路電壓信號輸出至所述第三比較單元，同時(shí)，所述高電壓比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元；所述低電壓比較器將兩路從所述第一比較器的低壓輸出端輸出的電壓信號進(jìn)行比較，并將其中電壓低的一路電壓信號輸出至所述第三比較單元，同時(shí)，所述低電壓比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。進(jìn)一步的，所述第三比較單元包括最高值比較器和最低值比較器，所述最高值比較器將兩個(gè)所述高電壓比較器輸出的電壓信號進(jìn)行比較，并輸出高電壓信號至所述邏輯單元，同時(shí)，所述最高值比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元；所述最低值比較器將兩個(gè)所述低電壓比較器輸出的電壓信號進(jìn)行比較，并輸出低電壓信號至所述邏輯單元，同時(shí)，所述最低值比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。進(jìn)一步的，所述邏輯單元將所述高電壓信號與第一參考電壓進(jìn)行比較，生成第一參考信號，并將所述第一參考信號和所述邏輯信號進(jìn)行邏輯處理，輸出過壓定位信號；所述邏輯單元將所述低電壓信號與第二參考電壓進(jìn)行比較，生成第二參考信號，并將所述第二參考信號和所述邏輯信號進(jìn)行邏輯處理，輸出欠壓定位信號。另一方面，提供了一種芯片，包括基于高速比較器陣列的多路極值比較與定位電路，所述基于高速比較器陣列的多路極值比較與定位電路包括依次連接的多個(gè)比較單元以及邏輯單元，其中，所述多個(gè)比較單元至少包括三個(gè)，分別為第一比較單元、第二比較單元、第三比較單元；所述第一比較單元輸入多路電壓信號，并將輸入的多路電壓信號進(jìn)行電壓高低比較后，輸出電壓信號至所述第二比較單元，以及輸出邏輯信號至所述邏輯單元；所述第二比較單元將輸入的電壓信號進(jìn)行電壓高低比較后，輸出電壓信號至所述第三比較單元，并輸出邏輯信號至所述邏輯單元；所述第三比較單元將輸入的電壓信號進(jìn)行電壓高低比較后，輸出高電壓信號和低電壓信號至所述邏輯單元，并輸出邏輯信號至所述邏輯單元；所述邏輯單元對輸入的邏輯信號、高電壓信號和低電壓信號進(jìn)行邏輯處理，輸出過壓定位信號和欠壓定位信號。進(jìn)一步的，所述第一比較單元包括四個(gè)相同的第一比較器，每個(gè)所述第一比較器將輸入的兩路電壓信號進(jìn)行比較，并將其中電壓高的一路電壓信號從高壓輸出端輸出至所述第二比較單元，將電壓低的一路電壓信號從低壓輸出端輸出至所述第二比較單元，同時(shí)，所述第一比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。進(jìn)一步的，所述第二比較單元包括兩個(gè)相同的高電壓比較器和兩個(gè)相同的低電壓比較器，所述高電壓比較器將兩路從所述第一比較器的高壓輸出端輸出的電壓信號進(jìn)行比較，并將其中電壓高的一路電壓信號輸出至所述第三比較單元，同時(shí)，所述高電壓比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元；所述低電壓比較器將兩路從所述第一比較器的低壓輸出端輸出的電壓信號進(jìn)行比較，并將其中電壓低的一路電壓信號輸出至所述第三比較單元，同時(shí)，所述低電壓比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。進(jìn)一步的，所述第三比較單元包括最高值比較器和最低值比較器，所述最高值比較器將兩個(gè)所述高電壓比較器輸出的電壓信號進(jìn)行比較，并輸出高電壓信號至所述邏輯單元，同時(shí)，所述最高值比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元；所述最低值比較器將兩個(gè)所述低電壓比較器輸出的電壓信號進(jìn)行比較，并輸出低電壓信號至所述邏輯單元，同時(shí)，所述最低值比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。進(jìn)一步的，所述邏輯單元將所述高電壓信號與第一參考電壓進(jìn)行比較，生成第一參考信號，并將所述第一參考信號和所述邏輯信號進(jìn)行邏輯處理，輸出過壓定位信號；所述邏輯單元將所述低電壓信號與第二參考電壓進(jìn)行比較，生成第二參考信號，并將所述第二參考信號和所述邏輯信號進(jìn)行邏輯處理，輸出欠壓定位信號。本發(fā)明實(shí)施例提供的技術(shù)方案帶來的有益效果是：本發(fā)明實(shí)施例通過高速比較器陣列對多路信號進(jìn)行多次篩選，能夠得到多路信號中的極值，例如電壓最高值和電壓最低值，并能夠?qū)﹄妷鹤罡咧岛碗妷鹤畹椭颠M(jìn)行過壓或欠壓的判斷，同時(shí)對過壓或欠壓通道進(jìn)行定位，具有響應(yīng)速度快，精度高，定位可靠的優(yōu)點(diǎn)。附圖說明為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是本發(fā)明實(shí)施例一提供的基于高速比較器陣列的多路極值比較與定位電路示意圖；圖2是本發(fā)明實(shí)施例一提供的基于高速比較器陣列的多路極值比較與定位電路中極值比較部分的電路圖；圖3是本發(fā)明實(shí)施例一提供的基于高速比較器陣列的多路極值比較與定位電路中通道定位部分的電路圖；圖4是本發(fā)明實(shí)施例一提供的基于高速比較器陣列的多路極值比較與定位電路中一種比較器的電路圖。具體實(shí)施方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。實(shí)施例一本發(fā)明實(shí)施例提供了一種基于高速比較器陣列的多路極值比較與定位電路，參見圖1，包括依次連接的多個(gè)比較單元以及邏輯單元40，其中，所述多個(gè)比較單元至少包括三個(gè)，分別為第一比較單元10、第二比較單元20、第三比較單元30；所述第一比較單元10輸入多路電壓信號，并將輸入的多路電壓信號進(jìn)行電壓高低比較后，輸出電壓信號至所述第二比較單元20，輸出邏輯信號至所述邏輯單元40；所述第二比較單元20將輸入的電壓信號進(jìn)行電壓高低比較后，輸出電壓信號至所述第三比較單元30，并輸出邏輯信號至所述邏輯單元40；所述第三比較單元30將輸入的電壓信號進(jìn)行電壓高低比較后，輸出高電壓信號和低電壓信號至所述邏輯單元40，并輸出邏輯信號至所述邏輯單元40；所述邏輯單元40對輸入的邏輯信號、高電壓信號和低電壓信號進(jìn)行邏輯處理，輸出過壓定位信號和欠壓定位信號。具體而言，上述多個(gè)比較單元將輸入的多路通道電壓信號按照電壓高低進(jìn)行多次比較，直到比較出多路通道電壓信號中的電壓最高值和電壓最低值，即最終的高電壓信號和低電壓信號，邏輯單元將高電壓信號、低電壓信號以及每一個(gè)比較單元輸出的邏輯信號進(jìn)行邏輯處理，輸出過壓定位信號和欠壓定位信號。該過壓或欠壓定位信號能夠指示出哪路通道過壓或欠壓。需要說明的是，該極值比較與定位電路包括的比較單元的數(shù)量是由通道的數(shù)量決定。例如當(dāng)通道數(shù)量為8路時(shí)，該極值比較與定位電路包括三個(gè)比較單元，其中，第一比較單元10將8路信號進(jìn)行第一次比較，輸出4路電壓較高的信號和4路電壓較低的信號至第二比較單元20，第二比較單元20經(jīng)比較后輸出4路電壓較高的信號中電壓更高的2路電壓信號和4路電壓較低的信號中電壓更低的2路電壓信號至第三比較單元30，第三比較單元30經(jīng)比較后輸出其中的電壓最高值和電壓最低值。再例如，當(dāng)通道數(shù)量為16路時(shí)，該極值比較與定位電路包括四個(gè)比較單元，此時(shí)，只需要在第三比較單元之前新增一個(gè)比較單元，此時(shí)，第一比較單元10輸出8路電壓較高的信號和8路電壓較低的信號，第二比較單元20輸出8路電壓較高的信號中電壓更高的4路電壓信號和8路電壓較低的信號中電壓更低的4路電壓信號至新增的比較單元，新增的比較單元進(jìn)一步比較后，輸出2路電壓更高的信號和2路電壓更低的信號至第三比較單元30，第三比較單元30經(jīng)比較后輸出其中的電壓最高值和電壓最低值。對于其他數(shù)量的通道數(shù)量，參照上述思路進(jìn)行多次比較，直到比較出最終的電壓最高值和電壓最低值。下面以8路電壓信號為例，對極值比較與定位電路的具體信號處理過程進(jìn)行具體說明。參見圖2，在本實(shí)施例中，所述第一比較單元10包括四個(gè)相同的第一比較器，每個(gè)所述第一比較器將輸入的兩路電壓信號進(jìn)行比較，并將其中電壓高的一路電壓信號從高壓輸出端(l輸出端)輸出至所述第二比較單元20，將電壓低的一路電壓信號從低壓輸出端(s輸出端)輸出至所述第二比較單元20，同時(shí)，所述第一比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。在本實(shí)施例中，比較器comp包括正輸入端、負(fù)輸入端，以及l(fā)輸出端、s輸出端和邏輯信號輸出端sk，其中正輸入端、負(fù)輸入端分別接入一路fb電壓信號，經(jīng)過比較器comp比較后，其中電壓較高的一路fb信號從l輸出端輸出，電壓較低的一路fb信號從s輸出端輸出，同時(shí)邏輯信號輸出端sk輸出邏輯信號sk，當(dāng)正輸入端接入的fb信號比負(fù)輸入端接入的fb信號高時(shí)，輸出的邏輯信號sk為邏輯“1”信號，當(dāng)正輸入端接入的fb信號比負(fù)輸入端接入的fb信號低時(shí)，輸出的邏輯信號sk為邏輯“0”信號。具體而言，第一比較單元10包括四個(gè)比較器comp1-comp4，共輸入有fb1-fb8八路信號，這四個(gè)比較器comp將8個(gè)fb電壓進(jìn)行兩兩比較，選出4個(gè)較高值和4個(gè)較低值。以comp1為例，fb1和fb2經(jīng)comp1比較后，fb1和fb2中電壓較高的值從l輸出端輸出至第二比較單元20的comp5，fb1和fb2中較低的值從s輸出端輸出至第二比較單元20的comp6，同時(shí)，comp1輸出邏輯信號sk1至邏輯單元40。依次類推，共輸出4個(gè)較高值和4個(gè)較低值，以及4個(gè)邏輯信號sk1-sk4。再次參見圖2，在本實(shí)施例中，所述第二比較單元20包括兩個(gè)相同的高電壓比較器和兩個(gè)相同的低電壓比較器，所述高電壓比較器將兩路從所述第一比較器l輸出端輸出的電壓信號進(jìn)行比較，并將其中電壓高的一路電壓信號輸出至所述第三比較單元30，同時(shí)，所述高電壓比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元40；所述低電壓比較器將兩路從所述第一比較器s輸出端輸出的電壓信號進(jìn)行比較，并將其中電壓低的一路電壓信號輸出至所述第三比較單元30，同時(shí)，所述低電壓比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元40。具體而言，第二比較器單元20同樣包括四個(gè)比較器，其中comp5和comp7為高電壓比較器，comp6和comp8為低電壓比較器。通過對第一比較器單元10輸出的4個(gè)電壓較高值和4個(gè)電壓較低值進(jìn)行進(jìn)一步比較，選出2個(gè)更高值和2個(gè)更低值。以高電壓比較器comp5為例，comp1和comp2輸出的較高值經(jīng)comp5比較后，其中更高的值從comp5的l輸出端輸出至第三比較單元30的comp9，同時(shí)，comp5輸出邏輯信號sk5。依次類推，共選出2個(gè)更高值、2個(gè)更低值和4個(gè)邏輯信號值sk5、sk8、sk6、sk9。需要說明的是，第二比較單元20的比較器和第一比較單元10的比較器是一樣的，區(qū)別在于，第一比較單元10中的比較器l、s輸出端均與后續(xù)電路進(jìn)行連接，而第二比較單元20中的比較器l、s輸出端只選取一個(gè)與后續(xù)電路進(jìn)行連接。再次參見圖2，在本實(shí)施例中，所述第三比較單元30包括最高值比較器和最低值比較器，所述最高值比較器將兩個(gè)所述高電壓比較器輸出的電壓信號進(jìn)行比較，并輸出高電壓信號至所述邏輯單元40，同時(shí)，所述最高值比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元40；所述最低值比較器將兩個(gè)所述低電壓比較器輸出的電壓信號進(jìn)行比較，并輸出低電壓信號至所述邏輯單元40，同時(shí)，所述最低值比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元40。具體而言，第三比較單元30包括兩個(gè)比較器，分別為最高值比較器comp9和最低值比較器comp10，并且第三比較單元30包括的比較器同第二比較單元20類似，比較器的l、s輸出端只選取一個(gè)與后續(xù)電路進(jìn)行連接。以最高值比較器comp9為例，comp5和comp7輸出的電壓更高值經(jīng)comp9比較后，其中更高的值，即高電壓信號max_sel，從comp9的l輸出端輸出至邏輯單元40，同時(shí)，comp9輸出邏輯信號sk7至邏輯單元40。對于最低值比較器comp10，comp6和comp8輸出的電壓更低值經(jīng)comp10比較后，其中更低的值，即低電壓信號min_sel，從comp10的s輸出端輸出至邏輯單元40，同時(shí)，comp10輸出邏輯信號sk10至邏輯單元40。參見圖3，在本實(shí)施例中，所述邏輯單元40將所述高電壓信號與第一參考電壓進(jìn)行比較，生成第一參考信號，并將所述第一參考信號和所述邏輯信號進(jìn)行邏輯處理，輸出過壓定位信號；所述邏輯單元40將所述低電壓信號與第二參考電壓進(jìn)行比較，生成第二參考信號，并將所述第二參考信號和所述邏輯信號進(jìn)行邏輯處理，輸出欠壓定位信號。具體而言，所述邏輯單元40包括comp11和comp12兩個(gè)比較器以及l(fā)ogic模塊。其中，比較器comp11和comp12的硬件結(jié)構(gòu)和comp1-comp10一樣，由于接下來進(jìn)行邏輯處理，因而邏輯單元40只需要將邏輯信號輸出端同后續(xù)電路進(jìn)行連接，不再利用l輸出端和s輸出端，參見圖2和圖3，為了進(jìn)行區(qū)別，在圖2和圖3中比較器comp選用了不同的示意符號。對于logic模塊，logic模塊能夠根據(jù)設(shè)定的邏輯關(guān)系，例如邏輯真值表，進(jìn)行邏輯處理。在本實(shí)施例中，能夠?qū)崿F(xiàn)本實(shí)施例中相應(yīng)功能的比較器comp和logic模塊均為現(xiàn)有技術(shù)，例如，參見圖4，圖4示出了一種比較器，能夠?qū)崿F(xiàn)圖3中comp11的功能，其中，inn和inp是該比較器的兩個(gè)輸入端，對應(yīng)于comp11的正負(fù)輸入端，comp_out輸出端對應(yīng)于comp11的邏輯信號輸出端，當(dāng)inn電壓高于inp時(shí)，輸出信號comp_out由低電平翻轉(zhuǎn)為高電平；m1和m2起正反饋加速作用，可以加速翻轉(zhuǎn)動作；gnd為接地端，vdd為上電端，en為使能信號，用于開啟或關(guān)閉該比較器，再次參見圖3，在本實(shí)施例中，comp11將高電壓信號max_sel與第一參考電壓vref1進(jìn)行比較，輸出第一參考信號ov，logic模塊將所述第一參考信號ov和第一至第三比較單元輸出的邏輯信號進(jìn)行邏輯處理，輸出過壓定位信號ovx；comp12將所述低電壓信號min_sel與第二參考電壓vref2進(jìn)行比較，輸出第二參考信號uv，logic模塊將所述第二參考信號uv和第一至第三比較單元輸出的所述邏輯信號進(jìn)行邏輯處理，輸出欠壓定位信號uvx。對于過壓情況，vref1為第一參考電壓，即過壓時(shí)的過壓閾值，例如2v，假設(shè)通道電壓超過該過壓閾值時(shí)，則該通道過壓。當(dāng)comp11所選出的高電壓信號max_sel比vref1高時(shí)，則高電壓信號max_sel所在的通道過壓，此時(shí)，輸出的第一參考信號ov由低電平翻轉(zhuǎn)為高電平，logic模塊在高電平的第一參考信號ov的觸發(fā)下，基于sk1-sk7的邏輯真值表進(jìn)行邏輯處理，輸出過壓定位信號ovx，進(jìn)而定位出過壓通道，例如，當(dāng)ovx為ov1時(shí)，表明fb1所在的通道過壓。并且，該通道的ovx由低電平翻轉(zhuǎn)為高電平，進(jìn)而關(guān)斷該通道。當(dāng)所選出的max_sel比vref1低時(shí)，輸出的第一參考信號ov為低電平，由于所有通道電壓中電壓最高的高電壓信號都不過壓，則所有的通道都不過壓，此時(shí)，第一參考信號ov繼續(xù)保持低電平，logic模塊不動作。對于欠壓情況，vref2為第二參考電壓，即欠壓時(shí)的欠壓閾值，例如0.1v，假設(shè)通道電壓低于該過壓閾值時(shí)，則該通道欠壓。當(dāng)comp12所選出的低電壓信號min_sel比vref2低時(shí)，則低電壓信號min_sel所在的通道欠壓，此時(shí)，輸出的第二參考信號uv由低電平翻轉(zhuǎn)為高電平，logic模塊在高電平的第二參考信號uv的觸發(fā)下，基于sk1-sk4、sk8-sk10的邏輯真值表進(jìn)行邏輯處理，輸出欠壓定位信號uvx，進(jìn)而定位出欠壓通道，例如，當(dāng)uvx為uv1時(shí)，表明fb1所在的通道欠壓。并且，該通道的uvx由低電平翻轉(zhuǎn)為高電平，進(jìn)而關(guān)斷該通道。當(dāng)所選出的min_sel比vref2高時(shí)，輸出的第二參考信號uv為低電平，由于所有通道中電壓最低的低電壓信號都不欠壓，則所有的通道都不欠壓，此時(shí)，第二參考信號uv繼續(xù)保持低電平，logic模塊不動作。參見表一，表一示出了判斷過壓情況的邏輯真值表。表一max_fbsk1sk2sk3sk4sk5sk6sk7fb11xxx1x1fb20xxx1x1fb3x1xx0x1fb4x0xx0x1fb5xx1xx10fb6xx0xx10fb7xxx1x00fb8xxx0x00表一中，x表示任意值。logic模塊通過sk1-sk7的邏輯信號值，可以定位出過壓通道。以fb4所在通道過壓為例，當(dāng)fb4所在通道過壓時(shí)，sk1-sk7的邏輯信號值為sk2＝0，sk5＝0，sk7＝1，sk1、sk3、sk4、sk6為x，也就是，當(dāng)sk2＝0，sk5＝0，sk7＝1，sk1、sk3、sk4、sk6為x時(shí)，fb4所在通道過壓。對于通道欠壓的情況，其與通道過壓對應(yīng)邏輯的產(chǎn)生原理相同，邏輯互為取反即可，在此不再贅述。需要說明的是，在初始態(tài)時(shí)，所有ovx通道默認(rèn)為低電平，當(dāng)電路上電，進(jìn)入實(shí)時(shí)檢測狀態(tài)后，電路選出最大值通道的高電壓信號與第一參考信號進(jìn)行比較，如果高電壓信號仍然沒有超過第一參考信號，即過壓閾值，那么該通道和其余通道就繼續(xù)保持低電平狀態(tài)，即正常工作狀態(tài)；如果高電壓信號超過了過壓閾值，那么對應(yīng)這個(gè)最大值通道的ovx就發(fā)生狀態(tài)翻轉(zhuǎn)，由低電平變?yōu)楦唠娖?，從而關(guān)閉該輸出通道，而其他通道則繼續(xù)維持低電平，但是隨即在剩余的通道中再次選擇高電壓信號，再次進(jìn)行過壓比較，以此類推。本發(fā)明實(shí)施例通過高速比較器陣列對多路信號進(jìn)行多次篩選，能夠得到多路信號中的極值，例如電壓最高值和電壓最低值，并能夠?qū)﹄妷鹤罡咧岛碗妷鹤畹椭颠M(jìn)行過壓或欠壓的判斷，同時(shí)對過壓或欠壓通道進(jìn)行定位，具有響應(yīng)速度快，精度高，定位可靠的優(yōu)點(diǎn)。實(shí)施例二本發(fā)明實(shí)施例提供了一種芯片，包括實(shí)施例一所述的基于高速比較器陣列的多路極值比較與定位電路，所述基于高速比較器陣列的多路極值比較與定位電路包括依次連接的多個(gè)比較單元以及邏輯單元，其中，所述多個(gè)比較單元至少包括三個(gè)，分別為第一比較單元、第二比較單元、第三比較單元；所述第一比較單元輸入多路電壓信號，并將輸入的多路電壓信號進(jìn)行電壓高低比較后，輸出電壓信號至所述第二比較單元，輸出邏輯信號至所述邏輯單元；所述第二比較單元將輸入的電壓信號進(jìn)行電壓高低比較后，輸出電壓信號至所述第三比較單元，并輸出邏輯信號至所述邏輯單元；所述第三比較單元將輸入的電壓信號進(jìn)行電壓高低比較后，輸出高電壓信號和低電壓信號至所述邏輯單元，并輸出邏輯信號至所述邏輯單元；所述邏輯單元對輸入的邏輯信號、高電壓信號和低電壓信號進(jìn)行邏輯處理，輸出過壓定位信號和欠壓定位信號。在本實(shí)施例中，所述第一比較單元包括四個(gè)相同的第一比較器，每個(gè)所述第一比較器將輸入的兩路電壓信號進(jìn)行比較，并將其中電壓高的一路電壓信號從高壓輸出端輸出至所述第二比較單元，將電壓低的一路電壓信號從低壓輸出端輸出至所述第二比較單元，同時(shí)，所述第一比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。在本實(shí)施例中，所述第二比較單元包括兩個(gè)相同的高電壓比較器和兩個(gè)相同的低電壓比較器，所述高電壓比較器將兩路從所述第一比較器的高壓輸出端輸出的電壓信號進(jìn)行比較，并將其中電壓高的一路電壓信號輸出至所述第三比較單元，同時(shí)，所述高電壓比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元；所述低電壓比較器將兩路從所述第一比較器的低壓輸出端輸出的電壓信號進(jìn)行比較，并將其中電壓低的一路電壓信號輸出至所述第三比較單元，同時(shí)，所述低電壓比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。在本實(shí)施例中，所述第三比較單元包括最高值比較器和最低值比較器，所述最高值比較器將兩個(gè)所述高電壓比較器輸出的電壓信號進(jìn)行比較，并輸出高電壓信號至所述邏輯單元，同時(shí)，所述最高值比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元；所述最低值比較器將兩個(gè)所述低電壓比較器輸出的電壓信號進(jìn)行比較，并輸出低電壓信號至所述邏輯單元，同時(shí)，所述最低值比較器的邏輯信號輸出端輸出邏輯信號至所述邏輯單元。在本實(shí)施例中，所述邏輯單元將所述高電壓信號與第一參考電壓進(jìn)行比較，生成第一參考信號，并將所述第一參考信號和所述邏輯信號進(jìn)行邏輯處理，輸出過壓定位信號；所述邏輯單元將所述低電壓信號與第二參考電壓進(jìn)行比較，生成第二參考信號，并將所述第二參考信號和所述邏輯信號進(jìn)行邏輯處理，輸出欠壓定位信號。本發(fā)明實(shí)施例通過高速比較器陣列對多路信號進(jìn)行多次篩選，能夠得到多路信號中的極值，例如電壓最高值和電壓最低值，并能夠?qū)﹄妷鹤罡咧岛碗妷鹤畹椭颠M(jìn)行過壓或欠壓的判斷，同時(shí)對過壓或欠壓通道進(jìn)行定位，具有響應(yīng)速度快，精度高，定位可靠的優(yōu)點(diǎn)。上述本發(fā)明實(shí)施例序號僅僅為了描述，不代表實(shí)施例的優(yōu)劣。以上所描述的裝置實(shí)施例僅僅是示意性的，其中所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個(gè)地方，或者也可以分布到多個(gè)網(wǎng)絡(luò)單元上。可以根據(jù)實(shí)際的需要選擇其中的部分或者全部模塊來實(shí)現(xiàn)本實(shí)施例方案的目的。本領(lǐng)域普通技術(shù)人員在不付出創(chuàng)造性的勞動的情況下，即可以理解并實(shí)施。通過以上的實(shí)施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到各實(shí)施方式可借助軟件加必需的通用硬件平臺的方式來實(shí)現(xiàn)，當(dāng)然也可以通過硬件?；谶@樣的理解，上述技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計(jì)算機(jī)軟件產(chǎn)品可以存儲在計(jì)算機(jī)可讀存儲介質(zhì)中，如rom/ram、磁碟、光盤等，包括若干指令用以使得一臺計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行各個(gè)實(shí)施例或者實(shí)施例的某些部分所述的方法。以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。當(dāng)前第1頁12