本實用新型涉及電壓同步技術(shù)領(lǐng)域，具體為基于FPGA的電壓同步與光控接口。

背景技術(shù)：

隨著科學(xué)技術(shù)和國民經(jīng)濟的快速發(fā)展，各種工業(yè)生產(chǎn)對電力系統(tǒng)對電能質(zhì)量的要求越來越高，因此，對電網(wǎng)參數(shù)進行實時檢測與分析具有重要的意義。要解決電能質(zhì)量問題，首先要建立電能質(zhì)量各項指標(biāo)的監(jiān)測和分析系統(tǒng)，對電網(wǎng)中的各種指標(biāo)進行實時更新測量和數(shù)據(jù)采集。傳統(tǒng)的電網(wǎng)數(shù)據(jù)采集系統(tǒng)往往采用單片機或DSP作為控制器，來控制模/數(shù)轉(zhuǎn)換器(ADC)、存儲器和其他外圍電路的工作。但是，由于單片機本身的指令周期以及處理速度的影響，其時鐘頻率較低，各種功能都要靠軟件的運行來實現(xiàn)，而軟件運行時間在整個采樣時間中占有很大的比例，效率較低，很難滿足系統(tǒng)對數(shù)據(jù)采集系統(tǒng)實時性和同步性的要求。

當(dāng)今社會是數(shù)字化的社會,數(shù)字集成電路應(yīng)用非常廣泛,其發(fā)展從電子管、晶體管、小規(guī)模集成SSI、MSI、LSI到超大規(guī)模集成電路ULSI和超位集成電路GSI,其規(guī)模平均每1-2年翻一番。集成電路的發(fā)展大大促進了電子設(shè)計自動化(EDA)的發(fā)展,ASIC的設(shè)計與制造,已不再完全由半導(dǎo)體廠商獨立承擔(dān),系統(tǒng)設(shè)計師在實驗室里就可以設(shè)計出合適的ASIC芯片,并且立即投入實際應(yīng)用中,這都得益于現(xiàn)場可編程邏輯器件(PLD)的出現(xiàn)?，F(xiàn)在應(yīng)用最廣的主要是現(xiàn)場可編程門陣列FPGA、復(fù)雜可編程邏輯器件CPLD和可擦除可編程邏輯器件EPLD。現(xiàn)場可編程門陣列FPGA器件是Xlinx公司1985年首家推出的,它是一種新型的高密度PLD,采用CMOS-SRAM工藝制造。

與傳統(tǒng)電路設(shè)計方法相比，F(xiàn)PGA具有功能強大，開發(fā)過程投資小、周期短，可反復(fù)編程修改，保密性能好，開發(fā)工具智能化等特點，特別是隨著電子工藝的不斷改進，低成本FPGA器件推陳出新，這一切促使FPGA成為當(dāng)今硬件設(shè)計的首選方式之一。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于針對上述現(xiàn)有技術(shù)的不足，提供基于FPGA的電壓同步與光控接口。

本實用新型的技術(shù)方案是這樣實現(xiàn)的：基于FPGA的電壓同步與光控接口，包括：用以采集電網(wǎng)三相電壓的電壓互感器單元；用以采集電網(wǎng)三相電流的電流互感器單元；輸入端與電壓互感器單元和電流互感器單元均電性相連的同步模塊；通過光纖外接終端設(shè)備的光收發(fā)模塊；以及與同步模塊輸出端和光收發(fā)模塊均電性相連的FPGA單元；同步模塊將電壓互感器單元和電流互感器單元傳輸來的正弦波電壓信號轉(zhuǎn)換為同步的矩形波電壓信號，然后將矩形波電壓信號傳給FPGA單元，F(xiàn)PGA單元接收到矩形波電壓信號后，將矩形波電壓信號轉(zhuǎn)換為數(shù)字信號，再控制光收發(fā)模塊將數(shù)字信號轉(zhuǎn)換為光信號，通過光纖發(fā)送給終端設(shè)備；光收發(fā)模塊還用以在終端設(shè)備出現(xiàn)錯誤或需要改變狀態(tài)時，將終端設(shè)備發(fā)射來的光信號轉(zhuǎn)換成數(shù)字信號，傳給FPGA單元。

優(yōu)選的，所述FPGA單元包括電平轉(zhuǎn)換模塊和FPGA模塊，所述同步模塊輸出端通過電平轉(zhuǎn)換模塊與FPGA模塊電性相連；所述電平轉(zhuǎn)換模塊用以將同步模塊輸出的5V電壓信號轉(zhuǎn)換為FPGA模塊可接收的3.3V電壓信號。

優(yōu)選的，所述電壓互感器單元采用電流型電壓互感器。

優(yōu)選的，所述同步模塊為過零比較器電路，將正弦波電壓信號轉(zhuǎn)換為同步的矩形波電壓信號。

與現(xiàn)有技術(shù)相比，本實用新型的有益效果是：

1、本實用新型采用FPGA代替?zhèn)鹘y(tǒng)的單片機，可以更好地進行精確定時和同步處理；

2、光收發(fā)模塊通過光纖與終端設(shè)備進行通信，光纖通信的抗干擾能力較強，可大大提高系統(tǒng)的抗干擾能力。

附圖說明

下面結(jié)合附圖中的實施例對本實用新型作進一步的詳細(xì)說明，但并不構(gòu)成對本實用新型的任何限制。

圖1是本實用新型原理圖；

圖2電壓互感器單元的電路圖；

圖3電流互感器單元的電路圖。

圖中：1、電壓互感器單元，2、電流互感器單元，3、同步模塊，4、FPGA單元，41、電平轉(zhuǎn)換模塊，42、FPGA模塊，5、光收發(fā)模塊。

具體實施方式

請參閱圖1，本實用新型提供一種技術(shù)方案：基于FPGA的電壓同步與光控接口，包括：用以采集電網(wǎng)三相電壓的電壓互感器單元1；用以采集電網(wǎng)三相電流的電流互感器單元2；輸入端與電壓互感器單元1和電流互感器單元2均電性相連的同步模塊3；通過光纖外接終端設(shè)備的光收發(fā)模塊5；以及與同步模塊3輸出端和光收發(fā)模塊5均電性相連的FPGA單元4。同步模塊3將電壓互感器單元1和電流互感器單元2傳輸來的正弦波電壓信號轉(zhuǎn)換為同步的矩形波電壓信號，然后將矩形波電壓信號傳給FPGA單元4，F(xiàn)PGA單元4接收到矩形波電壓信號后，將矩形波電壓信號轉(zhuǎn)換為數(shù)字信號，再控制光收發(fā)模塊5將數(shù)字信號轉(zhuǎn)換為光信號，通過光纖發(fā)送給終端設(shè)備。光收發(fā)模塊5還用以在終端設(shè)備出現(xiàn)錯誤或需要改變狀態(tài)時，將終端設(shè)備發(fā)射來的光信號轉(zhuǎn)換成數(shù)字信號，傳給FPGA單元4。FPGA單元4包括電平轉(zhuǎn)換模塊41和FPGA模塊42，同步模塊3輸出端通過電平轉(zhuǎn)換模塊41與FPGA模塊42電性相連。電平轉(zhuǎn)換模塊41用以將同步模塊3輸出的5V電壓信號轉(zhuǎn)換為FPGA模塊42可接收的3.3V電壓信號。電壓互感器單元1采用電流型電壓互感器。同步模塊3為過零比較器電路，將正弦波電壓信號轉(zhuǎn)換為同步的矩形波電壓信號。

圖2示出了電壓互感器單元的電路圖。

圖3示出了電流互感器單元的電路圖。

以上所舉實施例為本實用新型的較佳實施方式，僅用來方便說明本實用新型，并非對本實用新型作任何形式上的限制，任何所屬技術(shù)領(lǐng)域中具有通常知識者，若在不脫離本實用新型所提技術(shù)特征的范圍內(nèi)，利用本實用新型所揭示技術(shù)內(nèi)容所作出局部更動或修飾的等效實施例，并且未脫離本實用新型的技術(shù)特征內(nèi)容，均仍屬于本實用新型技術(shù)特征的范圍內(nèi)。