1.一種抗干擾延時可控的低電壓檢測裝置，其特征在于：包括基準電壓電路、電阻分壓電路、邏輯組合電路、整形電路、恢復(fù)電壓設(shè)定電路和電容充放電電路；電阻分壓電路、恢復(fù)電壓設(shè)定電路、邏輯組合電路、電容充放電電路和整形電路依次電聯(lián)接；基準電壓電路與邏輯組合電路電連接；基準電壓電路用于產(chǎn)生基準電壓；電阻分壓電路用于產(chǎn)生輸入比較器正極的電壓；邏輯組合電路用于控制電容充放電電路的電容；整形電路用于對電容充放電電路中電容兩端的電壓進行整形，并且其輸出用來控制恢復(fù)電壓設(shè)定電路的啟動；恢復(fù)電壓設(shè)定電路用于設(shè)定恢復(fù)電壓的大??；電容充放電電路用于控制電容的充電和放電；
還包括延時控制電路；所述延時控制電路用于提供一個使能端來選擇是否打開延時控制功能；當打開延時控制的時候，所述延時控制電路為輸出結(jié)果提供設(shè)定的延時。
2.根據(jù)權(quán)利要求1所述的抗干擾延時可控的低電壓檢測裝置，其特征在于：所述延時控制電路包括使能端EN、第一傳輸門、第二傳輸門和第三反相器，所述延時控制電路通過EN端電平的高低來選擇是否啟動延時功能。
3.根據(jù)權(quán)利要求2所述的抗干擾延時可控的低電壓檢測裝置，其特征在于：第一傳輸門和第二傳輸門均由增強型NMOS管和PMOS管組成；第一傳輸門的NMOS管的柵端與第二傳輸門的PMOS管的柵端相連，并且與使能端EN連在一起；第三反相器的輸入是EN端，輸出連接至第一傳輸門的PMOS管柵端和第二傳輸門的NMOS管柵端；第一傳輸門的輸入是第一反相器的輸出，第二傳輸門的輸入和電阻R5的一端及MOS管M4的漏端連接在一起；第一傳輸門與第二傳輸門的輸出連接在一起并連至整形電路。
4.根據(jù)權(quán)利要求3所述的抗干擾延時可控的低電壓檢測裝置，其特征在于：
電阻分壓電路包括電阻R1、電阻R2、電阻R3和電阻R4；恢復(fù)電壓設(shè)定電路包括MOS管M1和MOS管M2；邏輯組合電路包括比較器和第一反相器；電容充放電電路包括恒流源I0、MOS管M4、MOS管M5、MOS管M6、MOS管M7和電容C1；整形電路包括施密特整形電路和第二反相器；基準電壓電路所產(chǎn)生的基準電壓接入比較器的負極；電阻分壓電路中的電阻R1、電阻R2、電阻R3、電阻R4依次串連；電阻R1另一端用于連接輸入電壓VIN，電阻R4的另一端接地；電阻R1的兩端跨接著恢復(fù)電壓設(shè)定電路中的MOS管M1；MOS管M1的襯底和源極接VIN，漏極接在電阻R1與電阻R2之間；MOS管M1和MOS管M2的柵極一起接施密特整形電路的輸出端；電阻R4兩端跨接著MOS管M2，MOS管M2漏極接在電阻R3與電阻R4之間；MOS管M2的襯底和源極接地；電阻R2與電阻R3之間的分壓接入比較器的正極，比較器的輸出接第一反相器的輸入端，第一反相器的輸出端接MOS管M7的柵極；MOS管M3和MOS管M4的襯底與源極均連接地，柵極連在一起；MOS管M3的柵極連至MOS管M3的漏極并且連接到恒流源I0的一端，恒流源I0的另一端用于連接電源電壓VDD；MOS管M4的漏極連接至MOS管M5的漏極；MOS管M5和MOS管M6的襯底與源極用于連接電源電壓VDD，柵極連在一起；MOS管M5的柵極連接至MOS管M5的漏極，MOS管M6的漏極連接至MOS管M7的漏極；電容C1接在施密特整形電路輸入端與地之間；施密特整形電路的輸出接第二反相器的輸入端，第二反相器的輸出端即為輸出的控制信號。
5.根據(jù)權(quán)利要求4所述的抗干擾延時可控的低電壓檢測裝置，其特征在于：MOS管M1、MOS管M3為增強型PMOS管，MOS管M2、MOS管M4為增強型NMOS管，電阻R1與電阻R4的阻值相等。