技術(shù)總結(jié)
本實(shí)用新型涉及一種虛擬儀器的實(shí)驗(yàn)室阻抗測(cè)量裝置，是由微處理器經(jīng)雙口RAM與總線接口連接，微處理器經(jīng)譯碼控制、地址累加器和時(shí)鐘發(fā)生器與晶振連接，開關(guān)分別與A/D轉(zhuǎn)換、譯碼控制、相敏檢波、激勵(lì)信號(hào)波形存儲(chǔ)和阻抗/矢量電壓轉(zhuǎn)換連接，相敏檢波經(jīng)低通濾波a、A/D轉(zhuǎn)換和鎖存器與微處理器連接，地址累加器經(jīng)激勵(lì)信號(hào)波形存儲(chǔ)、D/A轉(zhuǎn)換和低通濾波b與阻抗/矢量電壓轉(zhuǎn)換連接構(gòu)成。與現(xiàn)有阻抗測(cè)量?jī)x器相比能夠?qū)﹄姼?、電容、電阻元器件參?shù)測(cè)量，測(cè)量精度高；測(cè)量范圍廣，可自主選擇激勵(lì)信號(hào)的電壓、頻率，選擇合適標(biāo)準(zhǔn)電阻；采用相敏檢波模塊對(duì)同頻率信號(hào)鑒相，分別對(duì)被測(cè)阻抗的實(shí)部和虛部分別進(jìn)行測(cè)量，具有較強(qiáng)抗干擾性，能夠?qū)崿F(xiàn)快速測(cè)量。

技術(shù)研發(fā)人員：李冶;李鳳婷;孫沛;劉名揚(yáng)
受保護(hù)的技術(shù)使用者：吉林大學(xué)
文檔號(hào)碼：201620935488
技術(shù)研發(fā)日：2016.08.25
技術(shù)公布日：2017.02.22