本實用新型涉及一種交流配電列頭柜進線、出線監(jiān)測裝置的改進,屬于工業(yè)儀表技術領域,具體的說是一種交流配電列頭柜進線和出線監(jiān)測模塊,是基于Cortex-M3內核單片機的一款電參數(shù)監(jiān)測模塊,能夠同時測量主路進線電參數(shù)信息及60個支路出線電參數(shù)信息,適用于電信、工廠、學校、醫(yī)院等配電柜、列頭柜監(jiān)測場所。
背景技術:
目前使用的大型交流配電柜、列頭柜一般具有一個三相主路進線輸入、6—60個單相支路出線輸出,主路進線一般從變壓器或電網(wǎng)干線接入,它的電流額定量程較大,一般為200—1000A,支路出線一般用于給不同的負載設備供電,如服務器矩陣、空調、風機、電機等設備,它的電流額定量程較小,一般為30—100A。主路進線一般具有主、備兩個輸入開關或熔斷器,每個單相支路出線有一個開關或熔斷器。由于用電場所要求較為嚴格,需要實時掌控所有的進線和出線的用電參數(shù)信息,以進行故障提前預防、故障及時發(fā)現(xiàn)、用電實時計量及峰值提前預知等。
傳統(tǒng)的主路進線中:主路進線電壓信號通過電壓取樣電路2進行取樣,主路進線電流信號通過進線電流取樣電路5進行取樣,取樣后的進線電壓信號以及進線電流信號進入進線測量電路3,之后與中央處理器通過總線進行交互;進線開關信號通過進線開關檢測電路8進入中央處理器,中央處理器會根據(jù)輸入的開關信號進行的相應的處理;當電表需要進行繼電器輸出時,繼電器輸出電路10根據(jù)中央處理器輸出的信號進行相應的進線繼電器處理;中央處理器會將電表中需要進行存儲的進線數(shù)據(jù)通過儲存電路11進行存儲,當中央處理器斷電重新上電后,中央處理器會從進線存儲電路11中讀取已存儲的數(shù)據(jù),進行正常的工作;當外部需要從進線電表中讀取數(shù)據(jù)或者向進線電表中寫數(shù)據(jù)時,會通過外部通訊總線將命令發(fā)至想要交互的進線電表中,到達進線電表后的指令通過RS485通訊電路12進入中央處理器,而中央處理器會根據(jù)指令的不同進行不同的操作,同時中央處理器會通過RS485通訊電路12回復相應的指令來告訴外部自己已成功接收到了這條命令,并進行了相應的操作。
在傳統(tǒng)的支路出線中:同樣的,支路出線電壓信號通過電壓取樣電路2進行取樣,支路出線電流信號通過出線電流取樣電路6進行取樣,取樣后的出線電壓信號以及出線電流信號進入出線測量電路4,之后與中央處理器通過總線進行交互;出線開關信號通過出線開關檢測電路9進入中央處理器,中央處理器會根據(jù)輸入的出線開關信號進行的相應的處理;當電表需要進行出線繼電器輸出時,繼電器輸出電路10根據(jù)中央處理器輸出的信號進行相應的出線繼電器處理;中央處理器會將電表中需要進行存儲的出線數(shù)據(jù)通過儲存電路11進行存儲,當中央處理器斷電重新上電后,中央處理器會從存儲電路11中讀取已存儲的出線數(shù)據(jù),進行正常的工作;當外部需要從出線電表中讀取數(shù)據(jù)或者向出線電表中寫數(shù)據(jù)時,會通過外部通訊總線將命令發(fā)至想要交互的出線電表中,到達出線電表后的指令通過RS485通訊電路12進入中央處理器,而中央處理器會根據(jù)指令的不同進行不同的操作,同時中央處理器會通過RS485通訊電路12回復相應的指令來告訴外部自己已成成功接收到了這條命令,并進行了相應的操作。
其不足之處在于:傳統(tǒng)的交流配電列頭柜進線和出線監(jiān)測中,每一個主路進線及支路出線都安裝有一個監(jiān)測儀表,這樣不僅導致接線復雜、體積龐大、成本較高、查找故障繁瑣,還降低了柜體的電氣安全性。
技術實現(xiàn)要素:
本實用新型提供了一種結構簡單、使用方便,只需對主路進線電壓和電流進行取樣,對所有的支路出線電流進行取樣,就可以實現(xiàn)對主路進線和所有的支路出線的電壓、電流、功率、電能、諧波、開關或熔斷器狀態(tài)等用電參數(shù)進行測量及計量,降低檢測成本的交流配電列頭柜進線和出線監(jiān)測模塊。
為達到以上目的,本實用新型所采用的技術方案是:該交流配電列頭柜進線和出線監(jiān)測模塊,包括MCU中央處理器、電壓取樣電路、進線測量電路、出線測量電路、進線電流取樣電路、出線電流取樣電路、進線開關檢測電路、出線開關檢測電路、繼電器輸出電路、存儲電路和RS485通訊電路;主路的進線開關信號通過進線開關檢測電路轉化為電平信號輸入MCU中央處理器中,支路的出線開關信號通過出線開關檢測電路轉化為電平信號輸入MCU中央處理器中;MCU中央處理器輸出高低電平信號控制繼電器輸出電路的通斷;MCU中央處理器將采集計算得到的數(shù)據(jù)實時的存儲到存儲電路中;MCU中央處理器通過RS485通訊電路與外部采集器或觸摸屏進行數(shù)據(jù)交互;三相主路進線電壓信號分別經(jīng)過各自適配的電壓取樣電路進行取樣后,分別進入進線測量電路;三相主路進線分別經(jīng)過各自適配的外部互感器后產(chǎn)生的主路進線電流信號,再分別進入各自適配的進線電流取樣電路后,再進入進線測量電路;其特征在于:其中一相的主路進線電壓信號經(jīng)過電壓取樣電路進行取樣后,再進入出線測量電路的電壓測量通道進行電壓信號處理;支路出線經(jīng)外部互感器后產(chǎn)生的支路出線電流信號進入出線電流取樣電路后,再通過模擬開關電路選擇導通進入出線測量電路;進線測量電路及出線測量電路通過SPI總線進入MCU中央處理器進行處理。
本實用新型還通過如下措施實施:所述支路出線設有60個單相支路出線,每個單相支路出線分別經(jīng)各自適配的外部互感器后產(chǎn)生的支路出線電流信號,再進入各自適配的出線電流取樣電路,每8個單相支路出線為一組,剩余的4個單相支路出線為一組,每組單相支路出線都對應設置一個模擬開關電路和一個出線測量電路;
所述的出線測量電路,包括電阻、電容和二號芯片,二號芯片采用CS5463,二號芯片的VIN+引腳通過十八號電阻連接A相進線電壓取樣信號正端,VIN-引腳連接A相進線電壓取樣信號負端,VIN+引腳和VIN-引腳之間串聯(lián)有十四號電容;二號芯片的VREFOUT引腳和VREFIN引腳連接,并通過十八號電容與數(shù)字地連接;二號芯片的VA-引腳和IIN-引腳與模擬地連接,VA+引腳和PFMON引腳通過一號電容與數(shù)字地連接,VA+引腳和PFMON引腳與+5V電源連接;二號芯片的IIN+引腳分別通過十號電容和十九號電阻與模擬地連接;二號芯片的XOUT引腳通過晶振與XIN引腳連接;二號芯片的DGND引腳與數(shù)字地連接;二號芯片的VD+引腳與3.3V電源正極連接;
所述的模擬開關電路,包括電阻、電容和三號芯片,三號芯片采用CD4051,三號芯片的OUT/IN引腳與模擬地連接,三號芯片的OUT/IN引腳通過七號電容與模擬地連接,VDD引腳與3.3V電源正極連接,VEE引腳與-3.3V電源連接,VSS引腳與模擬地連接,INH引腳與數(shù)字地連接;三號芯片的I0引腳、I1引腳、I2引腳、I3引腳、I4引腳、I5引腳、I6引腳和I7引腳分別與八組單相支路出線中的相對應一組的每個出線電流取樣電路的輸出端連接;
所述的MCU中央處理器采用LPC1763FBD100;MCU中央處理器的P2.3引腳與八組單相支路出線相對應的八個二號芯片的SCLK引腳相連接;MCU中央處理器的P2.4引腳與八組單相支路出線相對應的八個二號芯片的SDO引腳相連接;MCU中央處理器的P2.6引腳與八組單相支路出線相對應的八個二號芯片的RESET引腳相連接;MCU中央處理器的P2.7引腳與八組單相支路出線相對應的八個二號芯片的SDI引腳相連接;MCU中央處理器的P2.8引腳與八組單相支路出線相對應的八個三號芯片的A引腳相連接;MCU中央處理器的P2.9引腳與八組單相支路出線相對應的八個三號芯片的B引腳相連接;MCU中央處理器的P0.16引腳與八組單相支路出線相對應的八個三號芯片的C引腳相連接;MCU中央處理器的P2.5引腳、P1.0引腳、P1.1引腳、P1.2引腳、P1.3引腳、P1.4引腳、P1.5引腳和P1.6引腳分別與八組單相支路出線相對應的八個二號芯片的CS引腳相連接;
MCU中央處理器的P2.0號引腳、P2.1號引腳、P2.2號引腳分別與RS485通訊電路輸出、輸入、時序控制連接;MCU中央處理器的P0.15號引腳與進線開關檢測電路輸出端連接;MCU中央處理器的P1.23號引腳與繼電器輸出電路輸入端連接;MCU中央處理器的P1.29號引腳、P0.0號引腳、P0.1號引腳與存儲電路的數(shù)據(jù)管腳、時鐘、寫保護管腳相連接;MCU中央處理器的P2.11號引腳、P2.12號引腳、P0.17號引腳、P0.18號引腳、P0.19號引腳與進線測量電路的復位引腳、數(shù)據(jù)輸入、數(shù)據(jù)輸出、時鐘輸入以及電能校驗管腳相連;MCU中央處理器的P0.23號引腳與出線開關檢測電路的輸出端相連接。
本實用新型的有益效果在于:與目前市場上的配電監(jiān)測模塊相比,本實用新型采用了多路集中設計,可同時測量一路三相主路進線及60路單相支路出線的電參數(shù)信息,接線簡單、體積較小、成本較低、模塊數(shù)量少,查找故障容易,增強了柜體的電氣安全性。
附圖說明
圖1為本實用新型的電路原理框圖。
圖2為本實用新型的出線測量電路和模擬開關電路的電路原理圖。
圖3為本實用新型的MCU中央處理器的電路原理圖。
圖中:1、MCU中央處理器;2、進線電壓取樣電路;3、進線測量電路;4、出線測量電路;5、進線電流取樣電路;6、出線電流取樣電路;7、模擬開關電路;8、進線開關檢測電路;9、出線開關檢測電路;10、繼電器輸出電路;11、存儲電路;12、RS485通訊電路。
具體實施方式
參照圖1、圖2、圖3制作本實用新型。該交流配電列頭柜進線和出線監(jiān)測模塊,包括MCU中央處理器1、電壓取樣電路2、進線測量電路 3、出線測量電路4、進線電流取樣電路5、出線電流取樣電路6、進線開關檢測電路8、出線開關檢測電路9、繼電器輸出電路10、存儲電路11和RS485通訊電路12;主路的進線開關信號通過進線開關檢測電路8轉化為電平信號輸入MCU中央處理器1中,支路的出線開關信號通過出線開關檢測電路9轉化為電平信號輸入MCU中央處理器1中;MCU中央處理器1輸出高低電平信號控制繼電器輸出電路10的通斷;MCU中央處理器1將采集計算得到的數(shù)據(jù)實時的存儲到存儲電路11中;MCU中央處理器1通過RS485通訊電路12與外部采集器或觸摸屏進行數(shù)據(jù)交互;三相主路進線電壓信號分別經(jīng)過各自適配的電壓取樣電路2進行取樣后,得到A相、B相、C相三個進線電壓取樣信號,分別進入進線測量電路3;三相主路進線分別經(jīng)過各自適配的外部互感器后產(chǎn)生的主路進線電流信號,再分別進入各自適配的進線電流取樣電路5后,得到A相、B相、C相三個進線電流取樣信號,再進入進線測量電路3;其特征在于:其中一相的主路進線電壓信號經(jīng)過電壓取樣電路2進行取樣后,可以在A相、B相、C相三個進線電壓信號中任意選擇一相,再進入出線測量電路4的電壓測量通道進行電壓信號處理;支路出線經(jīng)外部互感器后產(chǎn)生的支路出線電流信號進入出線電流取樣電路6后,再通過模擬開關電路7選擇導通進入出線測量電路4;進線測量電路3及出線測量電路4通過SPI總線進入MCU中央處理器 1進行處理。
所述支路出線設有60個單相支路出線,每個單相支路出線分別經(jīng)各自適配的外部互感器后產(chǎn)生的支路出線電流信號,再進入各自適配的出線電流取樣電路6,這樣共設有60個出線電流取樣電路6,每8個單相支路出線為一組,剩余的4個單相支路出線為一組,這樣共設有八組,每組單相支路出線都對應設置一個模擬開關電路7和一個出線測量電路4;
所述的出線測量電路4,包括電阻、電容和二號芯片U2,二號芯片U2采用CS5463,二號芯片U2的VIN+引腳通過十八號電阻R18連接A相進線電壓取樣信號正端Ua+,VIN-引腳連接A相進線電壓取樣信號負端Ua-,VIN+引腳和VIN-引腳之間串聯(lián)有十四號電容C14;二號芯片U2的VREFOUT引腳和VREFIN引腳連接,并通過十八號電容C18與數(shù)字地連接;二號芯片U2的VA-引腳和IIN-引腳與模擬地連接,VA+引腳和PFMON引腳通過一號電容C1與數(shù)字地連接,VA+引腳和PFMON引腳與+5V電源連接;二號芯片U2的IIN+引腳分別通過十號電容C10和十九號電阻R19與模擬地連接;二號芯片U2的XOUT引腳通過晶振CY1與XIN引腳連接;二號芯片U2的DGND引腳與數(shù)字地連接;二號芯片U2的VD+引腳與3.3V電源正極連接;
所述的模擬開關電路7,包括電阻、電容和三號芯片U3,三號芯片U3采用CD4051,三號芯片U3的OUT/IN引腳與模擬地連接,三號芯片U3的OUT/IN引腳通過七號電容C7與模擬地連接,VDD引腳與3.3V電源正極連接,VEE引腳與-3.3V電源連接,VSS引腳與模擬地連接,INH引腳與數(shù)字地連接;三號芯片U3的I0引腳、I1引腳、I2引腳、I3引腳、I4引腳、I5引腳、I6引腳和I7引腳分別與八組單相支路出線中的相對應一組的每個出線電流取樣電路6的輸出端連接,如圖2中所示,三號芯片U3的I0引腳、I1引腳、I2引腳、I3引腳、I4引腳、I5引腳、I6引腳和I7引腳分別與第一組單相支路出線中的八個出線電流取樣電路6的輸出端IA1-1、IA1-2、IA1-3、IA1-4、IA1-5、IA1-6、IA1-7、IA1-8連接;第八組單相支路出線只有四個單相支路出線,則第八組單相支路出線相對應的三號芯片U3的I0引腳、I1引腳、I2引腳和I3引腳分別與第八組單相支路出線中的四個出線電流取樣電路6的輸出端IA8-1、IA8-2、IA8-3、IA8-4連接;
所述的MCU中央處理器1采用LPC1763FBD100;MCU中央處理器1的P2.3引腳與八組單相支路出線相對應的八個二號芯片U2的SCLK引腳相連接;MCU中央處理器1的P2.4引腳與八組單相支路出線相對應的八個二號芯片U2的SDO引腳相連接;MCU中央處理器1的P2.6引腳與八組單相支路出線相對應的八個二號芯片U2的RESET引腳相連接;MCU中央處理器1的P2.7引腳與八組單相支路出線相對應的八個二號芯片U2的SDI引腳相連接;MCU中央處理器1的P2.8引腳與八組單相支路出線相對應的八個三號芯片U3的A引腳相連接;MCU中央處理器1的P2.9引腳與八組單相支路出線相對應的八個三號芯片U3的B引腳相連接;MCU中央處理器1的P0.16引腳與八組單相支路出線相對應的八個三號芯片U3的C引腳相連接;MCU中央處理器1的P2.5引腳、P1.0引腳、P1.1引腳、P1.2引腳、P1.3引腳、P1.4引腳、P1.5引腳和P1.6引腳分別與八組單相支路出線相對應的八個二號芯片U2的CS引腳相連接,如MCU中央處理器1的P2.5引腳與第一組單相支路出線相對應的二號芯片U2的CS引腳相連接,MCU中央處理器1的P1.0引腳與第二組單相支路出線相對應的二號芯片U2的CS引腳相連接,如此類推,直到MCU中央處理器1的P1.6引腳與第八組單相支路出線相對應的二號芯片U2的CS引腳相連接;
如圖3所示,MCU中央處理器1的P2.0號引腳、P2.1號引腳、P2.2號引腳分別與RS485通訊電路12輸出、輸入、時序控制連接,用來完成MCU中央處理器1通過RS485通訊電路12與外界的交互;MCU中央處理器1的P0.15號引腳與進線開關檢測電路8輸出端連接,用來處理進線開關檢測電路8檢測到的進線開關信號;MCU中央處理器1的P1.23號引腳與繼電器輸出電路10輸入端連接,用來處理繼電器輸出信號;MCU中央處理器1的P1.29號引腳、P0.0號引腳、P0.1號引腳與存儲電路11的數(shù)據(jù)管腳、時鐘、寫保護管腳相連接,用來處理MCU中央處理器1需要進行存儲的數(shù)據(jù);MCU中央處理器1的P2.11號引腳、P2.12號引腳、P0.17號引腳、P0.18號引腳、P0.19號引腳與進線測量電路3的復位引腳、數(shù)據(jù)輸入、數(shù)據(jù)輸出、時鐘輸入以及電能校驗管腳相連,用來處理進線信號;MCU中央處理器1的P0.23號引腳與出線開關檢測電路9的輸出端相連接,用來處理出線開關檢測電路9檢測到的出線開關信號。