本發(fā)明涉及數(shù)據(jù)交互方法技術(shù)領(lǐng)域，尤其涉及一種合并單元模塊與PC主機之間的高速數(shù)據(jù)交互方法。

背景技術(shù)：

當輸電線路導(dǎo)線周圍場強超過空氣的擊穿場強時，臨近導(dǎo)線附近的空氣電離產(chǎn)生電暈放電，電暈放電產(chǎn)生的離子在交變電壓作用下往返運動，同時還會產(chǎn)生光和無線電干擾，這些效應(yīng)統(tǒng)稱為電暈效應(yīng)。電暈效應(yīng)主要取決于電暈起始電壓，它對于特高壓交流輸電線路導(dǎo)線選型及線路運行的安全經(jīng)濟性評估具有重要意義，通常采用測量導(dǎo)線阻性電流的方法判定導(dǎo)線電暈起始電壓。

目前普遍采用光纖數(shù)字化方法采集阻性電流，在電流測量時需采用光供電電子式電流互感器OPCT16、JDSU模塊進行電-光-電轉(zhuǎn)化后，送入采集卡進行采集，由于OPCT16體積較大、制作工藝復(fù)雜，且在電流測量過程中，需要進行兩次采集(在OPCT16端采集一次，采集卡端采集一次)引入更大的誤差，使整套測量系統(tǒng)比較冗余。

現(xiàn)有技術(shù)中數(shù)據(jù)采集端與數(shù)據(jù)處理端之間的數(shù)據(jù)交互方法較為簡單，無法實現(xiàn)兩者之間的高速數(shù)據(jù)采集，造成數(shù)據(jù)處理端對數(shù)據(jù)采集端的控制速度較慢，無法得到較快的響應(yīng)。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種合并單元模塊與PC主機之間的高速數(shù)據(jù)交互方法，所述方法能夠?qū)崿F(xiàn)合并單元模塊與PC主機之間的高速數(shù)據(jù)交互，提高了數(shù)據(jù)采集的速度以及控制速度，使得合并單元模塊與PC主機之間的運行速度更快。

為解決上述技術(shù)問題，本發(fā)明所采取的技術(shù)方案是：一種合并單元模塊與PC主機之間的高速數(shù)據(jù)交互方法，其特征在于：所述合并單元模塊與PC主機之間通過5007端口和端口進行交互，其中5007為通信端口，使用非連接UDP建立客戶/服務(wù)器通信模式，其中本地合并單元模塊為服務(wù)器端，PC為客戶端；5008為數(shù)據(jù)端口，使用UDP方式向默認PC端IP地址發(fā)送數(shù)據(jù)包。

進一步的技術(shù)方案在于，所述的5007端口工作流程如下：

1)本地合并單元模塊開機初始化，默認狀態(tài)為關(guān)閉采集、清空緩存；

2)初始化完畢后，等待接收PC主機發(fā)送的UDP數(shù)據(jù)；

3)接收數(shù)據(jù)后解析命令，將PC主機的IP地址保存給發(fā)送采集數(shù)據(jù)任務(wù)作為目標地址；

4)命令是讀取狀態(tài)時，發(fā)送規(guī)定字節(jié)數(shù)據(jù)；命令是清空緩存，清空之前的緩存等數(shù)據(jù)；命令是關(guān)閉采集，此命令僅對主控本地有用，其關(guān)閉同步采集脈沖轉(zhuǎn)發(fā)，并清空緩存；

5)取消讀取數(shù)據(jù)命令

6)執(zhí)行完以上操作，返回第2)步，5008端口采集到一包數(shù)據(jù)即向外發(fā)送。

進一步的技術(shù)方案在于，PC主機工作流程為：

1)使用UDP組播地址遍歷，讀取各本地合并單元模塊狀態(tài)，確認各合并單元模塊工作正常；

2)使用UDP組播地址命令獲取光纖鏈路狀態(tài)；

3)使用UDP組播地址命令清空各合并單元模塊緩存；

4)使用UDP組播地址或者主控IP地址，命令本地合并單元模塊的主控模塊打開采集信號；

5)接收來自各本地合并單元模塊的采集數(shù)據(jù)；

6)每隔一段時間，讀取本地合并單元模塊狀態(tài)，需要關(guān)閉采集時，命令合并單元模塊的主控模塊關(guān)閉采集信號。

優(yōu)選的，所述的合并單元模塊包括若干個遠端采集板、光纖匯聚板、FPGA時鐘模塊、處理器和網(wǎng)口模塊，若干個遠端采集板通過光纖匯聚板與所述FPGA時鐘模塊進行雙向數(shù)據(jù)交互，所述遠端采集板用于采集輸電導(dǎo)線的阻性電流，光纖匯集板用于匯聚遠端采集板的阻性電流數(shù)據(jù)；所述FPGA時鐘模塊與所述處理器雙向連接，F(xiàn)PGA時鐘模塊用于輸出同步采樣脈沖并檢測接收同步數(shù)據(jù)回傳脈沖，同步采樣脈沖控制遠端采集板同步采集導(dǎo)線的阻性電流，檢測接收到同步數(shù)據(jù)回傳脈沖后將數(shù)據(jù)發(fā)送給處理器進行處理；處理器通過網(wǎng)口模塊與PC主機進行雙向連接，處理器用于對接收到的數(shù)據(jù)進行處理后，以報文的形式通過網(wǎng)口模塊發(fā)送至PC主機進行處理，并接收PC主機下傳的控制命令。

優(yōu)選的，所述遠端采集板為1-36個。

優(yōu)選的，所述微處理器使用P1010-RDB。

優(yōu)選的，所述合并單元模塊還包括串行通信與調(diào)試接口，所述串行通信與調(diào)試接口與處理器雙向連接，用于所述合并單元模塊中相關(guān)硬件程序的燒寫與調(diào)試。

優(yōu)選的，所述合并單元模塊還包括故常管理模塊，所述故障管理模塊與所述處理器雙向連接，用于所述合并單元模塊中相關(guān)硬件功能的故障報警與管理。

優(yōu)選的，所述合并單元模塊還包括參數(shù)存儲模塊，所述參數(shù)存儲模塊與處理器雙向連接，用于存儲所述合并單位中相關(guān)硬件的初始化參數(shù)。

采用上述技術(shù)方案所產(chǎn)生的有益效果在于：所述方法能夠?qū)崿F(xiàn)合并單元模塊與PC主機之間的高速數(shù)據(jù)交互，提高了數(shù)據(jù)采集的速度以及控制速度，使得合并單元模塊與PC主機之間的運行速度更快。

此外，合并單元模塊中FPGA時鐘模塊結(jié)合阻性電流信號的特點，同步采集阻性電流量，阻性電流量解碼后的時標通過串行通信口被處理器讀取。同時，F(xiàn)PGA可以判斷1PPS信號的有效性，并剔除在光纖插拔過程或者其它干擾情況下產(chǎn)生的虛假信號，從而保證了對電暈特性參量采集的準確性。且所述合并單元模塊體積小，集成度高，同時采用光脈沖觸發(fā)保證了每個遠端采集板的數(shù)據(jù)的同步回傳，成功解決了模塊間數(shù)據(jù)回傳的時延問題，同步性高。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明作進一步詳細的說明。

圖1是本發(fā)明實施例所述方法的數(shù)據(jù)交互流程圖；

圖2是本發(fā)明實施例所述方法中合并單元模塊的原理框圖。

具體實施方式

下面結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。

本發(fā)明公開了一種合并單元模塊與PC主機之間的高速數(shù)據(jù)交互方法，所述合并單元模塊與PC主機之間通過5007端口和端口進行交互，其中5007為通信端口，使用非連接UDP建立客戶/服務(wù)器通信模式，其中本地合并單元模塊為服務(wù)器端，PC為客戶端；5008為數(shù)據(jù)端口，使用UDP方式向默認PC端IP地址發(fā)送數(shù)據(jù)包。

如圖1所示，所述的5007端口工作流程如下：

1)本地合并單元模塊開機初始化，默認狀態(tài)為關(guān)閉采集、清空緩存；

2)初始化完畢后，等待接收PC主機發(fā)送的UDP數(shù)據(jù)；

3)接收數(shù)據(jù)后解析命令，將PC主機的IP地址保存給發(fā)送采集數(shù)據(jù)任務(wù)作為目標地址；

4)命令是讀取狀態(tài)時，發(fā)送規(guī)定字節(jié)數(shù)據(jù)；命令是清空緩存，清空之前的緩存等數(shù)據(jù)；命令是關(guān)閉采集，此命令僅對主控本地有用，其關(guān)閉同步采集脈沖轉(zhuǎn)發(fā)，并清空緩存；

5)取消讀取數(shù)據(jù)命令

6)執(zhí)行完以上操作，返回第2)步，5008端口采集到一包數(shù)據(jù)即向外發(fā)送。

如圖1所示，所述的PC主機工作流程為：

1)使用UDP組播地址遍歷，讀取各本地合并單元模塊狀態(tài)，確認各合并單元模塊工作正常；

2)使用UDP組播地址命令獲取光纖鏈路狀態(tài)；

3)使用UDP組播地址命令清空各合并單元模塊緩存；

4)使用UDP組播地址或者主控IP地址，命令本地合并單元模塊的主控模塊打開采集信號；

5)接收來自各本地合并單元模塊的采集數(shù)據(jù)；

6)每隔一段時間，讀取本地合并單元模塊狀態(tài)，需要關(guān)閉采集時，命令合并單元模塊的主控模塊關(guān)閉采集信號。

所述方法能夠?qū)崿F(xiàn)合并單元模塊與PC主機之間的高速數(shù)據(jù)交互，提高了數(shù)據(jù)采集的速度以及控制速度，使得合并單元模塊與PC主機之間的運行速度更快。

如圖2所示，所述合并單元模塊包括若干個遠端采集板、光纖匯聚板、FPGA時鐘模塊、處理器和網(wǎng)口模塊，若干個遠端采集板通過光纖匯聚板與所述FPGA時鐘模塊進行雙向數(shù)據(jù)交互，所述遠端采集板用于采集輸電導(dǎo)線的阻性電流，光纖匯集板用于匯聚遠端采集板的阻性電流數(shù)據(jù)；所述FPGA時鐘模塊與所述處理器雙向連接，F(xiàn)PGA時鐘模塊用于輸出同步采樣脈沖并檢測接收同步數(shù)據(jù)回傳脈沖，同步采樣脈沖控制遠端采集板同步采集導(dǎo)線的阻性電流，檢測接收到同步數(shù)據(jù)回傳脈沖后將數(shù)據(jù)發(fā)送給處理器進行處理；處理器通過網(wǎng)口模塊與PC主機進行雙向連接，處理器用于對接收到的數(shù)據(jù)進行處理后，以報文的形式通過網(wǎng)口模塊發(fā)送至PC主機進行處理。

此外，所述合并單元模塊還可以包括串行通信與調(diào)試接口，所述串行通信與調(diào)試接口與處理器雙向連接，用于所述合并單元模塊中相關(guān)硬件程序的燒寫與調(diào)試。所述合并單元模塊還可以包括故常管理模塊，所述故障管理模塊與所述處理器雙向連接，用于所述合并單元模塊中相關(guān)硬件功能的故障報警與管理。所述合并單元模塊還可以包括參數(shù)存儲模塊，所述參數(shù)存儲模塊與處理器雙向連接，用于存儲所述合并單位中相關(guān)硬件的初始化參數(shù)。

所述合并單元模塊執(zhí)行同步采樣脈沖的控制與發(fā)送，以實現(xiàn)所有遠端采集板的同步采集，可接收最多36路光纖數(shù)據(jù)，進行數(shù)據(jù)匯聚并通過UDP網(wǎng)絡(luò)協(xié)議按照規(guī)定的報文格式發(fā)送給本地PC，為高電位阻性電流測量奠定了基礎(chǔ)，當N＝1時，本地合并單元模塊僅接收阻性電流1路光纖數(shù)據(jù)。

處理器采用主頻800MHz的速度增強型集成主處理器P1010-RDB，該處理器基于第四代powerpc QorIQ可信架構(gòu)平臺，具有先進的端到端代碼簽名和入侵防御功能，有助于防止軟件入侵和軟件克隆，P1010處理器還集成多個FlexCAN控制器，可配置各種工廠自動化系統(tǒng)的工業(yè)協(xié)議。同時P1010通信處理器采用45納米低功耗技術(shù)，功耗低至1.1W，具有強大的集成能力并配有豐富的接口，具有32KB L1指令緩存和32KB L1數(shù)據(jù)緩存、3個1000Mbps增強型以太網(wǎng)控制器、2個SGMII接口、2個SATA接口、32位DDR3SDRAM內(nèi)存控制器帶有ECC支持、四通道DMA控制器，保證了系統(tǒng)對阻性電流參量信號的有效運算處理。

FPGA時鐘模塊結(jié)合阻性電流信號的特點，同步采集阻性電流量，阻性電流量解碼后的時標通過串行通信口被處理器讀取。同時，F(xiàn)PGA可以判斷1PPS信號的有效性，并剔除在光纖插拔過程或者其它干擾情況下產(chǎn)生的虛假信號，從而保證了對電暈特性參量采集的準確性。且所述合并單元模塊體積小，集成度高，同時采用光脈沖觸發(fā)保證了每個遠端采集板的數(shù)據(jù)的同步回傳，成功解決了模塊間數(shù)據(jù)回傳的時延問題，同步性高。