本發(fā)明涉及生物醫(yī)學(xué)工程領(lǐng)域，尤其涉及一種微電極陣列的制備方法，具體的講是一種方便進(jìn)行電學(xué)性能及機(jī)械性能測試的微電極陣列的制備方法。

背景技術(shù)：

本部分旨在為權(quán)利要求書中陳述的本發(fā)明的實(shí)施方式提供背景或上下文。此處的描述不因?yàn)榘ㄔ诒静糠种芯统姓J(rèn)是現(xiàn)有技術(shù)。

植入式微電極陣列作為植入式器件與人體的接口，其一端連接到器件有源端，另一端與人體組織接觸，該種植入式微電極陣列起到與人體通訊的作用，它能產(chǎn)生電信號作用到人體，或接受人體產(chǎn)生的生物信號。目前這種植入式微電極陣列已經(jīng)被應(yīng)用在人造視網(wǎng)膜、人造耳蝸、神腦刺激器、脊髓刺激器等植入式器件。因此植入式微電極陣列作為器件與人體組織的接口，首先其需要具有長期生物兼容性及穩(wěn)定性，其次則要保證微電極陣列具有優(yōu)異的電學(xué)及機(jī)械性能。電學(xué)性能需要保證植入式微電極陣列所有通道的導(dǎo)通率，以及每一條通道自身阻抗及電極與人體組織的界面阻抗，機(jī)械性能則是指在進(jìn)行植入手術(shù)時(shí)或在長期植入人體的過程中不會因?yàn)闄C(jī)械損傷影響植入式微電極陣列的電學(xué)性能，要保證在長期的植入人體的過程中不會發(fā)生微電極陣列的機(jī)械損傷或老化損傷，從而影響微電極陣列在人體中的正常功能。

人造視網(wǎng)膜作為最復(fù)雜的一類植入式器件，其對微電極陣列的要求也更高。人造視網(wǎng)膜中的微電極陣列一端通過封裝體連接到刺激IC，另一端貼合在視網(wǎng)膜上，該微電極陣列作為一個(gè)傳輸載體將刺激IC產(chǎn)生的刺激信號作用到視網(wǎng)膜，使盲人患者產(chǎn)生光幻視。若想讓盲人患者產(chǎn)生高分辨率的光幻視，則需要微電極陣列具有多的通道數(shù)，這樣在視網(wǎng)膜區(qū)域內(nèi)排布高密度的刺激電極陣列，產(chǎn)生的刺激信號能使患者得到高分辨率的光幻視圖像。而人體視網(wǎng)膜的有效刺激面積約為5×5mm²，根據(jù)研究表明，當(dāng)微電極陣列的刺激電極數(shù)目達(dá)到1000個(gè)以上時(shí)，刺激信號產(chǎn)生的光幻視將能使患者進(jìn)行簡單的人臉識別及閱讀，電極數(shù)量降低，則產(chǎn)生的光幻視質(zhì)量也越低，目前唯一的一款商用產(chǎn)品Argus II的電極數(shù)目只有60個(gè)，只能使患者產(chǎn)生光感，并不能很好的分清觀察到的圖像的輪廓，因此人造視網(wǎng)膜微電極陣列中的刺激電極數(shù)量要盡可能的多。但在5×5mm²的有效視網(wǎng)膜面積內(nèi)，排布幾百甚至上千個(gè)刺激電極點(diǎn)，再將這些刺激電極點(diǎn)通過連線連接到電極陣列與刺激IC相連的另一端，還是存在很大的難度的。因?yàn)殡S著刺激電極數(shù)目的增加，刺激電極及連線的尺寸都將減小，這大大增加了制備難度，且制備好的微電極陣列有可能不具有完好的電學(xué)性能。這就需要通過測試微電極陣列中每一條通道的阻抗，首先驗(yàn)證微電極陣列所有通道的導(dǎo)通率，在保證導(dǎo)通率的情況下，在通過電化學(xué)的方法去測試刺激電極的界面阻抗，最后通過電化學(xué)電鍍的方法對刺激電極表面進(jìn)行修飾，使刺激電極界面阻抗降低一個(gè)合適的值。

在微電極陣列的電學(xué)性能達(dá)到理想值之后，微電極陣列還需進(jìn)行機(jī)械測試、老化測試等可靠性測試，用于驗(yàn)證微電極陣列在進(jìn)行手術(shù)植入過程中或在人體內(nèi)的長期植入過程中，不會因?yàn)闄C(jī)械損傷或老化損傷而影響微電極陣列在人體中的正常工作。因此在微電極陣列進(jìn)行所需的可靠性測試前后需要分別測試電學(xué)性能，來評估微電極陣列的可靠性，再加以改進(jìn)。目前測試的難點(diǎn)依然在于微電極陣列的電極通道數(shù)太多，而每條通道的尺寸太小，難以對所有的電極通道進(jìn)行無損可靠的電連接，使微電極陣列的在可靠性測試前后的電學(xué)性能難以測試，難以評估制備的微電極陣列的性能。

現(xiàn)有的測試植入式微電極陣列導(dǎo)通率及對微電極陣列進(jìn)行電鍍目前比較困難，因?yàn)槲㈦姌O陣列的刺激端的電極尺寸較小，另一端需與IC相連的焊盤區(qū)域待焊接焊點(diǎn)的尺寸也很小，一般當(dāng)電極陣列中電極數(shù)目達(dá)到上百個(gè)時(shí)，每個(gè)電極點(diǎn)的尺寸在幾百微米左右，每條電連接通道寬度在10微米左右，當(dāng)電極點(diǎn)的數(shù)目達(dá)到1000時(shí)，每個(gè)電極點(diǎn)的尺寸才幾十微米，每條電連接通道的寬度只有幾個(gè)微米，因此很難對所有的通道都進(jìn)行無損高效的測試。目前常用的方法為：首先，通過MEMS工藝在硅襯底上制備所需的植入式柔性微電極陣列；然后，將微電極陣列從硅襯底上揭下；然后，將微電極陣列與刺激IC相連的一端焊接到特定測試PCB上，該P(yáng)CB一端做出與微電極陣列焊接端相對應(yīng)的金屬焊盤，方便將微電極陣列與PCB焊接，另一端設(shè)計(jì)為可以插排針的結(jié)構(gòu)，PCB上的每一個(gè)排針與一個(gè)焊接點(diǎn)相連，對應(yīng)一個(gè)刺激電極。這樣當(dāng)微電極陣列與PCB焊接好后，就可以通過PCB上的排針對微電極陣列的刺激電極點(diǎn)進(jìn)行界面阻抗測試，并進(jìn)行電鍍。通過記錄各個(gè)刺激電極點(diǎn)界面阻抗的值就能分辨出改通道是否導(dǎo)通，進(jìn)而確定該微電極陣列的導(dǎo)通率。但是，用這種辦法對微電極陣列進(jìn)行導(dǎo)通率測試及電鍍，只能對電極數(shù)量不多的微電極陣列進(jìn)行，因?yàn)橐话鉖CB的最小線條寬度為3mil，約76微米，這樣PCB與微電極陣列焊接的另一端就只能做很少的焊點(diǎn)，因此這種方法不能對高密度的微電極陣列進(jìn)行測試。另外，一般講微電極陣列與PCB焊接都是采用金絲球焊，這樣焊接之后就很難再將微電極陣列從PCB上取下來，屬于有損的焊接方式。因此，需要一種能無損測試高密度微電極陣列的導(dǎo)通率，并進(jìn)行電鍍的方法。這樣能方便的對微電極陣列的所有通道進(jìn)行測試，既能測試微電極陣列的電學(xué)性能，又能對可靠性測試前后電學(xué)性能進(jìn)行對比，評估微電極陣列的可靠性并進(jìn)行改進(jìn)。

另一種可對高密度微電極陣列進(jìn)行電學(xué)性能測試，或在可靠性測試前后進(jìn)行電學(xué)性能測試的方法為使用工業(yè)探針卡。探針卡為一種測試接口，將探針卡上的探針直接與微電極陣列的焊盤位置一一對應(yīng)接觸，將測試信號通過探針卡傳輸?shù)轿㈦姌O陣列上，對微電極陣列的電學(xué)性能進(jìn)行測試。但這種探針卡一般需定制，且當(dāng)作用在高密度微電極陣列上時(shí)，探針卡的尺寸將變得很小，這大大增加了制作難度及成本，價(jià)格非常昂貴，且這種探針卡的探針一般為硬質(zhì)材料制成，當(dāng)用其對柔性高密度微電極陣列進(jìn)行測試時(shí)，有可能或損傷微電極陣列的焊接端，影響微電極陣列的性能及壽命。

也就是說，現(xiàn)有技術(shù)的缺點(diǎn)為無法對高密度微電極陣列進(jìn)行可靠、無損的電連接，這就使得無法對高密度微電極陣列進(jìn)行有效的電學(xué)測試或可靠性測試。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提出了一種微電極陣列的制備方法，可對高密度微電極陣列進(jìn)行可靠、無損的電連接，方便進(jìn)行電學(xué)測試或可靠性測試，且在測試之后可以方便的去除附加的電連接結(jié)構(gòu)，而且不損傷電極。

為了達(dá)到上述目的，本發(fā)明實(shí)施例提供一種微電極陣列的制備方法，包括：步驟1，制備基底；步驟2，在所述基底上制備第一柔性絕緣襯底，并通過干法刻蝕的方法對所述第一柔性絕緣襯底進(jìn)行圖形化；步驟3，在所述第一柔性絕緣襯底上制備金屬電連接結(jié)構(gòu)；步驟4，在所述金屬電連接結(jié)構(gòu)上制備一介電層，并通過干法刻蝕的方法將所述介電層圖形化，使得所述介電層包裹住所述第一柔性絕緣襯底；步驟5，在所述介電層上制備第二柔性絕緣襯底，并在所述第二柔性絕緣襯底上制備微電極陣列的金屬結(jié)構(gòu)；步驟6，在所述微電極陣列的金屬結(jié)構(gòu)上制備第三層柔性絕緣襯底，并通過干法刻蝕的方法制備出所述微電極陣列的輪廓，釋放出金屬刺激電極點(diǎn)及焊接點(diǎn)，其中所述焊接點(diǎn)的通孔位置被刻穿，暴露出底層與其對應(yīng)的金屬電連接結(jié)構(gòu)；步驟7，將所述微電極陣列的焊接點(diǎn)與所述金屬電連接結(jié)構(gòu)焊接到一起；步驟8，去除所述基底。

進(jìn)一步地，在一實(shí)施例中，在所述步驟1中，選取硅片、氧化硅片或玻璃片作為所述基底。

進(jìn)一步地，在一實(shí)施例中，在所述步驟2中，采用旋涂或沉積的方法制備所述第一柔性絕緣襯底在所述基底上，并進(jìn)行熱固化或紫外固化處理，所述第一柔性絕緣襯底的材料為聚酰亞胺或者聚對二甲苯。

進(jìn)一步地，在一實(shí)施例中，在所述步驟3中，通過光刻、鍍膜及剝離工藝，制備出底層附加的金屬電連接結(jié)構(gòu)，其一端設(shè)計(jì)成與所述微電極陣列焊接端相對應(yīng)的結(jié)構(gòu)，另一端設(shè)計(jì)為方便與測試設(shè)備相連的結(jié)構(gòu)；所述金屬電連接結(jié)構(gòu)的材料為鋁或金。

進(jìn)一步地，在一實(shí)施例中，在所述步驟4中，采用物理氣相沉積、化學(xué)氣相沉積或者直接旋涂的方法制備所述介電層，所述介電層為二氧化硅、氮化硅或者光刻膠。

進(jìn)一步地，在一實(shí)施例中，在所述步驟5中，所述微電極陣列的兩端分別為所述金屬刺激電極點(diǎn)和所述焊接點(diǎn)，每個(gè)所述金屬刺激電極點(diǎn)和焊接點(diǎn)通過引線一一相連，其中所述焊接點(diǎn)具有通孔結(jié)構(gòu)，且與底層的金屬電連接結(jié)構(gòu)的被焊接端在結(jié)構(gòu)上一一對應(yīng)；

進(jìn)一步地，在一實(shí)施例中，所述微電極陣列的金屬結(jié)構(gòu)的材質(zhì)選用鈦、金或鉑。

進(jìn)一步地，在一實(shí)施例中，在步驟7中，采用鋁絲焊接機(jī)或金絲球焊接機(jī)將所述微電極陣列的焊接點(diǎn)與所述金屬電連接結(jié)構(gòu)焊接到一起。

進(jìn)一步地，在一實(shí)施例中，當(dāng)電學(xué)測試完成后，若采用鋁作為所述金屬電連接結(jié)構(gòu)的材料，且選用所述鋁絲焊接機(jī)進(jìn)行焊接，則采用濕法腐蝕去除掉鋁，再將所述介電層腐蝕掉，即去除掉所述金屬電連接結(jié)構(gòu)。

進(jìn)一步地，在一實(shí)施例中，所述干法刻蝕采用反應(yīng)離子刻蝕設(shè)備或者感應(yīng)耦合等離子體刻蝕設(shè)備進(jìn)行刻蝕，且刻蝕掩膜采用光刻膠或金屬，其通過光刻、鍍膜及剝離的方法制備。

本發(fā)明實(shí)施例的微電極陣列的制備方法，通過工藝創(chuàng)新在微電極陣列的制備過程中引入了一種附加的金屬電連接結(jié)構(gòu)，可以解決高密度微電極陣列無法進(jìn)行電學(xué)測試的問題。這種附加的金屬電連接結(jié)構(gòu)制備在一塊柔性襯底上，且與微電極陣列本身結(jié)構(gòu)通過一層介電層分隔開，其一端與微電極陣列的焊盤位置對應(yīng)，另一端設(shè)計(jì)成方便連接的結(jié)構(gòu)，甚至可完全連接到PCB，這樣可實(shí)現(xiàn)對這種高密度微電極陣列的自動化測試，或?qū)ξ㈦姌O陣列進(jìn)行可靠性測試前后實(shí)現(xiàn)電學(xué)性能測試，評估器件的可靠性。并且，這層附加的電連接結(jié)構(gòu)若作為高密度微電極陣列自動化電學(xué)測試用，則可在進(jìn)行完測試后將這個(gè)附加的電連接結(jié)構(gòu)去除掉，且不影響微電極陣列本身的性能。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例的微電極陣列的制備方法的處理流程圖；

圖2為本發(fā)明實(shí)施例的形成基底的剖面示意圖；

圖3為本發(fā)明實(shí)施例的制備第一柔性絕緣襯底的剖面示意圖；

圖4為本發(fā)明實(shí)施例的圖形化第一柔性絕緣襯底的剖面示意圖；

圖5為本發(fā)明實(shí)施例的制備附加的金屬電連接結(jié)構(gòu)的剖面示意圖；

圖6為本發(fā)明實(shí)施例的制備介電層的剖面示意圖；

圖7為本發(fā)明實(shí)施例的圖形化介電層的剖面示意圖；

圖8為本發(fā)明實(shí)施例的制備第二柔性絕緣襯底的剖面示意圖；

圖9為本發(fā)明實(shí)施例的步驟制備金屬電極陣列的剖面示意圖；

圖10為本發(fā)明實(shí)施例的制備第三柔性絕緣襯底的剖面示意圖；

圖11為本發(fā)明實(shí)施例的干法刻蝕釋放焊接通孔并圖形化電極的剖面示意圖；

圖12為本發(fā)明實(shí)施例的焊接實(shí)現(xiàn)電連接的剖面示意圖；

圖13為本發(fā)明實(shí)施例的去除基底的剖面示意圖；

圖14為本發(fā)明實(shí)施例的去除附加的金屬電連接結(jié)構(gòu)的剖面示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本領(lǐng)域技術(shù)技術(shù)人員知道，本發(fā)明的實(shí)施方式可以實(shí)現(xiàn)為一種系統(tǒng)、裝置、設(shè)備、方法或計(jì)算機(jī)程序產(chǎn)品。因此，本公開可以具體實(shí)現(xiàn)為以下形式，即：完全的硬件、完全的軟件(包括固件、駐留軟件、微代碼等)，或者硬件和軟件結(jié)合的形式。

下面參考本發(fā)明的若干代表性實(shí)施方式，詳細(xì)闡釋本發(fā)明的原理和精神。

本發(fā)明方案通過在微電極陣列的制備過程中引入一些附加的電連接結(jié)構(gòu)，代替?zhèn)鹘y(tǒng)的利用PCB去測試的方法，使最終制備出的微電極陣列容易進(jìn)行電學(xué)測試，這些附加的電連接結(jié)構(gòu)可以在微電極陣列制備完成后隨微電極陣列一起揭下，并通過這些附加的結(jié)構(gòu)與測試設(shè)備進(jìn)行電連接，在完成測試后這些附加的電連接結(jié)構(gòu)還可以被去除掉，且不會影響微電極陣列本身的完好性。本發(fā)明屬于工藝創(chuàng)新，通過新的制備工藝引入一些附加結(jié)構(gòu)，解決了高密度微電極陣列難以進(jìn)行電學(xué)測試和可靠性測試，或在進(jìn)行測試過程中會損傷微電極陣列的問題。這種附加的電連接結(jié)構(gòu)同樣制備在一塊柔性基底上，一端與微電極陣列的焊盤位置一一對應(yīng)，另一端準(zhǔn)備成方便與測試設(shè)備連接的結(jié)構(gòu)，對于高密度電極應(yīng)用，這一端還可設(shè)計(jì)成與高密度PCB相對應(yīng)的結(jié)構(gòu)，方便進(jìn)行高密度電極的自動化測試。若將這種帶附加電連接結(jié)構(gòu)的樣品連接上PCB，再將PCB連接到自動化阻抗測試或電鍍系統(tǒng)，則可實(shí)現(xiàn)對高密度微電陣列的自動化阻抗測試及電鍍，節(jié)省時(shí)間及成本。完成自動化測試后，還可選擇性的將這塊制備在柔性襯底上的附加電連接結(jié)構(gòu)去除掉，且不損壞微電極陣列本身，實(shí)現(xiàn)對高密度微電極陣列的高效、無損的自動化電學(xué)測試。

本發(fā)明提出了一種創(chuàng)新的微電極陣列制備工藝，利用該種工藝科制備出帶有附加電連接結(jié)構(gòu)的微電極陣列，該種結(jié)構(gòu)可進(jìn)行高密度微電極陣列的高效、無損的自動化電學(xué)性能測試，且可在對微電極陣列可靠性測試前后方便的進(jìn)行電學(xué)性能測試，評估微電極陣列的可靠性。

如圖1所示，為本發(fā)明的微電極陣列的制備方法的處理流程圖。該方法包括步驟S101～步驟S108。

步驟S101，制備基底；

步驟S102，在所述基底上制備第一柔性絕緣襯底，并通過干法刻蝕的方法對所述第一柔性絕緣襯底進(jìn)行圖形化；

步驟S103，在所述第一柔性絕緣襯底上制備金屬電連接結(jié)構(gòu)；

步驟S104，在所述金屬電連接結(jié)構(gòu)上制備一介電層，并通過干法刻蝕的方法將所述介電層圖形化，使得所述介電層包裹住所述第一柔性絕緣襯底；

步驟S105，在所述介電層上制備第二柔性絕緣襯底，并在所述第二柔性絕緣襯底上制備微電極陣列的金屬結(jié)構(gòu)；

步驟S106，在所述微電極陣列的金屬結(jié)構(gòu)上制備第三層柔性絕緣襯底，并通過干法刻蝕的方法制備出所述微電極陣列的輪廓，釋放出金屬刺激電極點(diǎn)及焊接點(diǎn)，其中所述焊接點(diǎn)的通孔位置被刻穿，暴露出底層與其對應(yīng)的金屬電連接結(jié)構(gòu)；

步驟S107，將所述微電極陣列的焊接點(diǎn)與所述金屬電連接結(jié)構(gòu)焊接到一起；

步驟S108，去除所述基底。

在具體實(shí)施時(shí)，步驟S101中，如圖2所示，準(zhǔn)備基底，并進(jìn)行清洗?；卓蔀楣杵?，氧化硅片，玻璃片等介電性能較好的基底。

在具體實(shí)施時(shí)，步驟S102中，如圖3所示，在基底上制備第一層柔性絕緣襯底。該襯底一般采用旋涂或沉積的方法制備在基底上，并進(jìn)行熱固化或紫外固化處理，厚度一般在幾微米到幾十微米之間，襯底材料一般為具有生物兼容性的聚酰亞胺(PI，polyimide)，或聚對二甲苯(PA，parylene)。

并且，在步驟S102中，制備第一層柔性絕緣襯底后，如圖4所示，通過干法刻蝕的方法對柔性襯底進(jìn)行圖形化。干法刻蝕的掩膜可選用金屬或光刻膠，一般通過光刻、鍍膜、剝離等工藝實(shí)現(xiàn)。圖形化的結(jié)構(gòu)作為附加的電連接結(jié)構(gòu)的襯底。

在具體實(shí)施時(shí)，步驟S103中，如圖5所示，在基底上進(jìn)行光刻、鍍膜及剝離工藝，制備出底層附加的金屬結(jié)構(gòu)用于電連接，附加的金屬電連接結(jié)構(gòu)的一端設(shè)計(jì)成與所述微電極陣列焊接端相對應(yīng)的結(jié)構(gòu)，另一端設(shè)計(jì)為方便與測試設(shè)備相連的結(jié)構(gòu)。金屬可采用磁控濺射或電子束蒸鍍的方法制備，材料選擇鋁或者金。選擇鋁做為金屬材料時(shí)，適用于對高密度微電極陣列做自動化電學(xué)測試，測試后可將附加的電連接結(jié)構(gòu)去除掉，且不損壞微電極陣列本身。選擇金作為金屬材料是，附加的電連接結(jié)構(gòu)無法去除掉，適合做可靠性測試前后對微電極陣列進(jìn)行電學(xué)測試。

在具體實(shí)施時(shí)，步驟S104中，如圖6所示，制備一層介電層，作為底部附加的電連接結(jié)構(gòu)與上面正常的微電極陣列的中間層，這層介電層是可以被選擇性的腐蝕掉的，這樣就將附加的電連接結(jié)構(gòu)與微電極陣列剝離開。這層介電層可以選擇二氧化硅或氮化硅或光刻膠等，制備方法可以采用物理氣相沉積、化學(xué)氣相沉積或直接旋涂等。

并且，在步驟S104中，如圖7所示，將介電層圖形化，一般采用干法刻蝕的辦法將節(jié)點(diǎn)層圖形化，使介電層包裹住底層的第一柔性絕緣襯底。干法刻蝕的掩膜可選用金屬或光刻膠，一般通過光刻、鍍膜、剝離等工藝實(shí)現(xiàn)。

在具體實(shí)施時(shí)，步驟S105中，如圖8所示，制備第二層柔性絕緣襯底，這層襯底是微電極陣列中的襯底結(jié)構(gòu)。制備方法同步驟2。

并且，在步驟S105中，如圖9所示，在第二層柔性絕緣襯底上制備微電極陣列的金屬結(jié)構(gòu)。所述微電極陣列的兩端分別為所述金屬刺激電極點(diǎn)和所述焊接點(diǎn)，每個(gè)所述金屬刺激電極點(diǎn)和焊接點(diǎn)通過引線一一相連，其中所述焊接點(diǎn)具有通孔結(jié)構(gòu)，且與底層的金屬電連接結(jié)構(gòu)的被焊接端在結(jié)構(gòu)上一一對應(yīng)。微電極陣列的金屬結(jié)構(gòu)一般選用生物兼容的鈦、金、鉑等，其采用光刻、鍍膜、剝離等工藝實(shí)現(xiàn)。

在具體實(shí)施時(shí)，步驟S106中，如圖10所示，制備第三層柔性絕緣襯底，這層絕緣襯底是微電極陣列中的頂層絕緣層結(jié)構(gòu)。制備方法同步驟2。

并且，在步驟S106中，如圖11所示，通過刻蝕的方法制備出植入式微電極陣列的輪廓，并釋放出金屬刺激電極點(diǎn)及與IC相連的焊接點(diǎn)，其中焊接點(diǎn)的通孔位置被刻穿，暴露出底層與其對應(yīng)的電連接結(jié)構(gòu)?？涛g采用干法刻蝕的方法，一般采用RIE(Reaction Ion Etch，反應(yīng)離子刻蝕)或ICP(Inductively Coupled Plasma，感應(yīng)耦合等離子體刻蝕)設(shè)備進(jìn)行刻蝕，刻蝕掩膜可采用光刻膠或金屬，一般通過光刻，鍍膜及剝離的方法可制備出刻蝕掩膜。

在具體實(shí)施時(shí)，步驟S107中，如圖12所示，將微電極陣列焊接端的焊點(diǎn)與底層的電連接結(jié)構(gòu)，通過焊點(diǎn)中間的通孔，焊接到一起，可采用鋁絲焊線機(jī)或金絲球焊機(jī)進(jìn)行焊接。采用鋁進(jìn)行時(shí)底部的附加電連接結(jié)構(gòu)也需要是鋁，焊接即可保證上下兩層金屬具有優(yōu)異的電連接性能，又能保證在對微電極陣列進(jìn)行電學(xué)測試后，能將鋁絲焊點(diǎn)進(jìn)行濕法腐蝕掉，并且可將底層的電連接結(jié)構(gòu)去除，而不會損壞微電極陣列本身材料的完整性。采用金進(jìn)行焊接時(shí)底部的附加電連接結(jié)構(gòu)也不要采用金，則能保證焊接點(diǎn)的可靠性，不易因?yàn)榄h(huán)境的因素?fù)p壞焊接點(diǎn)，這種焊接方法可進(jìn)行可靠性測試。

在具體實(shí)施時(shí)，步驟S108中，如圖13所示，焊接完成后可將微電極陣列從基底上揭下來，并將其連接到測試端，進(jìn)行電學(xué)測試或可靠性測試等。

測試完成后，如圖14所示，若采用鋁作為附加的電連接結(jié)構(gòu)的金屬材料，且選用鋁絲焊線機(jī)進(jìn)行焊接，則可選擇將附加的電連接結(jié)構(gòu)去除掉。首先先用濕法腐蝕去除掉鋁，然后在將介電層腐蝕掉，即可得到測試之后的完好無損的微電極陣列。

本發(fā)明實(shí)施例的微電極陣列的制備方法，通過工藝創(chuàng)新在微電極陣列的制備過程中引入了一種附加的金屬電連接結(jié)構(gòu)，可以解決高密度微電極陣列無法進(jìn)行電學(xué)測試的問題。這種附加的金屬電連接結(jié)構(gòu)制備在一塊柔性襯底上，且與微電極陣列本身結(jié)構(gòu)通過一層介電層分隔開，其一端與微電極陣列的焊盤位置對應(yīng)，另一端設(shè)計(jì)成方便連接的結(jié)構(gòu)，甚至可完全連接到PCB，這樣可實(shí)現(xiàn)對這種高密度微電極陣列的自動化測試，或?qū)ξ㈦姌O陣列進(jìn)行可靠性測試前后實(shí)現(xiàn)電學(xué)性能測試，評估器件的可靠性。并且，這層附加的電連接結(jié)構(gòu)若作為高密度微電極陣列自動化電學(xué)測試用，則可在進(jìn)行完測試后將這個(gè)附加的電連接結(jié)構(gòu)去除掉，且不影響微電極陣列本身的性能。

本發(fā)明中應(yīng)用了具體實(shí)施例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。