本發(fā)明涉及雷達(dá)目標(biāo)回波模擬技術(shù)領(lǐng)域，特別是一種通用的多通道分布式目標(biāo)回波模擬方法及中頻系統(tǒng)。

背景技術(shù)：

高精度復(fù)雜測(cè)試條件和環(huán)境的構(gòu)建是多功能、高性能雷達(dá)系統(tǒng)研制過(guò)程中的至關(guān)重要的一個(gè)環(huán)節(jié)和必備條件。各種類型的回波模擬器，如基帶回波模擬器、中頻回波模擬器和射頻回波模擬器等已經(jīng)成為了雷達(dá)系統(tǒng)研制過(guò)程中各個(gè)階段不可缺少的部分。

現(xiàn)有的模擬器一般為單通道模擬器，無(wú)法模擬目標(biāo)空間角度特性，而多通道模擬器可以靈活地實(shí)現(xiàn)空間多目標(biāo)動(dòng)態(tài)角度變化情況的模擬。另外，現(xiàn)有模擬器一般為采用單散射點(diǎn)目標(biāo)模型的簡(jiǎn)化模擬器，無(wú)法模擬復(fù)雜多散射點(diǎn)目標(biāo)的一維距離像動(dòng)態(tài)變化，角度閃爍等真實(shí)目標(biāo)回波特性。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種通用的多通道分布式目標(biāo)回波模擬方法及中頻系統(tǒng)，從而實(shí)現(xiàn)針對(duì)任意發(fā)射波形的復(fù)雜目標(biāo)回波空間、時(shí)間和頻率時(shí)變特性動(dòng)態(tài)模擬，該中頻系統(tǒng)系統(tǒng)結(jié)構(gòu)緊湊，可擴(kuò)展性強(qiáng)，通過(guò)增加射頻發(fā)射通道和天線，可以構(gòu)建任意復(fù)雜目標(biāo)的半實(shí)物模擬射頻環(huán)境。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)解決方案為：

一種通用的多通道分布式目標(biāo)回波模擬方法，模擬過(guò)程包括以下幾個(gè)步驟：

S01：計(jì)算不考慮自旋轉(zhuǎn)特性的分布式目標(biāo)幾何中心與雷達(dá)的徑向速度引起的多普勒頻率f_d和距離引起的時(shí)間延時(shí)τ；

S02：根據(jù)目標(biāo)的散射點(diǎn)空間分布計(jì)算徑向方向的一維距離像；

S03：計(jì)算分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與所有散射點(diǎn)合成回波等效角度在方位與俯仰方向的偏差，得出分布式目標(biāo)等效角度計(jì)算導(dǎo)向性矢量

S04：實(shí)時(shí)采樣基帶發(fā)射信號(hào)并將其與一維距離像進(jìn)行卷積，再經(jīng)過(guò)時(shí)延τ與多普勒f(shuō)_d的調(diào)制后得到目標(biāo)基帶回波信號(hào)；

S05：卷入導(dǎo)向性矢量描述的通道間由于空間角度引起的相位差后得到每個(gè)通道的目標(biāo)基帶回波信號(hào)；

S06：將各通道基帶回波信號(hào)上變頻和數(shù)模變換得到多通道分布式目標(biāo)中頻回波信號(hào)。

進(jìn)一步地，步驟S02所述根據(jù)目標(biāo)的散射點(diǎn)空間分布計(jì)算徑向方向的一維距離像，具體為：基于分布式目標(biāo)多散射點(diǎn)模型計(jì)算一維距離像，散射點(diǎn)P_n包含的信息有空間三維坐標(biāo)(x_n,y_n,z_n)與散射點(diǎn)等效雷達(dá)截面積σ_n；分布式目標(biāo)一維距離像的橫軸為各散射點(diǎn)相對(duì)雷達(dá)距離與目標(biāo)幾何中心相對(duì)雷達(dá)距離之差，縱軸為接收機(jī)輸出的回波功率；各散射點(diǎn)回波的功率根據(jù)雷達(dá)方程計(jì)算得出。

進(jìn)一步地，步驟S03所述計(jì)算分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與所有散射點(diǎn)合成回波等效角度在方位與俯仰方向的偏差，得出分布式目標(biāo)等效角度計(jì)算導(dǎo)向性矢量具體為：

基于分布式目標(biāo)多散射點(diǎn)模型計(jì)算分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與合成回波等效角度在方位與俯仰向的偏差；

由公式計(jì)算得出分布式目標(biāo)幾何中心位置與合成回波等效位置在俯仰方向上的距離偏差g_y；

其中，a_k和分別為第k個(gè)散射點(diǎn)回波幅度和相位，k＝1,…,N，y_l代表散射點(diǎn)在視線坐標(biāo)系的OY軸上的坐標(biāo)；視線坐標(biāo)系原點(diǎn)位于分布式目標(biāo)幾何中心，OX軸沿雷達(dá)與目標(biāo)連接方向，OZ與OY分別對(duì)應(yīng)方位和俯仰方向；由公式Δθ＝g_y/R計(jì)算得出俯仰方向上分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與合成回波等效角度的偏差，其中R為分布式目標(biāo)幾何中心到雷達(dá)的距離；由公式θ₀＝θ_T+Δθ得到散射點(diǎn)合成回波等效俯仰角θ₀，其中θ_T為分布式目標(biāo)幾何中心方向與雷達(dá)法線方向的在俯仰方向的夾角；同理可得散射點(diǎn)合成回波等效方位角其中

一種通用的多通道分布式目標(biāo)回波模擬中頻系統(tǒng)，采用VPX架構(gòu)的高性能處理電路和多塊高速DAC陣列電路構(gòu)成可擴(kuò)展系統(tǒng)，其中：

高性能處理電路包括多核DSP和FPGA，負(fù)責(zé)采樣雷達(dá)發(fā)射基帶信號(hào)，并根據(jù)上位機(jī)設(shè)定的目標(biāo)相對(duì)于雷達(dá)的相關(guān)參數(shù)，產(chǎn)生單通道的目標(biāo)基帶回波信號(hào)；

高速DAC陣列電路包括FPGA和DAC，負(fù)責(zé)將目標(biāo)基帶回波信號(hào)卷入導(dǎo)向性矢量，進(jìn)行數(shù)字正交上變頻處理，產(chǎn)生多通道分布式目標(biāo)中頻回波信號(hào)。

進(jìn)一步地，所述高性能處理電路中的DSP功能由8個(gè)處理內(nèi)核并行完成：

(1a)內(nèi)核0：為總控內(nèi)核，通過(guò)千兆網(wǎng)口與上位機(jī)進(jìn)行數(shù)據(jù)交互，將上位機(jī)設(shè)定的參數(shù)發(fā)送給其他內(nèi)核，同步協(xié)調(diào)其他內(nèi)核的處理時(shí)序，獲得處理結(jié)果；

(1b)內(nèi)核2：計(jì)算時(shí)延τ對(duì)應(yīng)的時(shí)鐘周期個(gè)數(shù)和多普勒f(shuō)_d對(duì)應(yīng)的DDS頻率控制字，發(fā)送給本板FPGA；計(jì)算分布式目標(biāo)一維距離像，發(fā)送給內(nèi)核1；計(jì)算分布式目標(biāo)等效角度發(fā)送給內(nèi)核3～7；

(1c)內(nèi)核3～7：根據(jù)分布式目標(biāo)等效角度計(jì)算所有通道對(duì)應(yīng)的導(dǎo)向性矢量并發(fā)送給內(nèi)核1；

(1d)內(nèi)核1：使用串行RapidIO，將從其他核接收到的數(shù)據(jù)發(fā)送給本板FPGA。

進(jìn)一步地，所述高性能處理電路中的FPGA電路結(jié)構(gòu)，包括：

(2a)ADC接口模塊：接收ADC采樣的雷達(dá)發(fā)射基帶信號(hào)；

(2b)SRIO接收模塊：使用SRIO串行協(xié)議接收本板DSP計(jì)算好的分布式目標(biāo)回波參數(shù)；

(2c)卷積模塊：將采樣得到的雷達(dá)發(fā)射基帶信號(hào)與分布式目標(biāo)一維距離像進(jìn)行卷積處理；

(2d)距離延時(shí)模塊：對(duì)卷積模塊輸出的信號(hào)進(jìn)行延時(shí)；

(2e)多普勒調(diào)制模塊：使用f_d對(duì)應(yīng)的DDS控制字，產(chǎn)生對(duì)應(yīng)頻率的正弦信號(hào)；距離延時(shí)模塊輸出的信號(hào)卷上此正弦信號(hào)，得到單通道基帶雷達(dá)目標(biāo)回波信號(hào)；

(2f)SRIO發(fā)送模塊：使用SRIO串行協(xié)議，將多普勒調(diào)制模塊輸出的基帶雷達(dá)目標(biāo)回波信號(hào)與本板DSP計(jì)算好的全部通道的導(dǎo)向性矢量，發(fā)送給所有高速DAC陣列電路。

進(jìn)一步地，所述高速DAC陣列電路的FPGA電路結(jié)構(gòu)，包括：

(3a)SRIO接收模塊：采用SRIO串行協(xié)議接收高性能處理電路的FPGA發(fā)送過(guò)來(lái)的，基帶雷達(dá)目標(biāo)回波信號(hào)與當(dāng)前板卡通道對(duì)應(yīng)的導(dǎo)向性矢量；

(3b)導(dǎo)向性矢量復(fù)乘模塊：將基帶雷達(dá)目標(biāo)回波信號(hào)與當(dāng)前板卡通道對(duì)應(yīng)的導(dǎo)向性矢量進(jìn)行復(fù)乘，得到當(dāng)前板卡中各通道的基帶雷達(dá)目標(biāo)回波信號(hào)；

(3c)DAC接口模塊：將各通道的基帶雷達(dá)目標(biāo)回波信號(hào)發(fā)送給相應(yīng)的DAC。

本發(fā)明與現(xiàn)有技術(shù)相比，其顯著優(yōu)點(diǎn)為：(1)采用的多通道技術(shù)可以靈活地實(shí)現(xiàn)空間多目標(biāo)動(dòng)態(tài)角度變化情況的模擬；采用分布式目標(biāo)模擬技術(shù)，可以動(dòng)態(tài)的模擬復(fù)雜多散射點(diǎn)目標(biāo)的一維距離像變化，角度閃爍等真實(shí)目標(biāo)回波特性，更加真實(shí)地給出復(fù)雜目標(biāo)回波空間、時(shí)間和頻率的時(shí)變特性；采用發(fā)射基帶信號(hào)采樣調(diào)制技術(shù)，可以應(yīng)用于任意體制和任意發(fā)射波形回波的模擬；(2)基于VPX總線架構(gòu)的多通道分布式目標(biāo)回波模擬中頻系統(tǒng)，具有系統(tǒng)內(nèi)部互聯(lián)數(shù)據(jù)帶寬寬、可擴(kuò)展性強(qiáng)和可靠性高的特點(diǎn)；(3)中頻模擬系統(tǒng)可以根據(jù)實(shí)際的目標(biāo)回波復(fù)雜程度和帶寬的需要，擴(kuò)展標(biāo)準(zhǔn)的通用高性能處理電路規(guī)模；可以根據(jù)空間目標(biāo)角度模擬精確程度確定通道數(shù)量，通過(guò)增加標(biāo)準(zhǔn)的高速DAC陣列電路數(shù)量方便地實(shí)現(xiàn)通道數(shù)量的擴(kuò)展；(4)該中頻系統(tǒng)，通過(guò)增加射頻發(fā)射通道和天線后，可以構(gòu)建任意復(fù)雜目標(biāo)的半實(shí)物模擬射頻環(huán)境，應(yīng)用前景廣闊。

附圖說(shuō)明

圖1是本發(fā)明中數(shù)字陣列雷達(dá)分布式目標(biāo)回波模擬方法的流程圖。

圖2是本發(fā)明中數(shù)字陣列雷達(dá)分布式目標(biāo)回波模擬系統(tǒng)的總體框圖。

圖3是本發(fā)明中模擬系統(tǒng)各模塊間的數(shù)據(jù)傳遞關(guān)系示意圖。

圖4是本發(fā)明中高性能處理電路的DSP的核間通信結(jié)構(gòu)示意圖。

圖5是本發(fā)明中高性能處理電路的FPGA電路結(jié)構(gòu)框圖。

圖6是本發(fā)明中高速DAC陣列電路的FPGA電路結(jié)構(gòu)框圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明做詳細(xì)說(shuō)明。

本發(fā)明通用的多通道分布式目標(biāo)回波模擬方法，包括以下幾個(gè)步驟：

S01：計(jì)算不考慮自旋轉(zhuǎn)特性的分布式目標(biāo)幾何中心與雷達(dá)的徑向速度引起的多普勒頻率f_d和距離引起的時(shí)間延時(shí)τ；

S02：根據(jù)目標(biāo)的散射點(diǎn)空間分布計(jì)算徑向方向的一維距離像；

根據(jù)目標(biāo)的散射點(diǎn)空間分布計(jì)算徑向方向的一維距離像，散射點(diǎn)P_n包含的信息有空間三維坐標(biāo)(x_n,y_n,z_n)與散射點(diǎn)等效雷達(dá)截面積(RCS)σ_n；分布式目標(biāo)一維距離像的橫軸為各散射點(diǎn)相對(duì)雷達(dá)距離與目標(biāo)幾何中心相對(duì)雷達(dá)距離之差，縱軸為接收機(jī)輸出的回波功率；各散射點(diǎn)回波的功率根據(jù)雷達(dá)方程計(jì)算得出；

S03：計(jì)算分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與所有散射點(diǎn)合成回波等效角度在方位與俯仰方向的偏差，得出分布式目標(biāo)等效角度計(jì)算導(dǎo)向性矢量具體為：

基于分布式目標(biāo)多散射點(diǎn)模型計(jì)算分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與合成回波等效角度在方位與俯仰向的偏差；

由公式計(jì)算得出分布式目標(biāo)幾何中心位置與合成回波等效位置在俯仰方向上的距離偏差g_y；

其中，a_k和分別為第k(k＝1,…,N)個(gè)散射點(diǎn)回波幅度和相位，y_l代表散射點(diǎn)在視線坐標(biāo)系的OY軸上的坐標(biāo)；視線坐標(biāo)系原點(diǎn)位于分布式目標(biāo)幾何中心，OX軸沿雷達(dá)與目標(biāo)連接方向，OZ與OY分別對(duì)應(yīng)方位和俯仰方向；再由公式Δθ＝g_y/R計(jì)算得出俯仰方向上分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與合成回波等效角度的偏差，其中R為分布式目標(biāo)幾何中心到雷達(dá)的距離；最后由公式θ₀＝θ_T+Δθ得到散射點(diǎn)合成回波等效俯仰角θ₀，其中θ_T為分布式目標(biāo)幾何中心方向與雷達(dá)法線方向的在俯仰方向的夾角；同理可得散射點(diǎn)合成回波等效方位角其中

S04：實(shí)時(shí)采樣基帶發(fā)射信號(hào)并將其與一維距離像進(jìn)行卷積，再經(jīng)過(guò)時(shí)延τ與多普勒f(shuō)_d的調(diào)制后得到目標(biāo)基帶回波信號(hào)；

S05：卷入導(dǎo)向性矢量描述的通道間由于空間角度引起的相位差后得到每個(gè)通道的目標(biāo)基帶回波信號(hào)；

S06：將各通道基帶回波信號(hào)上變頻和數(shù)模變換得到多通道分布式目標(biāo)中頻回波信號(hào)；

一種通用的多通道分布式目標(biāo)回波模擬中頻系統(tǒng)，即采用VPX架構(gòu)的高性能處理電路和多塊高速模數(shù)轉(zhuǎn)換器(Digital to Analog Converter,DAC)陣列電路構(gòu)成的高效緊湊的可擴(kuò)展系統(tǒng)；高性能處理電路主要由多核數(shù)字信號(hào)處理器(Digital Signal Processor，DSP)和現(xiàn)場(chǎng)可編程門電路(Field Programmable Gate Array,FPGA)組成，負(fù)責(zé)采樣雷達(dá)發(fā)射基帶信號(hào)，并根據(jù)上位機(jī)的設(shè)定計(jì)算得到的目標(biāo)相對(duì)于雷達(dá)的相關(guān)參數(shù)，產(chǎn)生單通道的目標(biāo)基帶回波信號(hào)；高速DAC陣列電路主要由FPGA和DAC組成，負(fù)責(zé)將目標(biāo)基帶回波信號(hào)卷入導(dǎo)向性矢量，進(jìn)行數(shù)字正交上變頻處理，產(chǎn)生多通道分布式目標(biāo)中頻回波信號(hào)。

所述高性能處理電路中的DSP功能由8個(gè)處理內(nèi)核并行完成：

(1a)內(nèi)核0：為總控內(nèi)核，通過(guò)千兆網(wǎng)口與上位機(jī)進(jìn)行數(shù)據(jù)交互，將上位機(jī)設(shè)定的參數(shù)發(fā)送給其他內(nèi)核，同步協(xié)調(diào)其他內(nèi)核的處理時(shí)序，獲得處理結(jié)果；

(1b)內(nèi)核2：計(jì)算時(shí)延τ對(duì)應(yīng)的時(shí)鐘周期個(gè)數(shù)和多普勒f(shuō)_d對(duì)應(yīng)的直接數(shù)字頻率合成器(Direct Digital Synthesizer,DDS)頻率控制字，發(fā)送給本板FPGA；計(jì)算分布式目標(biāo)一維距離像，發(fā)送給內(nèi)核1；計(jì)算分布式目標(biāo)等效角度(θ₀，υ₀)，發(fā)送給內(nèi)核3～7；

(1c)內(nèi)核3～7：根據(jù)分布式目標(biāo)等效角度(θ₀，υ₀)計(jì)算所有通道對(duì)應(yīng)的導(dǎo)向性矢量a(θ₀，υ₀)，并發(fā)送給內(nèi)核1；

(1d)內(nèi)核1：使用串行RapidIO(Serial RapidIO,SRIO)，將從其他核接收到的數(shù)據(jù)發(fā)送給本板FPGA；

所述高性能處理電路中的FPGA電路結(jié)構(gòu)包括：

(2a)ADC接口模塊：通過(guò)FMC(FPGA Mezzanine Card)標(biāo)準(zhǔn)接口接收外接的接收模數(shù)轉(zhuǎn)換器(Analog to Digital Converter,ADC)采樣的雷達(dá)發(fā)射基帶信號(hào)；

(2b)SRIO接收模塊：使用SRIO串行協(xié)議接收本板DSP計(jì)算好的分布式目標(biāo)回波參數(shù)；

(2c)卷積模塊：將采樣得到的雷達(dá)發(fā)射基帶信號(hào)與分布式目標(biāo)一維距離像進(jìn)行卷積處理；

(2d)距離延時(shí)模塊：對(duì)卷積模塊輸出的信號(hào)進(jìn)行延時(shí)；

(2e)多普勒調(diào)制模塊：使用f_d對(duì)應(yīng)的DDS控制字，產(chǎn)生對(duì)應(yīng)頻率的正弦信號(hào)；距離延時(shí)模塊輸出的信號(hào)卷上此正弦信號(hào)，得到單通道基帶雷達(dá)目標(biāo)回波信號(hào)；

(2f)SRIO發(fā)送模塊：使用SRIO串行協(xié)議將多普勒調(diào)制模塊輸出的基帶雷達(dá)目標(biāo)回波信號(hào)與本板DSP計(jì)算好的全部通道的導(dǎo)向性矢量發(fā)送給所有高速DAC陣列電路。

所述高速DAC陣列電路的FPGA電路結(jié)構(gòu)包括：

(3a)SRIO接收模塊：采用SRIO串行協(xié)議接收高性能處理電路的FPGA發(fā)送的基帶雷達(dá)目標(biāo)回波信號(hào)與當(dāng)前板卡通道對(duì)應(yīng)的導(dǎo)向性矢量；

(3b)導(dǎo)向性矢量復(fù)乘模塊：將基帶雷達(dá)目標(biāo)回波信號(hào)與當(dāng)前板卡通道對(duì)應(yīng)的導(dǎo)向性矢量進(jìn)行復(fù)乘，得到當(dāng)前板卡中各通道的基帶雷達(dá)目標(biāo)回波信號(hào)；

(3c)DAC接口模塊：將各通道的基帶雷達(dá)目標(biāo)回波信號(hào)發(fā)送給相應(yīng)的DAC。

本發(fā)明采用的多通道技術(shù)可以靈活地實(shí)現(xiàn)空間多目標(biāo)動(dòng)態(tài)角度變化情況的模擬；采用分布式目標(biāo)模擬技術(shù)，可以動(dòng)態(tài)的模擬復(fù)雜多散射點(diǎn)目標(biāo)的一維距離像變化，角度閃爍等真實(shí)目標(biāo)回波特性，更加真實(shí)地給出復(fù)雜目標(biāo)回波空間、時(shí)間和頻率的時(shí)變特性；采用發(fā)射基帶信號(hào)采樣調(diào)制技術(shù)，可以應(yīng)用于任意體制和任意發(fā)射波形回波的模擬。

本發(fā)明給出的基于VPX總線架構(gòu)的多通道分布式目標(biāo)回波模擬中頻系統(tǒng)，具有系統(tǒng)內(nèi)部互聯(lián)數(shù)據(jù)帶寬寬、可擴(kuò)展性強(qiáng)和可靠性高的特點(diǎn)。該中頻模擬系統(tǒng)可以根據(jù)實(shí)際的目標(biāo)回波復(fù)雜程度和帶寬的需要，擴(kuò)展標(biāo)準(zhǔn)的通用高性能處理電路規(guī)模；可以根據(jù)空間目標(biāo)角度模擬精確程度確定通道數(shù)量，通過(guò)增加標(biāo)準(zhǔn)的高速DAC陣列電路數(shù)量方便地實(shí)現(xiàn)通道數(shù)量的擴(kuò)展。另外，該中頻系統(tǒng)，通過(guò)增加射頻發(fā)射通道和天線后，可以構(gòu)建任意復(fù)雜目標(biāo)的半實(shí)物模擬射頻環(huán)境，應(yīng)用前景廣闊。

實(shí)施例1

本實(shí)施例提供了一種直接應(yīng)用于96陣元數(shù)字陣列雷達(dá)系統(tǒng)中頻回波模擬的96通道分布式目標(biāo)回波模擬中頻系統(tǒng)，采用VPX 6U結(jié)構(gòu)的高性能處理電路和多塊高速DAC陣列電路組成的高效緊湊系統(tǒng)架構(gòu)的基礎(chǔ)上，產(chǎn)生基于多散射點(diǎn)模型的多通道數(shù)字陣列雷達(dá)分布式目標(biāo)中頻回波。

圖1給出了模擬方法的流程圖，包括以下步驟：

S01：計(jì)算不考慮自旋轉(zhuǎn)特性的分布式目標(biāo)幾何中心與雷達(dá)的徑向速度引起的多普勒頻率f_d和距離引起的時(shí)間延時(shí)τ；

S02：根據(jù)目標(biāo)的散射點(diǎn)空間分布計(jì)算徑向方向的一維距離像，散射點(diǎn)P_n包含的信息有空間三維坐標(biāo)(x_n,y_n,z_n)與散射點(diǎn)等效雷達(dá)截面積(RCS)σ_n；分布式目標(biāo)一維距離像的橫軸為各散射點(diǎn)相對(duì)雷達(dá)距離與目標(biāo)幾何中心相對(duì)雷達(dá)距離之差，縱軸為接收機(jī)輸出的回波功率；各散射點(diǎn)回波的功率根據(jù)雷達(dá)方程計(jì)算得出；

S03：計(jì)算分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與所有散射點(diǎn)合成回波等效角度在方位與俯仰向的偏差，得出分布式目標(biāo)等效角度計(jì)算導(dǎo)向性矢量具體方法為，先由公式計(jì)算得出分布式目標(biāo)幾何中心位置與合成回波等效位置在俯仰方向上的距離偏差g_y，其中，a_k和υ_k分別為第k(k＝1,…,N)個(gè)散射點(diǎn)回波幅度和相位，y_l代表散射點(diǎn)在視線坐標(biāo)系的OY軸上的坐標(biāo)；視線坐標(biāo)系原點(diǎn)位于分布式目標(biāo)幾何中心，OX軸沿雷達(dá)與目標(biāo)連接方向，OZ與OY分別對(duì)應(yīng)方位和俯仰方向；再由公式Δθ＝g_y/R計(jì)算得出俯仰方向上分布式目標(biāo)幾何中心對(duì)應(yīng)的角度與合成回波等效角度的偏差，其中R為分布式目標(biāo)幾何中心到雷達(dá)的距離；最后由公式θ₀＝θ_T+Δθ得到散射點(diǎn)合成回波等效俯仰角θ₀，其中θ_T為分布式目標(biāo)幾何中心方向與雷達(dá)法線方向的在俯仰方向的夾角；同理可得散射點(diǎn)合成回波等效方位角其中

S04：實(shí)時(shí)采樣基帶發(fā)射信號(hào)并將其與一維距離像進(jìn)行卷積，再經(jīng)過(guò)時(shí)延τ與多普勒f(shuō)_d的調(diào)制后得到目標(biāo)基帶回波信號(hào)；

S05：卷入導(dǎo)向性矢量描述的通道間由于空間角度引起的相位差后得到每個(gè)通道的目標(biāo)基帶回波信號(hào)；

S06：將各通道基帶回波信號(hào)上變頻和數(shù)模變換得到多通道分布式目標(biāo)中頻回波信號(hào)；

下面結(jié)合96通道中頻模擬系統(tǒng)的要求，對(duì)模擬方法及中頻系統(tǒng)的具體實(shí)現(xiàn)進(jìn)行說(shuō)明。

模擬系統(tǒng)的總體結(jié)構(gòu)如圖2所示，主要由一塊高性能處理電路和三塊高速DAC陣列電路組成。高性能處理電路的主要器件為一片DSP和一片F(xiàn)PGA，通過(guò)千兆網(wǎng)口與上位機(jī)軟件進(jìn)行數(shù)據(jù)交互，通過(guò)ADC電路采樣待測(cè)系統(tǒng)的雷達(dá)發(fā)射基帶信號(hào)，通過(guò)SRIO交換機(jī)和VPX機(jī)箱背板與三塊高速DAC陣列電路進(jìn)行數(shù)據(jù)交互。高速DAC陣列電路的主要器件為FPGA和DAC陣列，輸出多通道數(shù)字中頻雷達(dá)分布式目標(biāo)回波模擬信號(hào)。

模擬系統(tǒng)各模塊間的數(shù)據(jù)傳遞關(guān)系如圖3所示。上位機(jī)軟件根據(jù)界面設(shè)置，計(jì)算設(shè)定的目標(biāo)速度、目標(biāo)散射點(diǎn)信息、雷達(dá)與目標(biāo)姿態(tài)、雷達(dá)與目標(biāo)坐標(biāo)等參數(shù)，發(fā)送給高性能處理電路的DSP。高性能處理電路的DSP依此計(jì)算目標(biāo)多普勒頻率對(duì)應(yīng)的DDS頻率控制字、目標(biāo)距離對(duì)應(yīng)的延時(shí)量、目標(biāo)一維距離像、96通道導(dǎo)向性矢量等參數(shù)，并發(fā)送給本板FPGA。高性能處理電路的FPGA接收ADC采樣后輸出的雷達(dá)基帶發(fā)射數(shù)字信號(hào)，并根據(jù)DSP計(jì)算得到的相關(guān)參數(shù)，通過(guò)卷積處理產(chǎn)生單通道基帶雷達(dá)分布式目標(biāo)回波基帶信號(hào)，之后將此基帶信號(hào)與96通道導(dǎo)向性矢量通過(guò)VPX總線根據(jù)SRIO協(xié)議分別發(fā)送給3塊高速DAC陣列電路。高速DAC陣列電路的FPGA分別接收雷達(dá)分布式目標(biāo)回波基帶信號(hào)和與其對(duì)應(yīng)的32通道導(dǎo)向性矢量，并由此產(chǎn)生32通道基帶雷達(dá)分布式目標(biāo)回波基帶信號(hào)，發(fā)送給各自的DAC。一塊高速DAC陣列電路中的32路DAC在內(nèi)部對(duì)基帶信號(hào)做上變頻處理，產(chǎn)生32通道雷達(dá)分布式目標(biāo)回波中頻模擬信號(hào)。3塊高速DAC陣列電路共產(chǎn)生96通道的目標(biāo)回波中頻模擬信號(hào)。

高性能處理電路中DSP的軟件實(shí)現(xiàn)采用了多核并行處理方式，DSP的核間通信結(jié)構(gòu)如圖4所示，下面詳細(xì)介紹每個(gè)處理內(nèi)核完成的工作。

(1)內(nèi)核0：

通過(guò)千兆網(wǎng)UDP協(xié)議，接收上位機(jī)軟件參數(shù)設(shè)定幀，并對(duì)齊進(jìn)行校驗(yàn)與解幀。通過(guò)MessageQ核間通信方式，將目標(biāo)速度、雷達(dá)方程相關(guān)參數(shù)、目標(biāo)散射點(diǎn)參數(shù)、雷達(dá)姿態(tài)與目標(biāo)姿態(tài)、雷達(dá)坐標(biāo)與目標(biāo)坐標(biāo)、坐標(biāo)系轉(zhuǎn)換關(guān)系發(fā)送給Core2。通過(guò)Notify核間通信方式，將控制參數(shù)發(fā)送給CORE1。

(2)內(nèi)核2：

根據(jù)公式PINC＝f_d/f_FPGA×2³²＝2v/λ×2³²/f_FPGA計(jì)算高性能處理電路FPGA中DDS的頻率控制字PINC，其中f_d為多普勒頻率，λ為雷達(dá)發(fā)射信號(hào)波長(zhǎng)，v為雷達(dá)與目標(biāo)的相對(duì)速度(在上位機(jī)中設(shè)定)，f_FPGA為高性能處理板卡的工作時(shí)鐘頻率。

由地理坐標(biāo)系下的雷達(dá)坐標(biāo)(X_R,Y_R,Z_R)與目標(biāo)坐標(biāo)(X_T,Y_T,Z_T)根據(jù)公式計(jì)算雷達(dá)與目標(biāo)相對(duì)距離R。地理坐標(biāo)系的原點(diǎn)設(shè)為雷達(dá)所在位置，OX軸指向正北方向，OY軸豎直朝上指向天空，OZ軸指向正東方向。根據(jù)公式n＝2R/C×f_FPGA計(jì)算距離對(duì)應(yīng)的高性能處理電路FPGA中需要的延時(shí)周期個(gè)數(shù)DELAY，其中R為目標(biāo)與雷達(dá)的相對(duì)距離，C為光速，f_FPGA為高性能處理板卡的工作時(shí)鐘頻率。

根據(jù)雷達(dá)方程計(jì)算分布式目標(biāo)第n個(gè)(n＝1,…,N)散射點(diǎn)的回波功率P_rn，公式如下。其中，R為之前求得的目標(biāo)與雷達(dá)距離，總增益G、第n個(gè)散射點(diǎn)的等效雷達(dá)截面積σ_n、雷達(dá)發(fā)射功率P_t等參數(shù)是上位機(jī)直接設(shè)定的。

根據(jù)分布式目標(biāo)姿態(tài)、散射點(diǎn)位置與設(shè)定的雷達(dá)方程參數(shù)計(jì)算得出一維距離像，此一維距離像橫軸為各散射點(diǎn)相對(duì)雷達(dá)距離與目標(biāo)幾何中心相對(duì)雷達(dá)距離之差，縱軸為接收機(jī)輸出的回波功率。

根據(jù)模擬方法的步驟S03，計(jì)算分布式目標(biāo)等效角度

最后將計(jì)算好的本板FPGA中DDS的頻率控制字PINC、距離對(duì)應(yīng)的延時(shí)周期個(gè)數(shù)DELAY、分布式目標(biāo)一維距離像發(fā)送給內(nèi)核1，將計(jì)算好的分布式目標(biāo)合成回波等效角度發(fā)送給內(nèi)核3～7。

(3)內(nèi)核3～7：

根據(jù)公式計(jì)算第n個(gè)(n＝1,…,96)通道，即陣列雷達(dá)中第n個(gè)陣元相對(duì)陣面中心位置的相位差其中θ和分別為目標(biāo)的俯仰角與方位角，x和y分別為陣面上陣元位置的坐標(biāo)，λ為雷達(dá)發(fā)射信號(hào)的波長(zhǎng)。內(nèi)核3～6分別計(jì)算20個(gè)陣元的內(nèi)核7計(jì)算16個(gè)陣元的計(jì)算完成后，這些核將計(jì)算好的導(dǎo)向性矢量發(fā)送給內(nèi)核1。

(4)內(nèi)核1：

使用串行RapidIO(Serial RapidIO,SRIO)，將從其他核接收到的數(shù)據(jù)發(fā)送給本板FPGA。

高性能處理電路中的FPGA電路結(jié)構(gòu)如圖5所示，包括ADC接口模塊、SRIO接口模塊、分布式目標(biāo)卷積模塊、距離延時(shí)模塊、多普勒調(diào)制模塊、SRIO發(fā)送模塊，每個(gè)模塊負(fù)責(zé)的具體工作如下：

ADC接口模塊：通過(guò)FMC標(biāo)準(zhǔn)接口接收外接的ADC采樣的雷達(dá)發(fā)射基帶信號(hào)；

SRIO接口模塊：使用SRIO串行協(xié)議接收本板DSP計(jì)算好的分布式目標(biāo)回波參數(shù)；

分布式目標(biāo)卷積模塊：將采樣得到的雷達(dá)發(fā)射基帶信號(hào)與分布式目標(biāo)一維距離像進(jìn)行卷積處理；

距離延時(shí)模塊：使用FPGA內(nèi)部的塊隨機(jī)存儲(chǔ)器(BLOCK RAM)對(duì)分布式目標(biāo)卷積模塊輸出的信號(hào)進(jìn)行存儲(chǔ)，經(jīng)過(guò)延時(shí)DELAY后進(jìn)行讀取，從而模擬雷達(dá)模擬目標(biāo)的距離信息；

多普勒調(diào)制模塊：使用DDS，根據(jù)計(jì)算好的多普勒頻率對(duì)應(yīng)的頻率控制字PINC，產(chǎn)生頻率等于分布式目標(biāo)幾個(gè)中心速度對(duì)應(yīng)的多普勒頻率的正交正弦信號(hào)，將其與距離延時(shí)模塊輸出的正交信號(hào)進(jìn)行復(fù)乘，得到單通道的分布式目標(biāo)雷達(dá)基帶回波模擬信號(hào)；

SRIO發(fā)送模塊：將多普勒調(diào)制模塊輸出的單通道分布式目標(biāo)雷達(dá)基帶回波模擬信號(hào)與所有通道的導(dǎo)向性矢量通過(guò)SRIO協(xié)議，由VPX總線發(fā)送給高速DAC陣列電路；

高性能處理電路中的單個(gè)FPGA的電路結(jié)構(gòu)如圖6所示，包括SRIO接收模塊、導(dǎo)向性矢量復(fù)乘模塊、DAC接口模塊，每個(gè)模塊負(fù)責(zé)的具體工作如下：

SRIO接收模塊：采用SRIO串行協(xié)議接收高性能處理電路的FPGA發(fā)送的基帶雷達(dá)目標(biāo)回波信號(hào)與當(dāng)前板卡通道對(duì)應(yīng)的導(dǎo)向性矢量；

導(dǎo)向性矢量復(fù)乘模塊：將基帶雷達(dá)目標(biāo)回波信號(hào)與此FPGA對(duì)應(yīng)的16個(gè)通道信號(hào)的導(dǎo)向性矢量進(jìn)行復(fù)乘，得到16個(gè)通道的基帶雷達(dá)目標(biāo)回波信號(hào)；

DAC接口模塊：將16通道分布式目標(biāo)雷達(dá)基帶回波模擬信號(hào)發(fā)送給8片DAC，使其在DAC內(nèi)部進(jìn)行上變頻，得到16通道分布式目標(biāo)雷達(dá)中頻回波模擬信號(hào)。

上述中頻系統(tǒng)可以模擬任意發(fā)射波形，任意空間角度、速度和距離的復(fù)雜分布式目標(biāo)的動(dòng)態(tài)中頻回波信號(hào)模擬。

在上面介紹的數(shù)字陣列雷達(dá)分布式目標(biāo)回波模擬中頻系統(tǒng)的基礎(chǔ)上，可以通過(guò)添加相應(yīng)頻段的射頻發(fā)射組件(包括上變頻、濾波和功率放大)與陣列天線，構(gòu)建半實(shí)物射頻模擬仿真環(huán)境。該半實(shí)物射頻模擬仿真系統(tǒng)，可以在微波暗室中，模擬任意發(fā)射波形，任意空間角度、速度和距離的復(fù)雜分布式目標(biāo)的射頻動(dòng)態(tài)回波，為雷達(dá)系統(tǒng)提供從天線、射頻電路到數(shù)字處理部分的系統(tǒng)級(jí)調(diào)試需要的分布式目標(biāo)模擬測(cè)試環(huán)境。