技術(shù)領(lǐng)域

本發(fā)明涉及電壓偵測(cè)技術(shù)領(lǐng)域，具體地說(shuō)是一種提高精密電阻電流偵測(cè)精度的設(shè)計(jì)方法。

背景技術(shù)：

現(xiàn)階段硬件線路設(shè)計(jì)工作中，為實(shí)現(xiàn)某一偵測(cè)功能通常會(huì)使用到精密電阻，用以偵測(cè)線路中的電流或電壓值。在實(shí)際使用過(guò)程中，精密電阻會(huì)通過(guò)兩端的反饋?zhàn)呔€將偵測(cè)到的電壓值反饋到一數(shù)據(jù)處理芯片中，數(shù)據(jù)處理芯片通過(guò)歐姆定律計(jì)算出流經(jīng)精密電阻的電流值，來(lái)實(shí)現(xiàn)此偵測(cè)功能。

通常為追求更高的偵測(cè)精度，研發(fā)工程師會(huì)不斷提高所用精密電阻的精度，而精密電阻精度的提高往往帶來(lái)成本成倍的提高，精度為0.1%的精密電阻的成本一般是精度為1%的精密電阻成本的5倍以上，這樣極大的增加設(shè)計(jì)費(fèi)用。而且，現(xiàn)階段由于工藝的限制，精密電阻精度在提高到一定的比例后很難再進(jìn)一步的提高。

總之，單純的通過(guò)增加精密電阻的精度來(lái)提高偵測(cè)精度很難滿足設(shè)計(jì)的需求，既增加了設(shè)計(jì)成本，同時(shí)具有明顯的局限性。

通常，工程師在設(shè)計(jì)帶有精密電阻的硬件線路時(shí)，只考慮到精密電阻本身的阻抗，而往往忽略了精密電阻兩端pin腳的焊接阻抗。雖然反饋?zhàn)呔€采用Kelvin的走線方式，但是兩條反饋?zhàn)呔€從pin腳的內(nèi)側(cè)拉出。實(shí)際用到的精密電阻阻抗只包含中間部分的阻抗，并未將整個(gè)精密電阻的阻抗包含在內(nèi)，數(shù)據(jù)處理芯片通過(guò)歐姆定律計(jì)算出的電流值要比實(shí)際的工作電流值偏小，偵測(cè)誤差較大無(wú)法反應(yīng)真實(shí)的工作電流；由于精密電阻的阻值往往極低，很小的焊接阻抗也會(huì)帶來(lái)較大的影響。因此，在硬件線路設(shè)計(jì)時(shí)，實(shí)際的精密電阻阻抗計(jì)算公式如下：

R = R1 + R0 + R2

其中：R為硬件線路中，實(shí)際的精密電阻阻抗；

R1為精密電阻pin腳1的焊接阻抗；

R0為精密電阻本身阻抗；

R2為精密電阻pin腳2的焊接阻抗；

為此，需要一種能夠降低焊接阻抗、增加偵測(cè)精度兩個(gè)方向提高精密電阻偵測(cè)精度，減小偵測(cè)誤差的設(shè)計(jì)方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的技術(shù)任務(wù)是提供一種提高精密電阻電流偵測(cè)精度的設(shè)計(jì)方法。

本發(fā)明的技術(shù)任務(wù)是按以下方式實(shí)現(xiàn)的，該方法是將精密電阻位于PCB板上的焊接腳位由原來(lái)的兩個(gè)pin腳分割為4個(gè)pin腳；其中兩個(gè)用來(lái)走通路上的電流，另外兩個(gè)用來(lái)走反饋?zhàn)呔€。

所述的4個(gè)pin腳，其中兩個(gè)比較大，另外另個(gè)比較小，較大的兩個(gè)pin腳用來(lái)走通路上的電流，較小的兩個(gè)pin腳用來(lái)走反饋?zhàn)呔€。

所述的反饋?zhàn)呔€從兩個(gè)較小的pin腳的外側(cè)走線，采用kelvin走線方式拉回?cái)?shù)據(jù)處理芯片。

本發(fā)明的一種提高精密電阻電流偵測(cè)精度的設(shè)計(jì)方法和現(xiàn)有技術(shù)相比，具有以下有益效果：

1）從layout角度提高精密電阻偵測(cè)精度，精密電阻無(wú)需做任何特性或參數(shù)變更，在現(xiàn)有設(shè)計(jì)方案的基礎(chǔ)上極易導(dǎo)入，對(duì)現(xiàn)有設(shè)計(jì)線路不會(huì)有任何影響；

2）可提高精密電阻的偵測(cè)精度，將精度誤差控制在極小的范圍內(nèi)，從根本上減少焊接阻抗，提高阻抗精度；

3）精密電阻兩端反饋?zhàn)呔€采用Kelvin走線方式，減少差模干擾，提高偵測(cè)精度。

附圖說(shuō)明

圖１為一種提高精密電阻電流偵測(cè)精度的設(shè)計(jì)方法的示意圖。

具體實(shí)施方式

實(shí)施例1：

在layout設(shè)計(jì)時(shí)，將精密電阻位于PCB板上的焊接腳位由原來(lái)的兩個(gè)pin腳分割為4個(gè)pin腳；其中其中兩個(gè)比較大，另外另個(gè)比較??；兩個(gè)較大的pin腳用來(lái)走通路上的電流，兩個(gè)較小的pin腳用來(lái)走反饋?zhàn)呔€，反饋?zhàn)呔€從兩個(gè)較小的pin腳的外側(cè)走線，采用kelvin走線方式拉回?cái)?shù)據(jù)處理芯片。

精密電阻位于PCB板上的焊接pin腳，采用圖1所示的方式，可減小精密電阻同PCB板的焊接阻抗（R1和R2的阻抗），使得實(shí)際的精密電阻阻抗更加接近精密電阻本身阻抗。依據(jù)歐姆定律，精密電阻阻抗計(jì)算公式如下：

R = R1 + R0 + R2

其中：R為硬件線路中，實(shí)際的精密電阻阻抗；

R1為精密電阻pin腳1的焊接阻抗；

R0為精密電阻本身阻抗；

R2為精密電阻pin腳2的焊接阻抗；

計(jì)算出的電流數(shù)值更加接近真實(shí)值，減小偵測(cè)誤差，提高偵測(cè)精度。

同時(shí)，兩根電流信號(hào)反饋?zhàn)呔€采用Kelvin走線方式，減少差模噪聲，降低外圍干擾，提高偵測(cè)精度。

通過(guò)上面具體實(shí)施方式，所述技術(shù)領(lǐng)域的技術(shù)人員可容易的實(shí)現(xiàn)本發(fā)明。但是應(yīng)當(dāng)理解，本發(fā)明并不限于上述的幾種具體實(shí)施方式。在公開(kāi)的實(shí)施方式的基礎(chǔ)上，所述技術(shù)領(lǐng)域的技術(shù)人員可任意組合不同的技術(shù)特征，從而實(shí)現(xiàn)不同的技術(shù)方案。