本發(fā)明涉及一種半航空瞬變電磁接收機的專用測試裝置，特別是涉及一種能產生半航空瞬變電磁接收機的波形信號且能對波形信號進行分析對比的半航空瞬變電磁接收機的專用測試裝置。

背景技術：

隨著電子技術和計算機技術的不斷發(fā)展，電磁法儀器在觀測精度、抗干擾能力和噪聲抑制能力等方面有了很大的提高。電磁法接收儀器和大地對激勵信號的響應總和構成電磁法接收系統(tǒng)總的測量結果，而只有大地對激勵信號的響應才能反映地下結構的電性信息，為了獲取真實的大地對激勵信號的電磁響應，必須要消除儀器本身給測量結果帶來的影響。因此，儀器的測試和標定是野外作業(yè)前的重要一環(huán)。

信號源作為儀器測試的主要設備，主要用于生成理想信號測試儀器的性能，目前通用信號源無法滿足瞬變電磁接收機的測試需要，具體表現在以下幾個方面：

(1)瞬變電磁接收機要求工作于同步方式且瞬變電磁信號類似于e指數信號，市場上現有的信號源雖可通過配套軟件產生e指數信號(如Keysight的IntuiLink任意波形軟件、泰克的ArbExpressTM軟件等)，但是調整參數較為復雜，需要上位機修改參數后重新下載，使用不方便；

(2)無法模擬產生無人機電磁干擾噪聲和線圈運動噪聲，但這兩種噪聲是半航空瞬變電磁系統(tǒng)的特有噪聲，對瞬變電磁響應信號的質量影響很大；

(3)缺少一體化的信號發(fā)生與信號比較功能。被測設備采集現有信號源產生的理想波形后，無法及時對實測波形與理想波形進行對比分析，因而無法驗證被測設備的性能指標是否滿足要求。

因此研制半航空瞬變電磁專用測試裝置對于接收機的測試具有重要意義。

技術實現要素：

本發(fā)明的目的在于提供一種半航空瞬變電磁接收機的專用測試裝置，該測試裝置能模擬產生疊加了包括無人機電磁干擾噪聲和線圈運動噪聲在內的主要噪聲的瞬變電磁信號，并能對實測瞬變電磁信號與原始瞬變電磁信號進行分析對比。

為達到上述目的，本發(fā)明采用現場可編程門陣列(FPGA)和可編程片上系統(tǒng)(SOPC)技術來實現波形信號產生裝置，它包括上位機、信號產生模塊、外部存儲器、信號存儲器和信號輸出模塊，所述信號產生模塊包括Nios系統(tǒng)、SRAM控制模塊和相位累加器，其中Nios系統(tǒng)是可編程片上系統(tǒng)(SOPC)，包括Nios軟核、串口控制器、SRAM控制器和通用IO口，所述上位機用于選擇噪聲類型和輸入波形參數，上位機通過串口控制器與Nios系統(tǒng)通信連接，所述Nios系統(tǒng)通過Nios軟核將接收到的波形參數進行處理以產生相應的波形數據，并通過SRAM控制器將波形數據存儲到信號存儲器以供相位累加器讀??；所述SRAM控制模塊根據SRAM控制器輸出的讀寫控制信號來切換相位累加器和SRAM控制器對信號存儲器的控制；所述通用IO口根據通過串口控制器從上位機得到的相位參數，調節(jié)相位累加器的相位累加值；所述相位累加器根據相位的變化輸出信號存儲器的地址數據，并從信號存儲器中讀取疊加噪聲的瞬變電磁信號數據傳送給信號輸出模塊，同時輸出同步脈沖信號；所述信號輸出模塊將接收到的瞬變電磁信號數據經D/A轉換、放大和濾波后輸出至被測瞬變電磁接收機，再由被測瞬變電磁接收機處理后無線傳輸給上位機，上位機對信號進行時頻分析，并與專用測試裝置產生的瞬變電磁信號進行對比。

進一步地，所述上位機為PC機。

進一步地，所述SRAM控制器采用自定義組件實現信號存儲器存儲功能。

使用本發(fā)明測試裝置時，用戶在上位機信號分析對比軟件控制界面上，可以選擇添加的噪聲類型和輸入信號的幅度、頻率和衰減系數等參數，然后信號分析對比軟件對這些參數按照協議進行打包處理并發(fā)送給信號產生模塊；Nios軟核根據上位機所設定的參數改變原有信號模型中的參數，從而生成相應的瞬變電磁波形數據，并存儲到信號存儲器中，相位累加器從信號存儲器中讀取數據并傳送給信號輸出模塊產生波形；在被測試對象--瞬變電磁接收機中的數據采集模塊輸出的數據經簡單處理后由無線路由傳輸給上位機，由上位機搭載的信號分析對比軟件對測試裝置產生的標準信號和接收機接收的實際信號進行時頻分析，并根據測試結果不斷調整接收機的設計參數直到滿足設計指標要求。

本發(fā)明具有如下優(yōu)點：

(1)本發(fā)明采用的基于Nios的SOPC系統(tǒng)能使單芯片上很容易產生e指數衰減信號和改變衰減系數，使用非常簡便；

(2)除了能模擬傳統(tǒng)的高斯噪聲、地磁場的微脈動等外，還根據半航空瞬變電磁的需求獨創(chuàng)性地添加了無人機電磁干擾噪聲和線圈運動噪聲，使其更接近于真實環(huán)境，具有較強的靈活性和通用性；

(3)同時具有信號產生功能與信號比較功能，能及時對實測瞬變電磁信號與測試裝置產生的標準信號進行對比分析，從而能及時驗證被測設備的性能指標是否滿足要求。

附圖說明

圖1為本發(fā)明的結構框圖。

圖2為本發(fā)明輸出的疊加了無人機電磁干擾噪聲的瞬變電磁信號圖。

圖中：1—上位機 2—信號產生模塊 3—信號輸出模塊 4—瞬變電磁接收機 5—Nios系統(tǒng) 6—Nios軟核 7—SRAM控制器 8—存儲器控制器 9—串口控制器 10—通用IO口 11—EPCS控制器 12—SRAM控制模塊 13—相位累加器 14—鎖相環(huán)(PLL) 15—外部存儲器 16—外部FLASH 17—晶振 18—信號存儲器 19—同步信號輸出模塊 20—數據采集模塊 21—數據傳輸模塊

具體實施方式

為了更好地理解本發(fā)明，下面結合具體實施例對本發(fā)明作進一步描述，但本發(fā)明的保護范圍不限于此。

實施例

本發(fā)明測試裝置是基于現場可編程門陣列(FPGA)和可編程片上系統(tǒng)(SOPC)技術設計的，所測試的對象是瞬變電磁接收機4。

如圖1所示，本發(fā)明測試裝置包括上位機1、信號產生模塊2、信號輸出模塊3、外部存儲器15、外部FLASH 16、晶振17、信號存儲器18和同步信號輸出模塊19，所述上位機1采用通用的PC機，PC機內搭載有信號分析對比軟件，在上位機1的操作界面上可以選擇噪聲類型和設置波形參數(幅值、衰減系數)，并可以對瞬變電磁接收機4采集到的瞬變電磁信號與測試裝置發(fā)送的瞬變電磁信號進行比較和分析，并實時存儲和生成報表，用戶可以根據需要選擇噪聲類型和調整波形參數，以產生所需的瞬變電磁信號。操作界面上的各功能模塊通過LabVIEW編程實現。

所述信號產生模塊2采用可編程片上系統(tǒng)(SOPC)技術，通過現場可編程門陣列(FPGA)實現，如圖1所示，信號產生模塊2包括Nios系統(tǒng)5、SRAM控制模塊12、相位累加器13和鎖相環(huán)(PLL)14，信號產生模塊2通過采用Atera公司的CycloneⅣ系列芯片EP4CE10F17和Verilog語言編程實現相位累加器13和SRAM控制模塊12的連接。所述Nios系統(tǒng)5是調用Altera公司提供的可裁剪、可編程Nios軟核，添加串口控制器9、通用IO口10、自定義的SRAM控制器7、存儲器控制器8和EPCS控制器11生成。上位機1通過串口控制器9和Nios系統(tǒng)5通信連接。鎖相環(huán)(PLL)14用于生成信號產生模塊2內各模塊的時鐘信號以及信號輸出模塊3的時鐘信號。

外圍器件包括外部存儲器15、外部FLASH 16、晶振17和信號存儲器18，外部存儲器15采用型號為K4M561633G的同步動態(tài)隨機存儲器(SDRAM)，主要用作Nios系統(tǒng)5運行的內存。作為波形數據存儲單元的信號存儲器18采用型號為IS61WV25616BLL-10TL的靜態(tài)隨機存取存儲器(SRAM)。晶振17與鎖相環(huán)(PLL)14配套使用，以提供裝置所需的時鐘頻率。

使用時，Nios系統(tǒng)5首先根據上位機1傳輸的噪聲類型和波形參數經Nios軟核6更改內部波形公式的參數，實時產生瞬變電磁信號所需波形數據；當SRAM控制器7的寫控制信號有效時，SRAM控制模塊12將信號存儲器的控制權交給SRAM控制器7，此時Nios系統(tǒng)5將波形數據寫入信號存儲器18中，信號存儲器18的地址和波形數據構成一個查找表，通過查詢地址可得到需要的波形數據；當SRAM控制器7的讀控制信號有效時，SRAM控制模塊12將信號存儲器18的控制權交給相位累加器13，相位累加器13根據通用IO口10的參數來得到相位累加器13的頻率控制字，相位累加器13將頻率控制字和之前的累加值相加得到新的累加值，并將其累加值輸出經過地址譯碼后作為信號存儲器18的地址，同時從信號存儲器18中讀取疊加各種噪聲的e指數衰減信號數據送給信號輸出模塊3，相位累加器13不斷地累加，經過一個循環(huán)回到初始相位，信號產生模塊2就輸出一個完整周期的數據。

所述信號輸出模塊3由D/A轉換器和運算放大器組成，信號產生模塊2產生的數字瞬變電磁信號經D/A轉換器轉換成模擬信號后，再經運算放大器THS4217構成的低通濾波器輸出，輸出的瞬變電磁信號是疊加了各種噪聲的瞬變電磁信號(如圖2所示)。

所述瞬變電磁接收機4包括數據采集模塊20和數據傳輸模塊21，數據采集模塊20根據同步信號輸出模塊19輸出的同步信號來控制采集信號輸出模塊3輸出的疊加了各種噪聲的e指數衰減信號。數據傳輸模塊21由無線路由構成，完成將數據采集模塊20采集的數據傳輸到上位機1上，由上位機1對信號發(fā)生器產生的波形和接收機輸出的波形進行分析，從而判斷瞬變電磁接收機4的設計是否滿足設計要求。

以上所述僅是本發(fā)明較好的實施方式，但本發(fā)明的保護范圍并不局限于此，任何基于本發(fā)明的方案和構思進行的改進和替換都應涵蓋在本發(fā)明的保護范圍內。