本發(fā)明一般地涉及用于自動化測試設備的集成電路，更具體地涉及一種用于高度集成的片上系統(tǒng)引腳電子ic中的參數引腳測量單元高電壓擴展電路，該電路包含了用于自動化測試設備和asic驗證的多種模擬功能和支持數字式的功能。

背景技術：

傳統(tǒng)上，自動化測試設備集成芯片制造者通過在單個芯片上集成dac、定時、驅動器、比較器、負載、以及ppmu來實現更大的電路密度。局限在于很多應用需要高電壓功能，這需要非常大的高電壓器件。這些大器件在標準低壓cmos工藝中通常無法獲得，并且那些能夠獲得的器件拉高了芯片尺寸，拉低了產量，并且通常還限制了器件所達到的集成度。例如，5vppmu可以在低電壓工藝中集成到復雜設計中，但是120+vppmu可能由于工藝限制或成本限制而無法集成。

技術實現要素：

本發(fā)明使用傳統(tǒng)低電壓又高度集成的ppmu。這種集成度在其它自動化測試設備芯片中實現。對于需要比目前在自動化測試設備芯片諸如汽車測試設備具有的芯片上可管理的電壓更高的電壓的應用，本發(fā)明提供添加最小電路以針對有限數目的引腳提供高電壓ppmu功能的優(yōu)點。這種hvppmu必須能夠準確地施加電壓和測量電流，并且相反地，準確地施加電流和測量電壓。

因為以給定工藝中開發(fā)的ppmu受限于工藝擊穿電壓限定的電壓范圍，本發(fā)明允許在最少添加器件的情況下擴展電壓范圍，同時仍保持較低電壓ppmu的全特征集合。該特征集合包括可編程電壓和電流水平，電流限制和電壓限制。

根據結合附圖考慮的以下描述，將更好地理解作為本發(fā)明的特征的其它新穎特征，連同組構和操作方法及其進一步的目的和優(yōu)點，在附圖中圖示了本發(fā)明的優(yōu)選實施例作為示例。然而，應當清楚地理解，附圖僅用于說明和描述，并且其不應當視為對本發(fā)明的限制。表征本發(fā)明的新穎性的各種特征在所附的權利要求書中特別指出并且形成本公開的一部分。本發(fā)明不在于單獨采用這些特征中的任何一個，而在于針對所指定的功能的所有其結構的特定組合。

附圖說明

本發(fā)明在考慮下文的其具體實施方式時將被更好地理解并且除上文闡述的那些目的之外的目的會更加明顯。這樣的描述參照了附圖，其中：

圖1是示出以“強制電壓”模式示出的本發(fā)明的引腳參數測量單元集成電路的示意圖；以及

圖2是示出了本發(fā)明的電路在“強制電流”模式下的示意圖。

具體實施方式

參照圖1和2，其中圖示了新的、改進的引腳參數測量單元集成電路，此處強制電壓模式通常命名為100(圖1)并且強制電流模式通常命名為200(圖2)。

首先參照圖1，標記為“集成ppmu”的框中的電路代表可見于當前可用的集成產品上的參數測量單元(“ppmu”)。需要四個功能來實現hvppmu功能。將它們描述如下：

電壓強制：首先，使用放大器_a1在dout處施加電壓。在dout處施加的電壓由反饋節(jié)點ext_sense確定。ext_sense由輸出節(jié)點dout_hv確定，dout_hv經放大器_a2緩沖并且隨后由r1和r2組成的電阻分壓器分壓。ext_sense的值給出如下：

ext_sense＝dout_hv*1*r1/(r1+r2)。

v-i轉換器：電壓-電流轉換器(“v-i”)轉換器獲得集成ppmu的電壓輸出dout并將它轉換為一對電流i1和i2。電流由dout如下定義：

dout＜＝0v，i1＝iq，其中iq是最小靜態(tài)電流。

i2＝dout/r+iq

dout＞＝0，i2＝iq

i1＝dout/r+iq，其中r設為提供最大期望輸出電流。

電流鏡和測量：q2p、q3p、q4p組成電流鏡，其中在q2p中流動的電流被反映在q3p和q4p中。類似地，q2n、q3n、q4n組成電流鏡，其中在q2n中流動的電流被反映在q3n和q4n中。這些電路是對稱的，并且對于上升/下降的dout電壓將相似地表現。q2p柵極-漏極連接并且還連接到上述電壓-電流轉換器v-i轉換器的i1。隨著電流i1增加，q4p中的電流增加并且驅動輸出dout_hv更高。類似地，q2n柵極-漏極連接并且還連接到電壓-電流轉換器v-i轉換器的i2。隨著dout電壓下降，在q2n和q4n中電流將增加，從而拉低了dout_hv節(jié)點。dout將由放大器_a1驅動，直到vforce＝ext_sense。通過對公式1進行替換，

vforce＝dout_hv*r1/r1+r2或者

dout_hv＝vforce*(r1+r2)/r1。

測量電流：傳統(tǒng)上，測量電流功能通過使用儀器放大器測量已知電阻器rsense兩端的電壓來執(zhí)行。輸出mi_out將由irsense*rsense給出。隨后iout計算為iout＝irsense＝mi_out/rsense。在這種情況下，需要關注的是測量dout_hv輸出中的電流，而不一定是dout引腳。為了測量dout_hv引腳處的電流，應當注意類似的電流在q3p和q3n中流動，因此q3n和q3p中的電流總和將準確代表q4p和q4n中的電流總和。iout由iq4p-iq4n給出。dout聯(lián)結到q3p和q3n的漏極并且為低阻抗，因此在dout中流動的電流將代表在dout_hv中流動的電流。此代表電流將流過rsense并且因此可由mi儀器放大器mi_instrment_amp測量。iout_hv＝irsense＝mi_out/rsense。

強制電流：強制電流在擴展ppmu中以與在集成ppmu中相同的方式設置。到放大器_a1的exe_sense反饋被斷開。mi_out信號反饋到放大器_a1的負輸入端。這在圖2中示出。iforce被設置為代表期望輸出電流的電壓。dout電壓將上升/下降以增加/減小i1中的電流，并增加/減少i2中的電流。這將增加/減少源自q3p的電流并增加/減少q3n中電流，直到rsense中的電流使得mi_out＝iforce。給定q3p/q4p＝1和q3n/q4n＝1的比例(scaling)，在dout_hv輸出中將流過等效電流。由于如上所述iout＝mi_out/isense，以及mi_out＝iforce，iforce可替換mi_out以獲得iout＝iforce/rsense。測量電壓可以通過測量extsense處的電壓來執(zhí)行，因為ext_sense＝dout_hv*1*r1/(r1+r2)。

隨后，有可能計算dout_hv＝ext_sense*(r1+r2)1r1。

高z：還希望使hvppmu進入hiz或者高阻抗狀態(tài)。這通過關閉v-i轉換器并允許二極管q3p、q3n分別將q4p和q4n的柵極拉到vpos和vneg軌面(rail)來實現。這將關閉輸出器件q4p和q4n，使dout_hv為高阻抗節(jié)點。

上述公開足以使得本領域普通技術人員能夠實踐本發(fā)明，并且提供實踐發(fā)明人當前設想的本發(fā)明的最佳模式。然而此處提供的是本發(fā)明的優(yōu)選實施例的全面和完整公開，其不旨在將本發(fā)明限定到示出和描述的確切構造、尺寸關系、和操作。在不脫離本發(fā)明的真實精神和范圍的情況下，本領域技術人員容易想到各種修改、替選結構、改變、和等同物，并且可以在合適情況下采用。這樣的改變可涉及替選材料、部件、結構布置、大小、形狀、形式、功能、操作特征等。

因此，上面的描述和說明不應視作限制本發(fā)明的范圍，本發(fā)明的范圍由所附權利要求書限定。