本發(fā)明涉及一種光纖陀螺儀，尤其是涉及一種可輸出姿態(tài)方位角的光纖陀螺儀。

背景技術(shù)：

陀螺儀是一種角速率傳感器，是敏感相對(duì)慣性空間角運(yùn)動(dòng)的裝置，是目前用于確定運(yùn)動(dòng)體空間運(yùn)動(dòng)姿態(tài)的主要傳感器，可應(yīng)用于海陸空天各種領(lǐng)域。光纖陀螺儀具有精度高，體積小，抗震動(dòng)等優(yōu)良特性廣泛應(yīng)用。由于現(xiàn)有光纖陀螺儀輸出均為角速率解算單元解算得到的角速率，系統(tǒng)使用時(shí)需采用額外的電路板及配套外設(shè)進(jìn)行數(shù)據(jù)采集和姿態(tài)解算。為了降低系統(tǒng)的開發(fā)難度，硬件成本，體積等要求，急需一種直接可輸出姿態(tài)方位角的光纖陀螺儀。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種體積小、功能強(qiáng)大的可輸出姿態(tài)方位角的光纖陀螺儀。

本發(fā)明的目的可以通過以下技術(shù)方案來實(shí)現(xiàn)：

一種可輸出姿態(tài)方位角的光纖陀螺儀，包括光信號(hào)回路模塊和電路模塊，所述的光信號(hào)回路模塊的終點(diǎn)光信號(hào)經(jīng)探測(cè)器轉(zhuǎn)換為電信號(hào)輸出至電路模塊，所述的電路模塊包括解算芯片，其特征在于，所述的解算芯片為用于姿態(tài)解算的FPGA芯片。

所述的解算芯片內(nèi)設(shè)有時(shí)鐘電路。

所述的電路模塊還包括前放電路、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器和后放電路，所述的前放電路、模數(shù)轉(zhuǎn)換器、解算芯片、數(shù)模轉(zhuǎn)換器和后放電路依次連接，所述的前放電路與探測(cè)器連接，所述的后放電路與光信號(hào)回路模塊連接。

所述的解算芯片設(shè)有輸出接口，所述的輸出接口連有顯示器。

所述的顯示器為段碼顯示屏。

所述的光信號(hào)回路模塊包括光源、耦合器、Y波導(dǎo)、光纖環(huán)和探測(cè)器。

作為一種優(yōu)選方案，所述的解算芯片設(shè)有角速率解算單元和姿態(tài)解算單元，所述的姿態(tài)解算單元執(zhí)行以下步驟：

S11，電路初始化，角速率解算單元以設(shè)定的采樣周期及采樣數(shù)n進(jìn)行角速率采樣，獲得n個(gè)采樣數(shù)據(jù)，在電路初始化及采樣過程中光纖陀螺儀與參照物保持相對(duì)靜止；

S12，對(duì)步驟S11得到的n個(gè)采樣數(shù)據(jù)求均值，作為初始零偏值，初始化完畢；

S13，獲取光纖陀螺儀的角速率；

S14，將步驟S13得到的角速率值減去所述的初始零偏值，然后乘以所述光纖陀螺儀的標(biāo)度因數(shù)，得到真實(shí)角速率；

S15，重復(fù)步驟S13～S14，直到測(cè)量結(jié)束，將真實(shí)角速率累加，得到姿態(tài)方位角信號(hào)。

作為另一種優(yōu)選方案，所述的解算芯片設(shè)有角速率解算單元和姿態(tài)解算單元，所述的姿態(tài)解算單元執(zhí)行以下步驟：

S21，電路初始化，角速率解算單元以設(shè)定的采樣周期及采樣數(shù)n進(jìn)行角速率采樣，獲得n個(gè)采樣數(shù)據(jù)，在電路初始化及采樣過程中光纖陀螺儀與參照物保持相對(duì)靜止；

S22，對(duì)步驟S21得到的n個(gè)采樣數(shù)據(jù)求均值，作為初始零偏值，初始化完畢；

S23，獲取光纖陀螺儀的角速率；

S24，將步驟S23得到的角速率值減去所述的初始零偏值，得到扣除初始零偏值的角速率；

S25，重復(fù)步驟S23～S24，直到測(cè)量結(jié)束，將扣除零偏值的角速率累加后，乘以所述光纖陀螺儀的標(biāo)度因數(shù)，得到姿態(tài)方位角信號(hào)。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：

(1)將姿態(tài)方位的計(jì)算過程集成到光纖陀螺儀內(nèi)部的FPGA芯片上進(jìn)行計(jì)算，在現(xiàn)有的數(shù)字閉環(huán)光纖陀螺儀上增加姿態(tài)解算算法并將解算得到的姿態(tài)方位角輸出，相比傳統(tǒng)光纖陀螺儀再配一塊DSP解算電路板組成的系統(tǒng)，具有成本低，體積小，使用簡(jiǎn)單的優(yōu)點(diǎn)。

(2)FPGA芯片具有強(qiáng)大的數(shù)據(jù)處理能力和較高的運(yùn)行速度，可以用VHDL 或verilogHDL來編程，靈活性強(qiáng)，由于能夠進(jìn)行編程、除錯(cuò)、再編程和重復(fù)操作，因此可以充分地進(jìn)行設(shè)計(jì)開發(fā)和驗(yàn)證。

(3)姿態(tài)解算單元通過在光纖陀螺儀靜止的情況下獲取初始零偏值，將后期測(cè)量得到的角速率值減去初始零偏值，消除了零位誤差，提高了解算結(jié)果的準(zhǔn)確度。

(4)姿態(tài)解算單元在計(jì)算過程中將數(shù)字量的角速率乘以標(biāo)度因數(shù)，即將數(shù)字量信號(hào)轉(zhuǎn)換為真實(shí)量，從而可以得到姿態(tài)方位角，可通過顯示屏直接顯示出來。

附圖說明

圖1為本發(fā)明光纖陀螺儀組成結(jié)構(gòu)示意圖；

圖2為實(shí)施例1姿態(tài)解算單元解算步驟流程圖；

圖3為實(shí)施例2姿態(tài)解算單元解算步驟流程圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。本實(shí)施例以本發(fā)明技術(shù)方案為前提進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下述的實(shí)施例。

實(shí)施例1

如圖1所示，一種可輸出姿態(tài)方位角的光纖陀螺儀，包括光信號(hào)回路模塊和電路模塊，光信號(hào)回路模塊包括依次連接的光源1、耦合器2、Y波導(dǎo)3、光纖環(huán)4和探測(cè)器5。

光源1產(chǎn)生波長(zhǎng)和功率穩(wěn)定的光信號(hào)，與耦合器2相連。光信號(hào)經(jīng)過耦合器2進(jìn)入Y波導(dǎo)3，Y波導(dǎo)3將一束光分為兩束相干光，并且可對(duì)相干光信號(hào)進(jìn)行相位調(diào)制。光纖環(huán)4是敏感角速率的部件。兩束光經(jīng)過光纖環(huán)4又回到Y(jié)波導(dǎo)3，發(fā)生干涉。干涉光經(jīng)過耦合器2進(jìn)入探測(cè)器5。探測(cè)器5將光強(qiáng)信號(hào)轉(zhuǎn)換為電壓信號(hào)。

光信號(hào)回路模塊的終點(diǎn)光信號(hào)經(jīng)探測(cè)器5轉(zhuǎn)換為電信號(hào)輸出至電路模塊，電路模塊包括依次連接的前放電路6、模數(shù)轉(zhuǎn)換器7、解算芯片8、數(shù)模轉(zhuǎn)換器9和后放電路10，前放電路6與探測(cè)器5連接，后放電路10與Y波導(dǎo)3連接。光源通過耦合器2，向各個(gè)敏感元件頭供應(yīng)光能量。光信號(hào)回路的終點(diǎn)由探測(cè)器5承接匯總，經(jīng)過前放電路6、模數(shù)轉(zhuǎn)換器7轉(zhuǎn)換成數(shù)字信號(hào)，由解算芯片8實(shí)施陀螺算法，而后通過數(shù)模轉(zhuǎn)換器9、后放電路10驅(qū)動(dòng)Y波導(dǎo)3進(jìn)行光電控制，完成整個(gè)工作循 環(huán)，同時(shí)FPGA把處理得到的結(jié)果送給解算芯片8上的輸出接口11送出。

本發(fā)明的解算芯片8為集成了角速率解算單元和姿態(tài)解算單元的FPGA芯片，能直接輸出姿態(tài)方位角。

FPGA(現(xiàn)場(chǎng)可編程門陣列)是以硬件描述語(yǔ)言(Verilog或VHDL)所完成的電路設(shè)計(jì)，可以經(jīng)過簡(jiǎn)單的綜合與布局，快速的燒錄至FPGA上進(jìn)行測(cè)試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，它的使用非常靈活?？梢哉f，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。當(dāng)電路有少量改動(dòng)時(shí)，更能顯示出FPGA的優(yōu)勢(shì)，其現(xiàn)場(chǎng)編程能力可以延長(zhǎng)產(chǎn)品在市場(chǎng)上的壽命。因此將FPGA芯片用作光纖陀螺儀的解算芯片，有利于降低產(chǎn)品開發(fā)及制造成本。

解算芯片8設(shè)有輸出接口11，所述的輸出接口11連有顯示器，可實(shí)時(shí)顯示光纖陀螺儀測(cè)量得到的角速率以及姿態(tài)方位角，顯示器為段碼顯示屏。解算芯片8內(nèi)設(shè)有時(shí)鐘電路，用作采樣的時(shí)鐘信號(hào)。

作為一種方案，姿態(tài)解算單元進(jìn)行姿態(tài)解算時(shí)，執(zhí)行以下步驟：

S11，電路初始化，角速率解算單元以設(shè)定的采樣周期及采樣數(shù)n進(jìn)行角速率采樣，獲得n個(gè)采樣數(shù)據(jù)，在電路初始化及采樣過程中光纖陀螺儀與參照物保持相對(duì)靜止；

S12，對(duì)步驟S11得到的n個(gè)采樣數(shù)據(jù)求均值，作為初始零偏值，初始化完畢；

S13，獲取角速率解算單元解算得到的角速率；

S14，將步驟S13得到的角速率值減去所述的初始零偏值，消除零位誤差，然后乘以所述光纖陀螺儀的標(biāo)度因數(shù)，得到真實(shí)角速率；

S15，重復(fù)步驟S13～S14，直到測(cè)量結(jié)束，將真實(shí)角速率累加，即對(duì)時(shí)間積分，得到姿態(tài)方位角信號(hào)。

由于角速率解算單元解算得到的結(jié)果是與角速率成比例關(guān)系的數(shù)字量，這個(gè)比例值在陀螺領(lǐng)域里稱為標(biāo)度因數(shù)，即把數(shù)字信號(hào)的單位轉(zhuǎn)化成角速率的單位。標(biāo)度因數(shù)通過常規(guī)測(cè)試方法獲得。將陀螺固定在轉(zhuǎn)臺(tái)上，選擇適當(dāng)?shù)慕撬俾蔬M(jìn)行旋轉(zhuǎn)。 獲得陀螺輸出數(shù)據(jù)。該數(shù)據(jù)為與角速率成比例關(guān)系的數(shù)字信號(hào)。將輸出數(shù)據(jù)與轉(zhuǎn)臺(tái)角速率進(jìn)行線性擬合，獲得比例值，即為標(biāo)度因數(shù)。

實(shí)施例2

與實(shí)施例1不同的是，作為另一種方案，所述的姿態(tài)解算單元執(zhí)行以下步驟：

S21，電路初始化，角速率解算單元以設(shè)定的采樣周期及采樣數(shù)n進(jìn)行角速率采樣，獲得n個(gè)采樣數(shù)據(jù)，在電路初始化及采樣過程中光纖陀螺儀與參照物保持相對(duì)靜止；

S22，對(duì)步驟S21得到的n個(gè)采樣數(shù)據(jù)求均值，作為初始零偏值，初始化完畢；

S23，獲取角速率解算單元解算得到的角速率；

S24，將步驟S23得到的角速率值減去所述的初始零偏值，得到扣除零偏值的角速率，消除零位誤差；

S25，重復(fù)步驟S23～S24，直到測(cè)量結(jié)束，將扣除零偏值的角速率累加后，乘以所述光纖陀螺儀的標(biāo)度因數(shù)，得到姿態(tài)方位角信號(hào)。

其余與實(shí)施例1相同。