專利名稱：模擬組合調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
各種實(shí)施方案涉及電系統(tǒng)。
背景技術(shù)：
可使用數(shù)字及/或模擬電路(例如，微處理器)的電子系統(tǒng)(舉例來說)通常在被 供以供電電壓時操作。許多電子系統(tǒng)經(jīng)設(shè)計以根據(jù)經(jīng)調(diào)節(jié)以提供在適合于電路的電壓 范圍內(nèi)的電壓的供電電壓操作。
電壓調(diào)節(jié)器通常可包括具有耦合到電源的輸入及耦合到負(fù)載的輸出的裝置。在操 作中，電壓調(diào)節(jié)器可從電源汲取能量且以經(jīng)調(diào)節(jié)的電壓將能量遞送到負(fù)載。 一般來說， 電源及負(fù)載的電壓可大致取決于彼此，且所述電壓可大致不同。在正常操作中，電壓 調(diào)節(jié)器操作以以標(biāo)稱電壓的操作范圍內(nèi)的電壓向負(fù)載供應(yīng)電流?？芍付承╇妷赫{(diào)節(jié) 器將被供應(yīng)到負(fù)載的電壓調(diào)節(jié)到(舉例來說)標(biāo)稱電壓的1%、 5%或10%的公差內(nèi)。
調(diào)節(jié)器供應(yīng)到負(fù)載的標(biāo)稱電壓可取決于被供電的負(fù)載的類型。在某些數(shù)字系統(tǒng)中， 電壓調(diào)節(jié)器可供應(yīng)(舉例來說)3.3伏或5伏的標(biāo)稱電壓。在某些模擬系統(tǒng)中，電壓調(diào) 節(jié)器可供應(yīng)(舉例來說)-5伏、2.5伏、5伏或12伏的標(biāo)稱電壓。許多其它公差及/或 標(biāo)稱電壓也是可行的。
電壓調(diào)節(jié)器可以是各種設(shè)計。舉例來說，某些切換模式的dc到dc變換器可通過 將能量快速存儲到能量存儲元件(例如，感應(yīng)器、電容器)中及從所述能量存儲元件 快速釋放能量來產(chǎn)生經(jīng)調(diào)節(jié)的輸出電壓。某些切換模式的電壓調(diào)節(jié)器拓?fù)涞膶?shí)例包括 電荷泵、升壓、降壓、升降壓、反激、SEPIC、 Cuk及正激變換器。另一種類型的電壓 調(diào)節(jié)器是線性調(diào)節(jié)器。線性調(diào)節(jié)器的實(shí)例可包括串聯(lián)旁路及并聯(lián)調(diào)節(jié)器。

發(fā)明內(nèi)容
若干種方法及設(shè)備可提供多重輸入電壓調(diào)節(jié)，其中當(dāng)輸入電壓中的差落在一電壓 范圍內(nèi)時，被供應(yīng)到輸出節(jié)點(diǎn)的電流根據(jù)電壓調(diào)節(jié)器的相應(yīng)輸入電壓在電壓調(diào)節(jié)器之 間進(jìn)行分流。當(dāng)輸入電壓中的差落在所述電壓范圍之外時，那么大致通過具有最高輸 入電壓的電壓調(diào)節(jié)器供應(yīng)到所述輸出節(jié)點(diǎn)的電流。在某些實(shí)施方案中，可至少部分地 通過晶體管柵極到源極閾值電壓特性來確定所述電壓范圍。在一個實(shí)例中，組合智能 卡中的雙輸入電壓調(diào)節(jié)器系統(tǒng)基于相應(yīng)輸入電壓之間的相對電壓從接觸及/或不接觸 (例如，以感應(yīng)方式耦合)的電源供應(yīng)電流。
4某些實(shí)施方案可提供一個或一個以上優(yōu)點(diǎn)。舉例來說，某些實(shí)施方案可大致減輕 可因瞬時功率條件而產(chǎn)生的可能誤操作。因此，可在可用電源的相對強(qiáng)度變化期間維
持強(qiáng)健的性能。在某些實(shí)施方案中，用于多個獨(dú)立電源輸入中的每一者的調(diào)節(jié)器之間 的電流分流的平滑轉(zhuǎn)換可大致減少或防止(舉例來說)數(shù)據(jù)錯誤或其它假信號。單個 晶體管壓降架構(gòu)在不大致增加晶體管大小的情況下提供低去勵電壓調(diào)節(jié)能力。某些實(shí) 施方案可通過連接到非現(xiàn)用功率輸入的調(diào)節(jié)器來大致防止逆電流。另外，通過借助未 選定或未耦合到現(xiàn)用電源的調(diào)節(jié)器晶體管大致減小或防止逆(例如，反饋)電流可在 寬廣的操作條件范圍上實(shí)現(xiàn)低功率操作。在某些實(shí)施方案中，可通過選擇從最高可用 電源汲取電力來增強(qiáng)性能。
在附圖及下文說明中闡述一個或一個以上實(shí)施方案的細(xì)節(jié)。根據(jù)所述說明及圖式 且根據(jù)權(quán)利要求書，將明了其它特征、目的及優(yōu)點(diǎn)。


圖1顯示包括經(jīng)配置以從多個電源接收電力的雙輸入電壓調(diào)節(jié)器的實(shí)例性系統(tǒng)。 圖2圖解說明經(jīng)配置以在多個電源之間進(jìn)行轉(zhuǎn)換的雙輸入電壓調(diào)節(jié)器的實(shí)例。 圖3是顯示一個電源的電壓相對于另一電源變化時的電流轉(zhuǎn)換的實(shí)例的曲線圖。 圖4顯示實(shí)施使用PMOS及NMOS晶體管的雙輸入電壓調(diào)節(jié)器的實(shí)例性電路的示 意圖。
圖5A-B顯示電壓選擇模塊的實(shí)例性實(shí)施方案。 在各個圖式中，相同的參考符號指示相同的元件。
具體實(shí)施例方式
圖1顯示包括經(jīng)配置以從多個(例如，獨(dú)立)電源接收電力的雙輸入電壓調(diào)節(jié)器 (DIVR) 105的實(shí)例性系統(tǒng)100。 DIVR 105分別從輸入節(jié)點(diǎn)110、 115接收輸入電壓 VI、 V2，且在輸出節(jié)點(diǎn)125處以經(jīng)調(diào)節(jié)的電壓V輸出將輸出電流I輸出供應(yīng)到裝置(例 如，處理系統(tǒng)120)。在一個實(shí)施方案中，當(dāng)VI及V2在彼此的電路相依窗口內(nèi)時， DIVR 105從兩個輸入節(jié)點(diǎn)110、 115汲取電流以供應(yīng)I輸出。當(dāng)V1與V2之間的差落 在所述窗口之外時，DIVR 105從分別具有最高電壓輸入VI或V2的輸入節(jié)點(diǎn)110或 115汲取電流以供應(yīng)I輸出。因此，舉例來說，當(dāng)輸入電壓V1、 V2獨(dú)立地變化(例如， 接通、關(guān)斷、加強(qiáng)、減弱)時，DIVR105可在輸出節(jié)點(diǎn)125處供應(yīng)輸出電壓V輸出， 而具有大致減小或消除的瞬時效應(yīng)。
在某些實(shí)施方案中，DIVR105可包括操作以大致阻擋從輸出節(jié)點(diǎn)125到輸入節(jié)點(diǎn) 110、 115中的一者的逆電流的晶體管。舉例來說，當(dāng)VI與V2之間的差落在電路相依 窗口之外時，可大致阻擋到具有最低電壓輸入VI、 V2的輸入節(jié)點(diǎn)110、 115的逆電流。
系統(tǒng)100從外部源130、 135接收電力，所述外部源分別通過接口 140、 145耦合到系統(tǒng)100。在所描繪的實(shí)例中，系統(tǒng)100從源130、 135接收電力及/或數(shù)據(jù)。在某些 實(shí)施方案中，接口140、 145中的一者或其兩者可將所接收的數(shù)據(jù)信號變換為功率信號 以向處理系統(tǒng)120供應(yīng)操作功率。在某些實(shí)例中，接口 140、 145中的任一者可包括單 獨(dú)或集成的功率及數(shù)據(jù)端口以用于耦合到對應(yīng)的源130、 135。
在所描繪的實(shí)例中，源130包括電源150及數(shù)據(jù)接口 155，且源135包括電源160 及數(shù)據(jù)接口 165。電源150、 160可分別通過接口 140、 145向系統(tǒng)100傳輸電力。數(shù)據(jù) 接口 155、 165可通過分別通過接口 140、 145傳輸及/或接收數(shù)據(jù)來與系統(tǒng)100進(jìn)行通 信。
在各種實(shí)施方案中，接口140、 145可經(jīng)配置以接收有線信號及/或無線信號。
在某些實(shí)例中，系統(tǒng)100可從電纜接口 (例如，經(jīng)由通用串行總線(USB)接口) 接收電力及數(shù)據(jù)。在某些實(shí)例中，處理系統(tǒng)120可通過對應(yīng)的接口 140、 145與源130、 135中的任一者或其兩者進(jìn)行通信。
可將某些實(shí)施方案集成在智能卡中。在某些實(shí)施方案中，智能卡通過與適當(dāng)?shù)淖x 卡器系統(tǒng)進(jìn)行通信來發(fā)送及/或接收數(shù)據(jù)。當(dāng)卡建立到讀卡器系統(tǒng)的直接電連接時，某 些卡(通常稱作接觸卡)與讀卡器系統(tǒng)進(jìn)行通信。經(jīng)由所述直接接觸接口傳遞的數(shù)據(jù) 信號可依從特定的通信協(xié)議，例如ISO/IEC 7816或ISO/IEC 7810 (ISO是指國際標(biāo)準(zhǔn) 化組織；IEC是指國際電信聯(lián)盟)。其它卡(稱作不接觸卡)可使用RF (射頻)信號 無線地與讀卡器系統(tǒng)進(jìn)行通信。由不接觸卡使用的RF數(shù)據(jù)信號可依從特定的通信協(xié) 議，例如ISO/IEC 14443或ISO/IEC 15693。
各種類型的電源可供應(yīng)用于操作集成電路卡中的電路的電力。舉例來說，某些卡 由集成電力存儲裝置(例如，電池或大值電容器)供電?？赏ㄟ^建立與連接到電源的 端子的直接電接觸來對接觸類型的卡供電，所述電源可以是(舉例來說)集成在讀卡 器系統(tǒng)中的電力供應(yīng)?？赏ㄟ^捕獲并存儲由讀卡器系統(tǒng)傳輸?shù)纳漕l(RF)能量來對不 接觸類型的智能卡供電。
混合類型的智能卡(有時稱作組合卡)可通過直接電接觸或到讀卡器系統(tǒng)的RF 耦合來交換數(shù)據(jù)。
在說明性實(shí)例中，接口 140可以是接觸接口，且接口 145可以是無線接口。接觸 接口 140可從原電池、二次電池接收電力及/或效用電力。無線接口 145可通過(舉例 來說)對所接收的射頻(RF)信號進(jìn)行整流使得能量可被存儲在電池或電容器中來接 收電力。
從電源150、 160提供的電壓可獨(dú)立地變化。舉例來說，VI可由接觸讀卡器裝置 中的相對硬的電壓源供應(yīng)，且當(dāng)建立與接口 140的接觸時，Vl可呈現(xiàn)接通，且當(dāng)斷開 與接口140的接觸時，Vl可呈現(xiàn)關(guān)斷?？赏ㄟ^到不接觸讀卡器裝置的電磁耦合來供應(yīng) V2。在此實(shí)例中，V2可大致依據(jù)天線相對于場的定向、距離傳輸器的距離、場失真對 象(例如，金屬及/或損失電介質(zhì)對象)的存在或缺少、信號反射、濕度等而變化。相 應(yīng)地，V2可在小于V1、大致接近V1或大于VI之間變化。因此，VI與V2之間的差有時在電路相依窗口內(nèi)(例如，0.2V、 0.3V、 0.4V、 0.5V、 0.6V、 0.7V、 0.8V、 0.9V、 IV等)。有時，VI與V2之間的差可在所述電路相依窗口 之外。在一個實(shí)施方案中，當(dāng)VI及V2在所述窗口內(nèi)時，DIVR105從兩個電源150、 160汲取電力。當(dāng)VI及V2在所述窗口之外時，DIVR 105大致從分別供應(yīng)最高電壓 VI或V2的電源150或160汲取電力。
在說明性實(shí)例中，接口 140接收電池電力且接口 145接收RF電力。Vl最初是恒 定的且V2最初是無動力的，使得(Vl-V2)在電路相依窗口之外。DIVR105大致從輸 入節(jié)點(diǎn)IIO汲取電流以供應(yīng)I輸出。另外，大致無電流流過輸入節(jié)點(diǎn)115。當(dāng)RF場強(qiáng) 度增加(例如，當(dāng)將接口 145帶到大致靠近RF源135時)時，V2增加，且因此(VI-V2)減小。當(dāng)(Vl-V2)在所述窗口內(nèi)時，DIVR105使用來自兩個輸入節(jié)點(diǎn)110、 115 的電流供應(yīng)I輸出。在某些實(shí)施方案中，從輸入節(jié)點(diǎn)110、 115所汲取電流量與VI、 V2直接相關(guān)。當(dāng)RF場強(qiáng)度繼續(xù)增加時，V2可變得大于V1，使得(Vl-V2)在所述窗 口之外。當(dāng)(Vl-V2)在所述窗口之外且V2 〉 VI時，DIVR 105大致從輸入節(jié)點(diǎn)115 汲取電流。參照圖3說明相對于V1與V2之間的差的電流轉(zhuǎn)換的實(shí)例。
圖2圖解說明經(jīng)配置以在其相對電壓變化時轉(zhuǎn)換由電源150、 160供應(yīng)的電流的 DIVR105的實(shí)例。DIVR105包括用以調(diào)節(jié)從輸入節(jié)點(diǎn)110供應(yīng)的電壓的晶體管205， 及用以調(diào)節(jié)從輸入節(jié)點(diǎn)115供應(yīng)的電壓的晶體管210。 DIVR105在晶體管205、 210的 漏極端子處產(chǎn)生調(diào)節(jié)器輸出電壓V輸出，所述晶體管耦合到輸出節(jié)點(diǎn)125。如圖2中 所示，從由穿過晶體管205、 210的電流I1、 12指示的任一或兩個電流路徑供應(yīng)輸出電 流I輸出。電流Il、 12由晶體管205、 210的柵極到源極電壓(Vgs)控制。控制所供 應(yīng)的柵極電壓，使得在操作期間I輸出由II及/或12連續(xù)地供應(yīng)。
DIVR 105包括柵極偏置電路215、 220以分別控制晶體管205及晶體管210處的 柵極電壓。柵極偏置電路215、 220可通過控制柵極電壓來調(diào)節(jié)V輸出。在所描繪的實(shí) 例中，晶體管205、 210是p溝道增強(qiáng)型金屬氧化物半導(dǎo)體場效晶體管(PMOS)。當(dāng) Vgs大于電路相依電壓閾值(Vt)時，可關(guān)斷PMOS晶體管205、 210且其可大致不傳 導(dǎo)電流。當(dāng)Vgs小于Vt時，可接通PMOS晶體管205、 210且其可傳導(dǎo)從源極到漏極 的電流。在各種實(shí)施方案費(fèi)中，Vt可取決于晶體管及其它電路元件的類型。通常，PMOS 晶體管的Vt的范圍可從(舉例來說)約-4V到約0V。
柵極偏置電路215、 220控制所供應(yīng)的柵極電壓以允許在電源150、 160之間進(jìn)行 轉(zhuǎn)換(例如，平滑轉(zhuǎn)換)。柵極偏置電路215由電壓V1供電，且柵極偏置電路220由 電壓V2供電。在某些情況下，例如當(dāng)V1約等于V2時，柵極偏置電路215、 220可向 晶體管205、 210供應(yīng)大致相同的柵極電壓。
柵極偏置電路215、 220可基于VI與V2之間的相對差來控制II及12。在操作期 間，當(dāng)電壓V1或V2相對于柵極電壓過低而不能夠滿足閾值電壓條件(例如，Vgs>Vt) 時，那么關(guān)斷對應(yīng)的電流路徑。
當(dāng)VI及V2兩者高于所供應(yīng)的柵極電壓時，DIVR 105的操作取決于VI與V2之
7間的相對差。舉例來說，當(dāng)電壓V1及V2在所述窗口內(nèi)時，晶體管205、 210可允許電 流Il、 12流過晶體管205、 210以供應(yīng)I輸出，因?yàn)閂gs低于Vt?；赩1及V2，電 流Il、 12的量值變化。舉例來說，當(dāng)V1大于V2時，11大于12。當(dāng)電壓V1及V2在 所述窗口之外時，可控制Vgs，使得I輸出大致由具有最高輸入電壓V1、 V2的源150 或160供應(yīng)。舉例來說，當(dāng)V1〉V2，且V1及V2在所述窗口之外時，I輸出大致由源 150供應(yīng)。
柵極偏置電路215、220分別基于從運(yùn)算放大器225接收的控制信號V偏壓及電壓 VI、 V2來產(chǎn)生柵極電壓。運(yùn)算放大器225在節(jié)點(diǎn)230處接收參考輸入及反饋輸入。晶 體管205、 210、柵極偏置電路215、 220及運(yùn)算放大器225組合以形成反饋電路以調(diào)節(jié) V輸出并控制電流路徑中的電流Il、 12。在某些實(shí)施方案中，所述反饋電路操作以控制 晶體管205、 210的Vgs，使得DIVR 105在VI及V2在所述窗口內(nèi)時依據(jù)V輸出從輸 入節(jié)點(diǎn)110、 115同時汲取電流?；赩I、 V2及V輸出，所述反饋電路產(chǎn)生晶體管205、 210的柵極偏置電壓以調(diào)節(jié)V輸出且在電源150、 160的電壓變化時平滑地轉(zhuǎn)換穿過晶 體管205、 210的電流。當(dāng)V1及V2在所述電壓窗口以外時，所述反饋電路可控制晶體 管205、 210處的Vgs，使得大致所有I輸出流過耦合到最高可用輸入電壓VI、 V2的 晶體管。
圖3是圖解說明電壓差(V2 - VI = AV)在一范圍上變化時的電流轉(zhuǎn)換(例如， 平滑地)的實(shí)例性曲線圖300。曲線圖300包括代表AV的數(shù)量的水平軸線305及代表 穿過圖2的晶體管205、 210的電流I1、 12的垂直軸線310。
在曲線圖300中，線315、 320圖示11、 12在AV的范圍上的特性。在DIVR 105 中，I輸出=11+12。在所顯示的實(shí)例中，11及I2在AV的范圍上平滑且連續(xù)地改變。 舉例來說，曲線315、 320中不存在急劇的不連續(xù)。因此，I輸出由至少一個電力供應(yīng) 連續(xù)地供應(yīng)。相應(yīng)地，在某些實(shí)施例中，DIVR105可有利地在假信號大致減少的情況 下供應(yīng)輸出電流I輸出。特定來說，響應(yīng)于輸入電壓V1、 V2中的轉(zhuǎn)換。舉例來說，當(dāng) 突然從系統(tǒng)100移除電源160，從而迫使DIVR 105從來自電源160的供電電流轉(zhuǎn)換到 來自電源150的供電電流時，所述轉(zhuǎn)換可在假信號大致減少的情況下平滑地發(fā)生。
如圖3中所示，曲線圖300顯示三個操作區(qū)域。當(dāng)AV在-Vdl與Vd2之間的電路 相依窗口內(nèi)(包括-Vdl及Vd2)時，DIVR105在區(qū)域1中操作。當(dāng)AV小于-Vdl時， DIVR 105在區(qū)域2a中操作。當(dāng)AV大于Vd2時，DIVR 110可在區(qū)域2b中操作。
當(dāng)DIVR105在區(qū)域1中操作時，電源150、 160可同時供應(yīng)I輸出。如曲線圖300 中所示，DIVR105汲取電流I1及/或12以供應(yīng)I輸出。在AV:-Vdl處，DIVR 105可 大致僅汲取Il以供應(yīng)I輸出，使得I1大致等于I輸出。當(dāng)AV增加時，12增加且I1減 小，使得大約11+12=1輸出。在AV = Vd2處，DIVR 105可大致僅汲取12以供應(yīng)I輸出， 使得12大致等于I輸出。窗口寬度的范圍是從-Vdl到Vd2。在某些實(shí)例中，Vdl及 Vd2可相同(例如，|Vdl| = |Vd2| = 0.4V)。在其它實(shí)例中，電源150、 160的閾值Vdl、 Vd2可不均衡。舉例來說，Vdl可以是約0.6V且Vd2可以是約0.4V。 Vdl及Vd2是且可以基于電路相依特性(例如，晶體管205、 210的柵極到源極閾值)而確定。在說 明性實(shí)例中，工藝參數(shù)變化可引起Vt的變化(例如，約+/- 100 mV)。各種其它因素 也可影響窗口寬度。在某些實(shí)例中，當(dāng)溫度降低及/或當(dāng)PMOS裝置的從源極到漏極的 電壓降低時，Vt可增加。另外，裝置匹配可影響窗口寬度。
當(dāng)DIVR 105在區(qū)域2a中操作時，電源150供應(yīng)大致所有I輸出且耦合到電源160 的電流路徑供應(yīng)很少或不供應(yīng)電流。在所描繪的實(shí)例中，12大致為零但在區(qū)域2a中保 持為非負(fù)。當(dāng)DIVR 105在區(qū)域2b中操作時，電源160提供大致所有I輸出且耦合到 電源150的電流路徑供應(yīng)很少或不供應(yīng)電流。在所描繪的實(shí)例中，II大致為零但在區(qū) 域2b中保持為非負(fù)。
作為說明性實(shí)例，假設(shè)DIVR105正將輸出節(jié)點(diǎn)125調(diào)節(jié)到2.5V，同時供應(yīng)約1.7 mA的負(fù)載電流。假設(shè)電源150正將VI供應(yīng)到大致恒定的電壓3.7V，且V2從OV上 升到6V。最初，DIVR 105在區(qū)域2a中操作。當(dāng)V2從OV上升到約(3.7 - Vdl) V時， DIVR 105繼續(xù)在區(qū)域2a中操作且大致所有I輸出從II供應(yīng)(例如，II大致為1.7 mA， 且I2大致為零且非負(fù))。當(dāng)V2及V1在所述窗口內(nèi)(例如，V2大于(3.7 - Vdl) V 但小于(3.7 + Vd2) V)時，DIVR105在區(qū)域1中操作且I輸出大致從Il及I2供應(yīng)。 在針對區(qū)域1所顯示的實(shí)例中，當(dāng)V2增加時，II的貢獻(xiàn)降低且12的貢獻(xiàn)增加。在各 種實(shí)施方案中，II與12的和大致等于I輸出，而AV在操作區(qū)域1中。如圖所示，當(dāng) V2上升時，II的貢獻(xiàn)平滑地(例如，單調(diào)地)降低且I2的貢獻(xiàn)平滑地(例如，單調(diào)地) 增加。在某些實(shí)施方案中，例如當(dāng)V1大致等于V2時，電力供應(yīng)150、 160大致相等地 共享負(fù)載電流(例如，Il=I2 = 850pA)。當(dāng)V2大于(3.7 + Vd2) V時，DIVR 105在 區(qū)域2b中操作且大致所有I輸出從I2供應(yīng)(例如，12大致為1.7mA，且II大致為零 且非負(fù))。
圖4顯示實(shí)施參照圖2所說明的DIVR 105的實(shí)例性電路400的示意圖電路400 以額外細(xì)節(jié)顯示偏置電路215、 220及運(yùn)算放大器225。在某些實(shí)施方案中，可使用離 散及/或集成的組件或其任何組合來實(shí)施電路400。
如參照圖2所說明，DIVR105調(diào)節(jié)輸出電壓V輸出且在輸出節(jié)點(diǎn)125處供應(yīng)電流 I輸出且DIVR 105分別從輸入節(jié)點(diǎn)110、 115汲取電流I1、 12。晶體管205、 210可基 于晶體管205、 210處由柵極偏置電路215、 220供應(yīng)的柵極電壓來分別控制第一及第 二電流路徑中的電流Il、 12。
在某些情況下，柵極偏置電路215、 220可向晶體管205、 210的柵極供應(yīng)大致類 似的柵極電壓。柵極電路215、 220分別由電壓V1、 V2供應(yīng)。因此，由柵極偏置電路 215、 220中的每一者供應(yīng)的柵極偏壓可各自取決于對應(yīng)的所供應(yīng)電壓V1、 V2。在所描 繪的實(shí)例中，柵極偏置電路215、 220響應(yīng)于來自運(yùn)算放大器225的控制信號V偏壓。 在與所供應(yīng)電壓V1、 V2相關(guān)聯(lián)的限制內(nèi)，在此實(shí)例中，柵極偏置電路215、 220可響 應(yīng)于V偏壓來分別產(chǎn)生到晶體管205、 210的柵極電壓。
當(dāng)VI與V2之間的差在所述窗口 (例如，圖3中的電壓區(qū)域1)內(nèi)時，柵極偏置
9電路215、 220經(jīng)配置以允許I1及I2組合以供應(yīng)I輸出。當(dāng)VI與V2之間的差在所述 窗口 (例如，圖3中的電壓區(qū)域2a及2b)之外時，柵極偏置電路215、 220經(jīng)配置使 得大致所有I輸出通過其源極耦合到VI、 V2之間的較高電壓的晶體管205、 210供應(yīng)。
柵極偏置電路215、 220也可使用V偏壓來調(diào)節(jié)輸出電壓V輸出。為產(chǎn)生V偏壓， 運(yùn)算放大器225使用所接收的反饋電壓及輸入Vref。所接收的反饋電壓與V輸出直接 相關(guān)。根據(jù)Vref及反饋電壓，運(yùn)算放大器225將電壓V偏壓輸出到柵極偏置電路215、 220。基于V偏壓、V1及V2，柵極偏置電路215、 220允許電流I1、 12供應(yīng)I輸出， 或使得僅一個電流路徑供應(yīng)I輸出且大致阻擋逆電流。
當(dāng)V1、 V2中的僅一者低于(例如，電路相依)閾值時，運(yùn)算放大器225可控制 柵極偏置電路215、 220以大致阻擋穿過晶體管205或210的電流?？捎绊戨娐废嘁篱?值的因素包括但不限于用于實(shí)施柵極偏置電路215、 220的晶體管的特性(例如，閾值 電壓)及由運(yùn)算放大器225輸出的控制電壓。在說明性實(shí)例中，假設(shè)晶體管205被關(guān) 斷。電路400可通過關(guān)斷晶體管205來大致防止逆電流從輸出節(jié)點(diǎn)125流到輸入節(jié)點(diǎn) 110。因此，輸出電流I輸出大致由電流I2支持，且12不供應(yīng)穿過晶體管205的反饋 電流。
當(dāng)VI及V2兩者高于電路相依陶值時，柵極偏置電路215、 220可使用由運(yùn)算放 大器225產(chǎn)生的V偏壓來控制流過晶體管205、 210的電流I1及I2。電流Il、 12可取 決于(舉例來說)VI與V2之間的差在所述窗口之內(nèi)還是在所述窗口之外。
如果V1與V2之間的差在所述窗口之內(nèi)，那么運(yùn)算放大器225可控制柵極偏置電 路215、 220以使得兩個電流路徑傳導(dǎo)經(jīng)由晶體管205、 210的電流I1、 12。如果V1與 V2之間的差在所述窗口之外，那么運(yùn)算放大器225可控制柵極偏置電路215、 220以 使得具有最高電壓的電流路徑大致供應(yīng)電流I輸出。電流Il、 12的相對振幅可與相對
電壓V1及V2直接相關(guān)。在某些實(shí)例中，對于特定的差分電壓，當(dāng)負(fù)載電流變化時， 電流路徑之間的相對電流分流可大致保持恒定。電流II、 12的比率可在VI與V2之間 的電壓差范圍上變化，如曲線圖300中所示。
電路400還包括選擇供電電壓V1與V2之間的最高電壓的電壓選擇模塊450。電 壓選擇模塊450接收供電電壓且在節(jié)點(diǎn)V選擇處產(chǎn)生輸出電壓。在所描繪的實(shí)例中， 將輸出電壓供應(yīng)到偏置電路215、 220的PMOS晶體管的本體端子。
當(dāng)V1及V2變化時，V選擇處的輸出電壓可提供可從兩個供電電壓V1、 V2獲得 的大致最高供電電壓。V選擇可將大致最高的可用電壓提供到PMOS晶體管的本體端 子。舉例來說，將所述最高可用電壓供應(yīng)到PMOS裝置的襯底可(舉例來說)大致減 小或防止PMOS晶體管中內(nèi)部結(jié)的無意正向偏置。此外，在某些實(shí)施方案中，V選擇 可引起減小及/或防止(舉例來說)穿過未使用輸出PMOS裝置的源極體的逆電流。參 照圖5A-B進(jìn)一步詳細(xì)說明電壓選擇模塊450的某些實(shí)例。
圖5A-B顯示實(shí)施電壓選擇模塊450的實(shí)例性電路500、 550。如圖5A中所示，電 路500包括分別連接到電壓供應(yīng)VI及V2的兩個NMOS晶體管505、 510。電路500可將V1及V2中的較高者供應(yīng)到輸出節(jié)點(diǎn)V選擇。如在參照圖4的實(shí)例中所說明，舉 例來說，V選擇電壓可被供應(yīng)到偏置電路215、 220中的各個PMOS晶體管及/或晶體 管205、 210的襯底(例如，本體連接)。在某些實(shí)施方案中，將最高可用電壓供應(yīng)到 PMOS襯底可大致防止PMOS晶體管中內(nèi)部結(jié)的無意正向偏置。
在某些實(shí)施方案中，NMOS晶體管505、 510可具有大致為零的Vt。在某些實(shí)施 方案中，NMOS晶體管505、 510可具有正的閾值電壓(例如，高達(dá)至少約IV的Vt)。 在某些實(shí)例中，舉例來說，NMOS晶體管505、 510的Vds可能與Vt直接相關(guān)。NMOS 晶體管505、 510處的小Vt可引發(fā)跨越漏極端子及源極端子的小電壓降(Vds)。
在操作中，電壓選擇模塊450可在V選擇處選擇V1與V2之間的最高電壓。舉例 來說，假設(shè)Vt大致為0V。當(dāng)VI > V2時，V選擇處的電壓可大致為VI且可關(guān)斷NMOS 晶體管510，因?yàn)镹MOS晶體管510處的Vds (其為V選擇-V2)小于Vt (其大致為 OV)。當(dāng)V2〉V1時，V選擇處的電壓可大致為V2且可關(guān)斷NM0S晶體管505，因 為NMOS晶體管505處的Vds (其為V選擇-V1)小于Vt (其大致為0V)。
如圖5B中所示，電路550包括PMOS晶體管555、 560。舉例來說，當(dāng)使用具有 約為0的Vt的NMOS裝置時，電路550可提供優(yōu)點(diǎn)，例如額外的逆電流保護(hù)。在各種 實(shí)施方案中，PMOS裝置可促進(jìn)實(shí)現(xiàn)去勵電壓的減小及/或大小的減小。
另一選擇為，可使用電壓選擇模塊450的其它實(shí)施方案。舉例來說，電壓選擇模 塊可經(jīng)實(shí)施以使用具有大致為0的Vt的PMOS來選擇最低輸入電壓作為輸出。
盡管已參照以上圖式說明了便攜式的系統(tǒng)實(shí)例，但可在其它應(yīng)用中部署其它實(shí)施 方案，例如其它電路應(yīng)用、計算應(yīng)用、網(wǎng)絡(luò)應(yīng)用等。
在某些事實(shí)方案中，系統(tǒng)100可從兩個以上電源獲得電力。舉例來說，使用相同 的技術(shù)，DIVR105可使用三個或三個以上電源來調(diào)節(jié)V輸出。通過控制PMOS晶體管 中的每一者的柵極電壓(其調(diào)節(jié)輸入電壓)，DIVR105可控制所述電源中的每一者之 間的電流分流。當(dāng)輸入電壓在電壓范圍以外時，輸出功率由具有最高輸入電壓的電源 供應(yīng)。另外，通過對應(yīng)晶體管的適當(dāng)偏置，可針對多個源中的每一者大致防止逆電流。
在具有兩個以上電壓調(diào)節(jié)器的實(shí)施方案中，可使用各種操作模式。舉例來說，DIVR
105可從兩個以上輸入節(jié)點(diǎn)(例如，三個或三個以上電壓輸入)接收電流。每一輸入可 由柵極偏置電路響應(yīng)于從運(yùn)算放大器225產(chǎn)生的V偏壓信號而控制。當(dāng)一個以上電壓 高于電路相依閾值時，(舉例來說)柵極偏置電路可基于輸入電壓之間的相對電壓差 來控制流過每一電流路徑的電流量。
在某些其它實(shí)施方案中，舉例來說，可通過以電流比較器取代運(yùn)算放大器(opamp) 電路225 (參見圖2)及將參考電流與所遞送的負(fù)載電流相比較來以電流調(diào)節(jié)器替代電 壓調(diào)節(jié)器。
在某些實(shí)施方案中，DIVR105可經(jīng)配置以使用相對于電路參考電壓(例如，接地) 為負(fù)的電壓供應(yīng)。舉例來說，DIVR 105可針對所述負(fù)電壓使用N溝道MOS晶體管。 當(dāng)DIVR 105由負(fù)電壓供電時，柵極偏置電路215、 220可在輸入電壓之間的差在所述窗口以外時選擇來自具有最低(例如，最負(fù))電壓的輸入節(jié)點(diǎn)110、 115的現(xiàn)用電流。 當(dāng)輸入電壓之間的差在所述窗口之內(nèi)時，柵極偏置電路215、 220可允許多個(例如， 兩個)電流路徑同時支持輸出電流。在某些實(shí)施方案中，線性可足以在窗口的邊緣中 或周圍操作時大致避免顫動。在某些實(shí)施方案中，可任選地實(shí)施選擇性窗口特征以將 調(diào)節(jié)器中的一者暫時鎖定為其當(dāng)前狀態(tài)(例如，以供應(yīng)所有負(fù)載電流I輸出)。舉例來 說，如果VI源在V2可在其周圍操作的操作點(diǎn)處提供有限的穩(wěn)定性或較差的抗擾抗拒， 那么所述實(shí)施方案可是有利的。
盡管已說明架構(gòu)的特定特征，但可并入其它特征以改善性能。舉例來說，可提供 其它硬件及軟件以使用一個或一個以上協(xié)議、無線(例如，紅外線)通信、所存儲的 操作能量及電力供應(yīng)(例如，電池)、切換及/或線性電力供應(yīng)電路、軟件維護(hù)(例如， 自測試、升級)來執(zhí)行例如網(wǎng)絡(luò)或其它通信等操作?？商峁┮粋€或一個以上通信接口 以支持?jǐn)?shù)據(jù)存儲及相關(guān)操作。
可將某些系統(tǒng)實(shí)施為可與本發(fā)明的實(shí)施方案一同使用的計算機(jī)系統(tǒng)。舉例來說， 各種實(shí)施方案可包括數(shù)字及/或模擬電路、計算機(jī)硬件、固件、軟件或其組合。
在各種實(shí)施方案中，系統(tǒng)100可使用合適的通信方法、裝備及技術(shù)進(jìn)行通信。舉 例來說，系統(tǒng)100可使用點(diǎn)對點(diǎn)通信(其中消息經(jīng)由專用物理鏈路(例如，光纖鏈路、 點(diǎn)對點(diǎn)線路、菊鏈)從源直接輸送到接收器)來與兼容的裝置(例如，能夠向及/或從 系統(tǒng)100傳送數(shù)據(jù)的裝置)進(jìn)行通信。所述系統(tǒng)的組件可在通信網(wǎng)絡(luò)上通過任何模擬 或數(shù)字?jǐn)?shù)據(jù)通信形式或媒體(包括基于包的消息)來交換信息。通信網(wǎng)絡(luò)的實(shí)例包括 (例如)LAN (局域網(wǎng))、WAN (廣域網(wǎng))、MAN (城域網(wǎng))、無線及/或光學(xué)網(wǎng)絡(luò) 及形成因特網(wǎng)的計算機(jī)及網(wǎng)絡(luò)。其它實(shí)施方案可(舉例來說)通過使用單向射頻(RF) 信號通過向通過通信網(wǎng)絡(luò)耦合在一起的所有或大致所有裝置進(jìn)行廣播來輸送消息。另 外其它實(shí)施方案可輸送以高方向性為特征的消息，例如使用方向性(即，窄束)天線 或紅外線信號(其可任選地與聚焦光學(xué)器件一同使用)傳輸?shù)腞F信號。使用適當(dāng)?shù)慕?口及協(xié)議的另外其它實(shí)施方案也是可行的，例如(以實(shí)例的方式而非打算限制)USB 2.0、 火線(Fi腹ire) 、 ATA/IDE、 RS-232、 RS-422、 RS-485、 802.11 a/b/g、 Wi-Fi、以太網(wǎng)、 IrDA、 FDDI (光纖分布式數(shù)據(jù)接口)、權(quán)標(biāo)環(huán)網(wǎng)絡(luò)或基于頻分、時分或碼分的多路復(fù) 用技術(shù)。某些實(shí)施方案可任選地并入例如針對數(shù)據(jù)完整性的錯誤檢查及校正(ECC)或 安全措施(例如，加密(例如，WEP)及口令保護(hù))等特征。
已說明了本發(fā)明的多個實(shí)施方案。然而，應(yīng)了解，可在不背離本發(fā)明的精神及范 圍的前提下對本發(fā)明做各種修改。舉例來說，只要可實(shí)現(xiàn)有利結(jié)果，便可以不同的順 序來執(zhí)行所揭示技術(shù)的步驟，以不同的方式組合所揭示系統(tǒng)中的組件，或以其它組件 來取代或補(bǔ)充所述組件。可在硬件、軟件或其組合中執(zhí)行所述功能及過程(包括算法)， 且可在不同于所說明的那些模塊或硬件的模塊或硬件上執(zhí)行某些實(shí)施方案。因此，其 它實(shí)施方案歸屬于以上權(quán)利要求書的范圍內(nèi)。
1權(quán)利要求
1、一種系統(tǒng)，其包含第一電流路徑，其在第一供應(yīng)節(jié)點(diǎn)與輸出節(jié)點(diǎn)之間；第二電流路徑，其在第二供應(yīng)節(jié)點(diǎn)與所述輸出節(jié)點(diǎn)之間；及控制電路，其用以通過向每一電流路徑供應(yīng)控制信號來調(diào)節(jié)所述輸出節(jié)點(diǎn)處的電壓，所述控制電路可操作以在所述第一節(jié)點(diǎn)處的電壓與所述第二供應(yīng)節(jié)點(diǎn)處的電壓之間的差落在一電壓范圍內(nèi)時在所述電流路徑之間分流被供應(yīng)到所述輸出節(jié)點(diǎn)的電流，且否則從具有較高電壓的所述供應(yīng)節(jié)點(diǎn)供應(yīng)大致所有所述輸出電流。
2、 如權(quán)利要求l所述的系統(tǒng)，其中當(dāng)所述第二供應(yīng)節(jié)點(diǎn)處的電壓在所述電壓范 圍內(nèi)增加時，被供應(yīng)到所述輸出節(jié)點(diǎn)的電流從所述第一電流路徑大致平滑地轉(zhuǎn)換到所 述第二電流路徑。
3、 如權(quán)利要求l所述的系統(tǒng)，其中當(dāng)所述第一供應(yīng)節(jié)點(diǎn)處的電壓在所述電壓范 圍內(nèi)增加時，被供應(yīng)到所述輸出節(jié)點(diǎn)的電流從所述第二電流路徑大致平滑地轉(zhuǎn)換到所 述第一電流路徑。
4、 如權(quán)利要求l所述的系統(tǒng)，其中所述控制電路通過供應(yīng)所述控制信號以偏置 所述電流路徑中的一者中的晶體管來分流所述電流。
5、 如權(quán)利要求4所述的系統(tǒng)，其中所述第一電流路徑包含具有連接到所述第一 電壓供應(yīng)節(jié)點(diǎn)的源極端子的PMOS晶體管。
6、 如權(quán)利要求5所述的系統(tǒng)，其中所述第二電流路徑包含具有連接到所述第二 供應(yīng)節(jié)點(diǎn)的源極端子的PMOS晶體管。
7、 如權(quán)利要求6所述的系統(tǒng)，其中所述輸出節(jié)點(diǎn)連接到所述第一電流路徑中的 第一PMOS晶體管的漏極端子且連接到所述第二電流路徑中的第二PMOS晶體管的 漏極端子。
8、 如權(quán)利要求7所述的系統(tǒng)，其中所述控制電路提供偏置信號以調(diào)制所述第一 及第二PMOS晶體管。
9、 如權(quán)利要求l所述的系統(tǒng)，其進(jìn)一步包含柵極偏置電路以向所述第一PMOS 晶體管的柵極端子及向所述第二 PMOS晶體管的柵極端子供應(yīng)大致相同的電壓。
10、 如權(quán)利要求l所述的系統(tǒng)，其進(jìn)一步包含智能卡，所述智能卡包括所述第一 電流路徑、所述第二電流路徑及所述控制器。
11、 如權(quán)利要求l所述的系統(tǒng)，其中所述電壓范圍的跨度高達(dá)約l伏。
12、 如權(quán)利要求l所述的系統(tǒng)，其中所述電壓范圍的跨度在約0.2伏與約0.8伏 之間。
13、 如權(quán)利要求1所述的系統(tǒng)，其中所述第一電流路徑及所述第二電流路徑各自 包含結(jié)型場效晶體管。
14、 如權(quán)利要求1所述的系統(tǒng)，其中所述第一電流路徑及所述第二電流路徑各自 包含雙極結(jié)型晶體管。
15、 一種方法，其包含 在電壓調(diào)節(jié)器的第一輸入處接收第一電壓； 在所述電壓調(diào)節(jié)器的第二輸入處接收第二電壓； 調(diào)節(jié)所述電壓調(diào)節(jié)器的輸出處的電壓；及當(dāng)所述第一電壓與所述第二電壓之間的差落在一電壓范圍之外時，大致僅從具有 較高輸入電壓的所述輸入向所述輸出供應(yīng)電流，且當(dāng)所述第一與第二電壓之間的差落 在所述電壓范圍內(nèi)時，向所述輸出供應(yīng)電流使得從所述輸入中的每一者供應(yīng)的所述電 流根據(jù)其相應(yīng)輸入處的所述電壓來分流。
16、 如權(quán)利要求15所述的方法，其中所述電壓范圍大致取決于晶體管的柵極到 源極閾值電壓。
17、 如權(quán)利要求15所述的方法，其中所述電壓范圍包含選自由以下各項(xiàng)組成的 電壓群組的電壓約O.l、約0.2、約0.3、約0.4、約0.5、約0.6、約0.7、約0.8、約 0.9及約1.0伏。
18、 如權(quán)利要求15所述的方法，其進(jìn)一步包含通過與連接器的物理接觸向所述 第一輸入供應(yīng)電力。
19、 如權(quán)利要求15所述的方法，其進(jìn)一步包含通過無線接口向所述第二輸入供 應(yīng)電力。
20、 如權(quán)利要求15所述的方法，其進(jìn)一步包含通過可操作以接收所述第一電壓 的接口傳送數(shù)據(jù)。
21、 如權(quán)利要求20所述的方法，其進(jìn)一步包含通過可操作以接收所述第二電壓 的接口傳送數(shù)據(jù)。
22、 如權(quán)利要求15所述的方法，其進(jìn)一步包含選擇所述第一及第二輸入處的最 高可用電壓以偏置所述電壓調(diào)節(jié)器中的晶體管的襯底。
全文摘要
方法及設(shè)備可提供多重輸入電壓調(diào)節(jié)，其中當(dāng)輸入電壓中的差落在一電壓范圍內(nèi)時，被供應(yīng)到輸出節(jié)點(diǎn)的電流根據(jù)電壓調(diào)節(jié)器的相應(yīng)輸入電壓在電壓調(diào)節(jié)器之間進(jìn)行分流。當(dāng)輸入電壓中的所述差落在所述電壓范圍之外時，那么大致通過具有最高輸入電壓的電壓調(diào)節(jié)器供應(yīng)到所述輸出節(jié)點(diǎn)的電流。在某些實(shí)施方案中，可至少部分地通過晶體管柵極到源極閾值電壓特性來確定所述電壓范圍。在一個實(shí)例中，組合智能卡中的雙輸入電壓調(diào)節(jié)器系統(tǒng)基于所述相應(yīng)輸入電壓之間的相對電壓而從接觸及/或不接觸(例如，以感應(yīng)方式耦合)的電源供應(yīng)電流。
文檔編號G06F1/26GK101523327SQ200780036651
公開日2009年9月2日 申請日期2007年9月28日 優(yōu)先權(quán)日2006年10月4日
發(fā)明者科林·貝茨, 路易斯·弗魯 申請人:愛特梅爾公司