雙路高速線陣ccd數(shù)據(jù)采集電路的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種雙路高速線陣CCD數(shù)據(jù)采集電路，包括CCD數(shù)據(jù)采集模塊、放大模塊、A/D轉(zhuǎn)換模塊、存儲(chǔ)模塊，同步時(shí)序模塊，嵌入式控制器。在同步時(shí)序模塊的控制下，實(shí)現(xiàn)數(shù)據(jù)采集、轉(zhuǎn)換和存儲(chǔ)的同步。本實(shí)用新型能夠在很寬的波長(zhǎng)范圍內(nèi)測(cè)量光譜信號(hào)，無(wú)需更換設(shè)備，一次就能夠?qū)⑺枰獪y(cè)量工作完成，大大提高測(cè)量效率。
【專(zhuān)利說(shuō)明】雙路高速線陣CCD數(shù)據(jù)采集電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種線陣CXD數(shù)據(jù)采集電路。尤其是一種基于雙片CXD的光譜信號(hào)采集電路，屬于線陣CCD數(shù)據(jù)采集的【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]CCD(Charge Coupled Devices)是一種電荷親合器件，在精密測(cè)量、非接觸無(wú)損檢測(cè)、圖像處理等領(lǐng)域發(fā)揮重要作用。線陣CCD具有體積小、分辨率高、穩(wěn)定性好、抗干擾能力強(qiáng)、測(cè)量誤差小等特點(diǎn)，廣泛應(yīng)用于光譜測(cè)量系統(tǒng)中。當(dāng)所檢測(cè)的光譜波長(zhǎng)范圍較大時(shí)，一片CCD不能夠檢測(cè)所有波長(zhǎng)范圍的光譜，此時(shí)需要更換不同種類(lèi)的測(cè)量?jī)x器。因此，設(shè)計(jì)一種雙路高速線陣CCD數(shù)據(jù)采集電路來(lái)解決以上問(wèn)題是有現(xiàn)實(shí)意義的。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的是提供一種雙路的高速線陣CCD數(shù)據(jù)采集電路，克服現(xiàn)有技術(shù)中單片CCD電路所測(cè)光譜波長(zhǎng)范圍窄的缺點(diǎn)，提高資源的利用率。
[0004]本實(shí)用新型的目的通過(guò)以下技術(shù)方案予以實(shí)現(xiàn):
[0005]所述雙路線陣CCD數(shù)據(jù)采集電路包括:CCD數(shù)據(jù)采集、放大、A/D轉(zhuǎn)換、存儲(chǔ)模塊，同步時(shí)序模塊，嵌入式控制器。其中CCD數(shù)據(jù)采集、放大、轉(zhuǎn)換、存儲(chǔ)模塊為并行雙路方式。
[0006]所述線陣CCD模塊的控制端與同步時(shí)序模塊連接，線陣CCD模塊的輸出端與放大模塊的輸入端連接；放大模塊的輸出端與A/D轉(zhuǎn)換模塊的輸入端連接;A/D轉(zhuǎn)換模塊的輸出端與FIFO存儲(chǔ)模塊的輸入端連接。所述雙路CCD采集模塊、A/D轉(zhuǎn)換模塊、以及FIFO存儲(chǔ)模塊的控制信號(hào)分別來(lái)自于同步時(shí)序模塊所產(chǎn)生的同步時(shí)序。存儲(chǔ)模塊的輸出端與嵌入式控制器連接。
[0007]所述同步時(shí)序模塊的輸入端連接嵌入式控制器，接收控制信號(hào)。
[0008]所述CCD采集模塊、A/D轉(zhuǎn)換模塊、以及FIFO存儲(chǔ)模塊在同步時(shí)序模塊的控制下，實(shí)現(xiàn)雙路數(shù)據(jù)采集、轉(zhuǎn)換和存儲(chǔ)的同步。
[0009]與現(xiàn)有的技術(shù)相比，本實(shí)用新型的有益效果是:能夠在很寬的波長(zhǎng)范圍內(nèi)測(cè)量光譜信號(hào)，無(wú)需更換設(shè)備，一次就能夠?qū)⑺枰獪y(cè)量工作完成，大大提高測(cè)量效率。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]圖1為本實(shí)用新型的系統(tǒng)總體結(jié)構(gòu)圖；
[0011]圖2為本實(shí)用新型的單路C⑶數(shù)據(jù)采集電路原理圖。

【具體實(shí)施方式】
[0012]結(jié)合圖1對(duì)本實(shí)用新型進(jìn)行說(shuō)明:
[0013]雙路高速線陣CXD數(shù)據(jù)采集電路，包括:(XD數(shù)據(jù)采集、放大、A/D轉(zhuǎn)換、存儲(chǔ)模塊，同步時(shí)序模塊，嵌入式控制器，其中兩片線陣CCD模塊(I)的控制端與同步時(shí)序模塊(5)連接，兩片線陣CCD模塊(I)的輸出端分別連接兩個(gè)放大模塊(2)的輸入端；兩個(gè)轉(zhuǎn)換模塊
(3)的輸入端分別與兩個(gè)放大模塊(2)的輸出端連接，兩個(gè)轉(zhuǎn)換模塊(3)的輸出端分別與兩個(gè)存儲(chǔ)模塊(4)的輸入端連接，兩個(gè)轉(zhuǎn)換模塊(3)的控制端與同步時(shí)序模塊(5)連接；同步時(shí)序模塊(5)還與兩個(gè)存儲(chǔ)模塊(4)的控制端連接，兩個(gè)存儲(chǔ)模塊(4)的輸出端與嵌入式控制器(6)連接；同步時(shí)序模塊(5)的輸入端連接嵌入式控制器￠)，接收嵌入式控制器
(6)的命令。
[0014]雙路的CCD模塊⑴、雙路的轉(zhuǎn)換模塊⑶、以及雙路的存儲(chǔ)模塊⑷在同步時(shí)序模塊(5)的控制下，實(shí)現(xiàn)了雙路數(shù)據(jù)采集、轉(zhuǎn)換和存儲(chǔ)的同步。
[0015]下面以單路CCD數(shù)據(jù)采集為例，結(jié)合圖2對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明:
[0016]本實(shí)用新型由同步時(shí)序模塊CPLD(Complex Programmable Logic Device)產(chǎn)生控制信號(hào)CCD_CLK和CCD_R0G，作為線陣CCD模塊ILX554B的驅(qū)動(dòng)信號(hào)，線陣CCD模塊在控制信號(hào)CCD_CLK和CCD_R0G的共同作用下完成初始化，并在CCD_CLK作用下將信號(hào)采集的結(jié)果進(jìn)行串行輸出；CCD模塊的輸出信號(hào)經(jīng)過(guò)放大模塊AD8031，使得信號(hào)強(qiáng)度適合模數(shù)轉(zhuǎn)換模塊AD9220。CCD模塊一次輸出周期內(nèi)共有2087個(gè)信號(hào)，其中前33個(gè)信號(hào)為無(wú)效啞信號(hào)(Dummy Signal)，之后才為有效的2048個(gè)像素信號(hào)，之后再為6個(gè)啞信號(hào)，至此一周期輸出結(jié)束。轉(zhuǎn)換模塊AD9220為并行12bit輸出的ADC，在時(shí)鐘信號(hào)ADC_CLK的作用下，C⑶每輸出一位有效像素信號(hào)，經(jīng)過(guò)放大模塊，進(jìn)入轉(zhuǎn)換模塊進(jìn)行轉(zhuǎn)換。為了同步轉(zhuǎn)換每一位像素信號(hào)，轉(zhuǎn)換模塊AD9220的時(shí)鐘信號(hào)ADC_CLK與線陣CCD模塊ILX554B的時(shí)鐘頻率CCD_CLK相同，且有3個(gè)周期的延遲。存儲(chǔ)模塊FIFO (First Input First Output) IDT7285在寫(xiě)信號(hào)FIF0_ff的控制下將轉(zhuǎn)換模塊輸出的數(shù)據(jù)進(jìn)行高速存儲(chǔ)。存儲(chǔ)模塊IDT7285具有雙口輸入輸出、傳送速度快和先進(jìn)先出的特點(diǎn)，非常適合作為數(shù)據(jù)傳送不同層級(jí)之間的緩沖。存儲(chǔ)模塊的數(shù)據(jù)輸入線與轉(zhuǎn)換模塊的數(shù)據(jù)位數(shù)相同，即為12位。由嵌入式控制器讀取存儲(chǔ)模塊中已存數(shù)據(jù)。同步時(shí)序模塊CPLD是利用其內(nèi)部邏輯資源輸出信號(hào)CCD_CLK、CCD_R0G、ADC_CLK和FIF0_W，實(shí)現(xiàn)CCD時(shí)序、ADC轉(zhuǎn)換時(shí)序和存儲(chǔ)時(shí)序之間的同步關(guān)系。本電路中，CCD模塊、轉(zhuǎn)換模塊、存儲(chǔ)模塊的時(shí)鐘輸入為頻率相同的時(shí)鐘信號(hào)，且同步工作。CCD輸出信號(hào)的同時(shí)，轉(zhuǎn)換模塊接收輸出信號(hào)并進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換結(jié)束后數(shù)據(jù)信號(hào)并行輸出至存儲(chǔ)模塊。
[0017]本系統(tǒng)中嵌入式控制器與同步時(shí)序模塊相連。當(dāng)嵌入式控制器發(fā)出控制信號(hào)后，同步時(shí)序模塊接收到該信號(hào)后立即產(chǎn)生各路時(shí)序信號(hào)，使線陣CCD模塊ILX554B、轉(zhuǎn)換模塊AD9220、存儲(chǔ)模塊IDT7285按規(guī)定的時(shí)序完成整個(gè)數(shù)據(jù)采樣過(guò)程并將CCD的數(shù)據(jù)存入存儲(chǔ)模塊中，嵌入式控制器的12個(gè)引腳與存儲(chǔ)模塊的12個(gè)引腳相連組成12位數(shù)據(jù)線，通過(guò)12位數(shù)據(jù)線嵌入式控制器可將已存入存儲(chǔ)模塊的數(shù)據(jù)讀到嵌入式控制器的片內(nèi)存儲(chǔ)器中，并通過(guò)USB 口將數(shù)據(jù)傳送給上位計(jì)算機(jī)。
[0018]以上已對(duì)本實(shí)用新型進(jìn)行了具體說(shuō)明。顯然，本實(shí)用新型的實(shí)現(xiàn)并不受上述方式的限制，只要采用了本實(shí)用新型的方法構(gòu)思和技術(shù)方案進(jìn)行的各種改進(jìn)，或未經(jīng)改進(jìn)將本實(shí)用新型的構(gòu)思和技術(shù)方案直接應(yīng)用于其它場(chǎng)合的，均在本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.雙路高速線陣CCD數(shù)據(jù)采集電路，包括:CCD數(shù)據(jù)采集、放大、A/D轉(zhuǎn)換、存儲(chǔ)模塊，同步時(shí)序模塊，嵌入式控制器，其特征是:線陣CCD模塊(I)的控制端與同步時(shí)序模塊(5)連接，線陣CCD模塊(I)的輸出端連接放大模塊(2)的輸入端，轉(zhuǎn)換模塊(3)的輸入端與放大模塊(2)的輸出端連接，轉(zhuǎn)換模塊(3)的輸出端與存儲(chǔ)模塊(4)的輸入端連接，轉(zhuǎn)換模塊(3)的控制端與同步時(shí)序模塊(5)連接，所述同步時(shí)序模塊(5)還與存儲(chǔ)模塊(4)的控制端連接，所述存儲(chǔ)模塊(4)的輸出端與嵌入式控制器(6)連接，所述同步時(shí)序模塊(5)的輸入端連接嵌入式控制器(6)。
2.如權(quán)利要求1所述的雙路高速線陣CCD數(shù)據(jù)采集電路，其特征是:CCD模塊(I)、放大模塊(2)、轉(zhuǎn)換模塊(3)、存儲(chǔ)模塊(4)為并行雙路方式。
3.如權(quán)利要求2所述的雙路高速線陣CCD數(shù)據(jù)采集電路，其特征是:所述并行雙路方式在同步時(shí)序模塊(5)的控制下，實(shí)現(xiàn)雙路數(shù)據(jù)采集、轉(zhuǎn)換和存儲(chǔ)的同步。
【文檔編號(hào)】G01J3/28GK204228267SQ201420573451
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2014年9月30日 優(yōu)先權(quán)日:2014年9月30日
【發(fā)明者】朱建鴻, 于力革, 吳亞平, 劉歡 申請(qǐng)人:江南大學(xué)