一種基于lvds高速采樣的嵌入式行波測距裝置制造方法
【專利摘要】基于LVDS高速采樣的嵌入式行波測距裝置，包括核心處理器、采集控制器、多通路模數(shù)轉(zhuǎn)換電路、信號調(diào)理電路、B碼授時電路和緩存單元，本發(fā)明具有超高速轉(zhuǎn)換速率和高速傳輸性能，通過采用雙核架構(gòu)和FPGA芯片對高密度采樣數(shù)據(jù)進行快速計算和存儲，并將故障時有用信息通過網(wǎng)絡(luò)實時發(fā)送至遠端(或本地)的測距主站，完成故障的分析與定位。該裝置能進行多線路高速采樣錄波和暫態(tài)操作過電壓記錄功能，并具有高速高抗干擾能力模數(shù)信號傳輸總線，能有效提高目前測距裝置的精度和可靠性。
【專利說明】—種基于LVDS高速采樣的嵌入式行波測距裝置

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種測量裝置，特別是涉及一種用于行波信號的測量裝置。

【背景技術(shù)】
[0002]隨著智能電網(wǎng)建設(shè)的開展，現(xiàn)有輸電線路行波故障測距裝置受信號接入方式、通訊等方面限制，已經(jīng)不符合智能化變電站技術(shù)發(fā)展趨勢。在智能電網(wǎng)建設(shè)的背景下，電力系統(tǒng)對故障定位系統(tǒng)也提出更高的要求，要求進一步提高輸電線路故障測距系統(tǒng)的可靠性、精度。在智能變電站技術(shù)導(dǎo)則中明確提出需要建立基礎(chǔ)數(shù)據(jù)處理平臺用于電網(wǎng)故障信息的采集分析處理。因此，迫切需要開展新型輸電線路行波故障測距裝置的研究，以滿足智能變電站和智能電網(wǎng)未來發(fā)展對精確故障測距的需求。
[0003]目前行波測距主流算法為小波變換，小波變換計算通?？梢岳肈SP處理器完成，而采集的海量信號通常也可以利用DSP處理器進行處理，小波變換的計算精度直接受電力信號采樣頻率影響，直接影響測距算法及測距精度，傳統(tǒng)的高速采集電路信號傳輸為TTL,LVTTL等方式，該方式具有抗干擾能力弱，但傳輸速度慢的特點，大大限制了 AD采集速率，導(dǎo)致故障錄波數(shù)據(jù)采樣密度較低，影響測距精度，甚至測距失效。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種基于LVDS高速采樣的嵌入式行波測距裝置，解決現(xiàn)有行波信號采集密度和采集質(zhì)量較低，導(dǎo)致行波測量精度差的技術(shù)問題。
[0005]本發(fā)明基于LVDS高速采樣的嵌入式行波測距裝置，包括核心處理器、采集控制器、多通路模數(shù)轉(zhuǎn)換電路、信號調(diào)理電路、B碼授時電路和緩存單元，其中:
[0006]核心處理器，用于對采集的行波數(shù)據(jù)進行數(shù)據(jù)處理形成測距結(jié)果數(shù)據(jù)，并完成與外圍電路、上位系統(tǒng)和受控電路數(shù)據(jù)通信過程中的控制邏輯、數(shù)據(jù)轉(zhuǎn)存和數(shù)據(jù)封裝形式變換；
[0007]采集控制器，用于提供LVDS接收終端，實時接收行波采集信號，并將行波采集信號轉(zhuǎn)換為時序相關(guān)的行波采集數(shù)據(jù)緩存，接受上位裝置的控制指令執(zhí)行行波采集數(shù)據(jù)的傳輸或執(zhí)行對下位裝置的控制；
[0008]多通路模數(shù)轉(zhuǎn)換電路，用于將接收的行波采集信號進行模數(shù)轉(zhuǎn)換，提供LVDS發(fā)送終端，并向LVDS (低壓差分信號高速串行總線)接收終端并發(fā)數(shù)字信號；
[0009]信號調(diào)理電路，用于對采集的電力行波暫態(tài)信號進行濾波和放大，形成行波采集信號;
[0010]B碼授時電路，用于提高授時時標(biāo)，對行波采集數(shù)據(jù)標(biāo)記時標(biāo)，形成行波采集數(shù)據(jù)的準(zhǔn)確時域相關(guān)性；
[0011]緩存單元，用于暫存采集控制器行波采集數(shù)據(jù)，暫存采集控制器上位裝置的控制數(shù)據(jù)；分別與核心處理器和采集控制器建立通信鏈路。
[0012]所述多通路模數(shù)轉(zhuǎn)換電路包括若干個模數(shù)轉(zhuǎn)換器和與每一個模數(shù)轉(zhuǎn)換器配對的匹配電阻R，其中:
[0013]模數(shù)轉(zhuǎn)換器，用于通過信號調(diào)理電路接收一路行波采集信號進行模數(shù)轉(zhuǎn)換，并將轉(zhuǎn)換的數(shù)字信號通過內(nèi)置的串行LVDS接口發(fā)送；串行LVDS接口連接的兩條差分線纜的遠端，連接相應(yīng)的匹配電阻R ;
[0014]若干個模數(shù)轉(zhuǎn)換器采用級聯(lián)方式連接。
[0015]所述采集控制器包括AD采樣控制模塊、數(shù)據(jù)讀寫控制模塊、中斷控制模塊、LVDS串并轉(zhuǎn)換模塊、數(shù)據(jù)抽樣模塊和FIFO(先入先出)模塊，緩存單元與數(shù)據(jù)讀寫控制模塊和ARM處理器各建立一條雙向數(shù)據(jù)通道，B碼授時電路與LVDS串并轉(zhuǎn)換模塊建立一條單向數(shù)據(jù)通道，其中:
[0016]AD采樣控制模塊，用于接收采樣控制指令，轉(zhuǎn)換為控制信號向多通路模數(shù)轉(zhuǎn)換電路發(fā)送；
[0017]數(shù)據(jù)讀寫控制模塊，用于接收上位裝置的控制數(shù)據(jù)，形成采樣控制指令和中斷觸發(fā)控制指令和行波采集數(shù)據(jù)抽樣控制指令，將行波采集數(shù)據(jù)傳送至緩存單元；
[0018]中斷控制模塊，用于接收中斷觸發(fā)控制指令，轉(zhuǎn)換為中斷觸發(fā)信號，啟動核心處理器數(shù)據(jù)接收狀態(tài)；
[0019]LVDS串并轉(zhuǎn)換模塊，用于提供LVDS(低壓差分信號高速串行總線)接收終端將行波采集信號的數(shù)字信號序列格式化，形成包含時標(biāo)的行波采集數(shù)據(jù)
[0020]數(shù)據(jù)抽樣模塊，用于根據(jù)行波采集數(shù)據(jù)抽樣控制指令對行波采集數(shù)據(jù)進行抽樣，并將形成的行波采集數(shù)據(jù)(根據(jù)抽樣控制指令包括采樣數(shù)據(jù)或全部數(shù)據(jù))通過數(shù)據(jù)讀寫控制模塊傳送至緩存單元，或傳送至FIFO模塊；
[0021]FIFO模塊，用于通過輸入口接收傳送的數(shù)據(jù)并存儲，并通過輸出口將數(shù)據(jù)按接收順序輸出。
[0022]所述信號調(diào)理電路包括帶通濾波器和差分放大電路，其中:
[0023]帶通濾波器，用于過濾電力行波暫態(tài)信號通過電壓/電流互感器后行波采集信號中的帶外干擾信號；
[0024]差分放大電路，用于抑制電力行波暫態(tài)信號通過電壓/電流互感器后行波采集信號的工作點漂移。
[0025]還包括本地存儲裝置和內(nèi)存，以及遠程通信端口和人機接口，其中:
[0026]本地存儲裝置，用于存儲行波采集數(shù)據(jù)，存儲測距結(jié)果數(shù)據(jù)，以及核心處理器運行過程中的控制數(shù)據(jù)和控制邏輯；
[0027]內(nèi)存，用于核心處理器對行波采集數(shù)據(jù)進行數(shù)據(jù)處理過程中的數(shù)據(jù)與計算過程的暫存；
[0028]遠程通信端口，用于與上位系統(tǒng)建立通信鏈路；
[0029]人機接口，用于輸入控制數(shù)據(jù)和初始化數(shù)據(jù)，反饋運行狀態(tài)和運算過程中的狀態(tài)參數(shù)。
[0030]所述核心處理器包括C6748DSP處理器和300MHz ARM926-EJ ARM處理器。
[0031]所述模數(shù)轉(zhuǎn)換器采用ADS8413芯片，采集控制器采用cyclone IV系列的FPGA芯片。
[0032]本發(fā)明基于LVDS高速采樣的嵌入式行波測距裝置，利用LVDS總線克服晶體管邏輯電路電平轉(zhuǎn)換速率受器件特性影響無法適配突發(fā)的高速率數(shù)據(jù)輸出。對數(shù)據(jù)傳輸速率有較大的適應(yīng)范圍，適合大型系統(tǒng)中大量采集信號完成模數(shù)轉(zhuǎn)換后的并發(fā)高速率傳輸，有效避免數(shù)據(jù)丟失，使得數(shù)據(jù)采集和數(shù)據(jù)處理間的傳輸瓶頸消除。
[0033]利用多通路模數(shù)轉(zhuǎn)換電路、采集控制器和核心處理器分離設(shè)置，將信號采集、信號數(shù)據(jù)轉(zhuǎn)換和數(shù)據(jù)處理的軟件控制過程形成模塊化架構(gòu)，可以實現(xiàn)分別升級更新，有利用裝置的成本控制，有效提高了測距裝置的測距精度，降低了產(chǎn)品成本。
[0034]本發(fā)明具有超高速轉(zhuǎn)換速率和高速傳輸性能，通過采用雙核架構(gòu)和FPGA芯片對高密度采樣數(shù)據(jù)進行快速計算和存儲，并將故障時有用信息通過qnet網(wǎng)絡(luò)實時發(fā)送至遠端(或本地)的測距主站，完成故障的分析與定位。該裝置能進行多線路高速采樣錄波和暫態(tài)操作過電壓記錄功能，并具有高速高抗干擾能力模數(shù)信號傳輸總線，能有效提高目前測距裝置的精度和可靠性。
[0035]下面結(jié)合附圖對本發(fā)明的實施例作進一步說明。

【專利附圖】

【附圖說明】
[0036]圖1為本發(fā)明基于LVDS高速采樣的嵌入式行波測距裝置的原理示意圖；
[0037]圖2為本發(fā)明基于LVDS高速采樣的嵌入式行波測距裝置的結(jié)構(gòu)示意圖；
[0038]圖3為本發(fā)明基于LVDS高速采樣的嵌入式行波測距裝置中采集控制器的結(jié)構(gòu)示意圖。

【具體實施方式】
[0039]如圖1所示，本實施例中利用FPGA(現(xiàn)場可編程門陣列)作為采集信號處理的采集控制器，利用DSP處理器作為采集信號形成數(shù)據(jù)后進行小波變換處理的處理器，利用ARM處理器完成與外圍電路、人機界面和上位系統(tǒng)通信的控制邏輯和數(shù)據(jù)處理的處理器，DSP處理器與ARM處理器構(gòu)成測距裝置的核心處理器01。
[0040]本實施例中，包括核心處理器01、采集控制器02、多通路模數(shù)轉(zhuǎn)換電路03、信號調(diào)理電路04、B碼授時電路05、緩存單元06、本地存儲裝置07和內(nèi)存08，以及遠程通信端口和人機接口，其中:
[0041]核心處理器01，用于對采集的行波數(shù)據(jù)進行數(shù)據(jù)處理形成測距結(jié)果數(shù)據(jù)，并完成與外圍電路、上位系統(tǒng)和受控電路數(shù)據(jù)通信過程中的控制邏輯、數(shù)據(jù)轉(zhuǎn)存和數(shù)據(jù)封裝形式變換；
[0042]采集控制器02，用于提供LVDS(低壓差分信號高速串行總線)接收終端，實時接收行波采集信號，并將行波采集信號轉(zhuǎn)換為時序相關(guān)的行波采集數(shù)據(jù)緩存，接受上位裝置的控制指令執(zhí)行行波采集數(shù)據(jù)的傳輸或執(zhí)行對下位裝置的控制；
[0043]多通路模數(shù)轉(zhuǎn)換電路03，用于將接收的行波采集信號進行模數(shù)轉(zhuǎn)換，提供LVDS(低壓差分信號高速串行總線)發(fā)送終端，并向LVDS(低壓差分信號高速串行總線)接收終端并發(fā)數(shù)字信號；
[0044]信號調(diào)理電路04，用于對采集的電力行波暫態(tài)信號進行濾波和放大，形成行波采集信號；
[0045]B碼授時電路05，用于提高授時時標(biāo)，對行波采集數(shù)據(jù)標(biāo)記時標(biāo)，形成行波采集數(shù)據(jù)的準(zhǔn)確時域相關(guān)性；
[0046]緩存單元06，用于暫存采集控制器02行波采集數(shù)據(jù)，暫存采集控制器02上位裝置的控制數(shù)據(jù)；分別與核心處理器01和采集控制器02建立通信鏈路；
[0047]本地存儲裝置07，用于存儲行波采集數(shù)據(jù)，存儲測距結(jié)果數(shù)據(jù)，以及核心處理器01運行過程中的控制數(shù)據(jù)和控制邏輯；
[0048]內(nèi)存08，用于核心處理器01對行波采集數(shù)據(jù)進行數(shù)據(jù)處理過程中的數(shù)據(jù)與計算過程的暫存；
[0049]遠程通信端口，用于與上位系統(tǒng)建立通信鏈路；
[0050]人機接口，用于輸入控制數(shù)據(jù)和初始化數(shù)據(jù)，反饋運行狀態(tài)和運算過程中的狀態(tài)參數(shù)。
[0051]本實施例利用LVDS接收終端和LVDS發(fā)送終端，在信號采集裝置和信號處理裝置間構(gòu)建了高帶寬、高響應(yīng)頻率的數(shù)據(jù)鏈路，保證了并發(fā)的大數(shù)據(jù)量的采集信號的吞吐量，保證了利用該數(shù)據(jù)進行頻域數(shù)據(jù)分析的各種高級算法具有了可靠地基礎(chǔ)數(shù)據(jù)量。
[0052]如圖2所示，信號調(diào)理電路04包括帶通濾波器和差分放大電路，其中:
[0053]帶通濾波器，用于過濾電力行波暫態(tài)信號通過電壓/電流互感器后行波采集信號中的帶外干擾信號；
[0054]差分放大電路，用于抑制電力行波暫態(tài)信號通過電壓/電流互感器后行波采集信號的工作點漂移。
[0055]信號調(diào)理電路04可以保證獲得的行波采集信號采集環(huán)境穩(wěn)定可靠，降低采集環(huán)境中的背景干擾。
[0056]多通路模數(shù)轉(zhuǎn)換電路03包括若干個模數(shù)轉(zhuǎn)換器和與每一個模數(shù)轉(zhuǎn)換器配對的匹配電阻R，其中:
[0057]模數(shù)轉(zhuǎn)換器，用于通過信號調(diào)理電路04接收一路行波采集信號進行模數(shù)轉(zhuǎn)換，并將轉(zhuǎn)換的數(shù)字信號通過內(nèi)置的串行LVDS接口發(fā)送；串行LVDS接口連接的兩條差分線纜的遠端，連接相應(yīng)的匹配電阻R ;
[0058]若干個模數(shù)轉(zhuǎn)換器采用級聯(lián)方式連接。
[0059]級聯(lián)的模數(shù)轉(zhuǎn)換器可以保證充分利用有限的控制信號鏈路，避免控制信號鏈路復(fù)用造成總線競爭和阻塞，同時實現(xiàn)多路行波采集信號的并發(fā)傳輸，保證各路數(shù)字信號不平衡的數(shù)據(jù)傳輸速率。
[0060]如圖3所示，采集控制器02包括AD采樣控制模塊21、數(shù)據(jù)讀寫控制模塊22、中斷控制模塊23、LVDS串并轉(zhuǎn)換模塊24、數(shù)據(jù)抽樣模塊25和FIFO (先入先出)模塊26，緩存單元06與數(shù)據(jù)讀寫控制模塊22和ARM處理器各建立一條雙向數(shù)據(jù)通道，B碼授時電路05與LVDS串并轉(zhuǎn)換模塊24建立一條單向數(shù)據(jù)通道，其中:
[0061]AD采樣控制模塊21，用于接收采樣控制指令，轉(zhuǎn)換為控制信號向多通路模數(shù)轉(zhuǎn)換電路03發(fā)送；
[0062]數(shù)據(jù)讀寫控制模塊22，用于接收上位裝置的控制數(shù)據(jù)，形成采樣控制指令和中斷觸發(fā)控制指令和行波采集數(shù)據(jù)抽樣控制指令，將行波采集數(shù)據(jù)傳送至緩存單元06 ；
[0063]中斷控制模塊23，用于接收中斷觸發(fā)控制指令，轉(zhuǎn)換為中斷觸發(fā)信號，啟動核心處理器01數(shù)據(jù)接收狀態(tài)；
[0064]LVDS串并轉(zhuǎn)換模塊24，用于提供LVDS (低壓差分信號高速串行總線)接收終端將行波采集信號的數(shù)字信號序列格式化，形成包含時標(biāo)的行波采集數(shù)據(jù)
[0065]數(shù)據(jù)抽樣模塊25，用于根據(jù)行波采集數(shù)據(jù)抽樣控制指令對行波采集數(shù)據(jù)進行抽樣，并將形成的行波采集數(shù)據(jù)(根據(jù)抽樣控制指令包括采樣數(shù)據(jù)或全部數(shù)據(jù))通過數(shù)據(jù)讀寫控制模塊22傳送至緩存單元06，或傳送至FIFO模塊26 ；
[0066]FIFO模塊26，用于通過輸入口接收傳送的數(shù)據(jù)并存儲，并通過輸出口將數(shù)據(jù)按接收順序輸出。
[0067]傳統(tǒng)測距裝置采用低速AD轉(zhuǎn)換芯片以及TTL、LVTTL等傳輸方式具有AD采樣速率低、抗干擾能力弱、誤碼率高等特點，與現(xiàn)有技術(shù)相比，本發(fā)明采用超高速采樣芯片并以菊花鏈方式進行級聯(lián)，通過LVDS高速傳輸總線，可實現(xiàn)多線路超高速率的同步采樣，并與傳統(tǒng)16/32位微控制器相比，本發(fā)明采用了 ARM9+DSP雙核嵌入式處理器，集控制與計算于一體，具有數(shù)據(jù)處理速度快，芯片面積小，低價格、低功耗等特點。
[0068]在實際應(yīng)用中，核心處理器01采用OMAP-L SOC芯片，包括采用C6748DSP核和300MHz ARM926-EJ雙核SOC處理器，通過ARM926-EJ處理器嵌入QNX實時操作系統(tǒng)。該芯片由C6000定/浮點DSP核和300MHz ARM9核以及外設(shè)構(gòu)成。ARM負責(zé)運行操作系統(tǒng)、界面控制、網(wǎng)絡(luò)控制和DSP數(shù)據(jù)處理等，DSP進行測距算法運算及FPGA的中斷控制。
[0069]LVDS接收終端和LVDS發(fā)送終端間建立低壓差分信號高速串行總線，LVDS發(fā)送終端形成一個3.5mA的電流源，在LVDS接收終端連接一個匹配電阻，3.5mA的電流經(jīng)過差分線及匹配電阻產(chǎn)生一 350mV的電壓。發(fā)送端通過改變電流的流向，來實現(xiàn)邏輯“O”和“I”。由于LVDS的低壓差分特點(350mV)，使之電平翻轉(zhuǎn)時間比TTL電平快很多，具有非常高的傳輸速率和可靠性。本方案的大容量模數(shù)轉(zhuǎn)換數(shù)據(jù)傳輸，突破了采樣總線傳輸瓶頸，有效提升了裝置的整體采樣效率。
[0070]本實施例采用ARM+DSP嵌入式雙核架構(gòu)，多通路模數(shù)轉(zhuǎn)換電路03由具有16位2M超高采樣頻率的AD芯片和FPGA控制模塊組成，多路AD轉(zhuǎn)換數(shù)據(jù)經(jīng)LVDS方式進行高速傳輸，F(xiàn)PGA控制多路模擬信號進行的超高速并行采樣，同時將高密度的暫態(tài)錄波數(shù)據(jù)上傳至測距主站軟件，通過測距算法進行故障定位。
[0071]嵌入式雙核處理器為控制和計算核心，通過FPGA和LVDS總線實現(xiàn)超高速AD數(shù)據(jù)采集，并利用高性能操作系統(tǒng)和網(wǎng)絡(luò)實時完成主站數(shù)據(jù)通信，并由主站進行故障定位與分析。
[0072]本發(fā)明實施例LVDS測距裝置的軟件架構(gòu)中，ARM的應(yīng)用程序基于QNX操作系統(tǒng)，主要負責(zé)向測距主站傳輸故障時刻前后10個周波的高密度暫態(tài)錄波數(shù)據(jù)、本地人機交互和進程的管理工作。DSP程序主要完成數(shù)據(jù)二次采樣、交直流信號啟動錄波算法程序。FPGA程序主要完成AD芯片采樣時序控制、B碼解碼并為采樣打上標(biāo)準(zhǔn)時標(biāo)、LVDS數(shù)據(jù)接收接口和DDR數(shù)據(jù)存儲時序控制。
[0073]對本實施例各組成裝置的優(yōu)選電路包括以下電路:
[0074]模擬信號經(jīng)帶通濾波器和差分放大電路進入到多通路模數(shù)轉(zhuǎn)換電路03，多通路模數(shù)轉(zhuǎn)換電路03采用12片16位帶LVDS接口的ADS8413芯片作為模數(shù)轉(zhuǎn)換器，按菊花鏈設(shè)計成并行模數(shù)轉(zhuǎn)換，F(xiàn)PGA發(fā)出控制信號觸發(fā)12路模數(shù)轉(zhuǎn)換器進行同步轉(zhuǎn)換，經(jīng)轉(zhuǎn)換后的離散值通過低壓差分傳輸總線LVDS發(fā)送到FPGA中，模數(shù)轉(zhuǎn)換器采樣頻率設(shè)置為1.5MHz，LVDS采用電流驅(qū)動原理，一般速率傳輸可達幾百Mbps，且差分特性具有良好的抗干擾能力。
[0075]ADS8413差分信號輸出至FPGA的LVDS串并轉(zhuǎn)換模塊24，ADS8413芯片的C0NVSTA為同步采樣控制信號，上升沿觸發(fā)，該管腳連接FPGA的1管腳，BUSY為轉(zhuǎn)換狀態(tài)，F(xiàn)PGA檢測到該管腳低電平時，進行數(shù)據(jù)讀取。將12片級聯(lián)構(gòu)成菊花鏈方式，菊花鏈連接為:第一個模數(shù)轉(zhuǎn)換器芯片的sdo+、sdo-、sync_o+、sync_o_分別連接下一個模數(shù)轉(zhuǎn)換器的sdi+、sd1-、sync_i+、sync_I_,第一個模數(shù)轉(zhuǎn)換器芯片的 sd1-、sync_i+ 接 VDD, sdi+、sync_i_ 接GND，然后依次類推，第一個模數(shù)轉(zhuǎn)換器芯片的LAT_Y/N管腳設(shè)置為接GND，剩下模數(shù)轉(zhuǎn)換器芯片LAT_Y/N管腳均為VDD。
[0076]FPGA采用cyclone IV芯片，具有39600個邏輯單元，高達534個用戶1管腳，以及差分通道。cyclone IV片內(nèi)具有LVDS硬IP核ALTLVDS核，Quartus II軟件同時也支持 LVDS，在 Quartus II 里先建立 ALTLVDS 核，配置此 IP 核的“.pll_areset” “.tx」n” “.tx_inclock” “.tx_out” “.tx_outclock”并滿足ADS8413的時序需求，在管腳分配時需要將I/O Standard設(shè)為LVDS差分管腳。同時在FPGA的外部接收管腳間需要加一個100歐姆的匹配電阻。FPGA接收B碼授時電路05的外部B碼時鐘，并解碼成年月日時分秒格式，為采樣數(shù)據(jù)打上μ s級時標(biāo)。
[0077]ARM處理器負責(zé)系統(tǒng)進程的管理(啟動、守護)，共享內(nèi)存區(qū)的初始化、配置文件的保存、進程間的消息管理，生成裝置日志、異常日志；人機界面進程，負責(zé)顯示、設(shè)置配置信息并刷新共享內(nèi)存；通知管理進程，負責(zé)顯示啟動、告警信息、各種日志、錄波數(shù)據(jù)的顯示分析；裝置內(nèi)部通訊進程，負責(zé)接收模數(shù)轉(zhuǎn)換的錄波數(shù)據(jù)生成comtrade文件、根據(jù)啟動、告警信息刷新告警共享內(nèi)存區(qū)并生成相關(guān)日志；對外通訊進程，完成與主站規(guī)約通訊，負責(zé)生成通訊日志。
[0078]遠程通信端口的軟件接口由QNX自帶的網(wǎng)絡(luò)管理(1-net)、網(wǎng)絡(luò)協(xié)議(npm-qnet.so)和網(wǎng)絡(luò)設(shè)備驅(qū)動模塊(deVn-ne2000.so)構(gòu)成，(I)首先進行網(wǎng)絡(luò)設(shè)備初始化；(2)通過tx_up_start O函數(shù)接收網(wǎng)絡(luò)數(shù)據(jù)；(3)調(diào)用1_net的rx_down()函數(shù)傳送數(shù)據(jù)包。當(dāng)dsp檢測到有故障錄波時，ARM處理器將數(shù)據(jù)封裝標(biāo)準(zhǔn)comtrad格式并通過qnet網(wǎng)絡(luò)發(fā)送至主站分析。
[0079]以上所述的實施例僅僅是對本發(fā)明的優(yōu)選實施方式進行描述，并非對本發(fā)明的范圍進行限定，在不脫離本發(fā)明設(shè)計精神的前提下，本領(lǐng)域普通技術(shù)人員對本發(fā)明的技術(shù)方案作出的各種變形和改進，均應(yīng)落入本發(fā)明權(quán)利要求書確定的保護范圍內(nèi)。
【權(quán)利要求】
1.一種基于LVDS高速采樣的嵌入式行波測距裝置，其特征在于:包括核心處理器(01)、采集控制器(02)、多通路模數(shù)轉(zhuǎn)換電路(03)、信號調(diào)理電路(04)、B碼授時電路(05)和緩存單元(06)，其中: 核心處理器(01)，用于對采集的行波數(shù)據(jù)進行數(shù)據(jù)處理形成測距結(jié)果數(shù)據(jù)，并完成與外圍電路、上位系統(tǒng)和受控電路數(shù)據(jù)通信過程中的控制邏輯、數(shù)據(jù)轉(zhuǎn)存和數(shù)據(jù)封裝形式變換； 采集控制器(02)，用于提供LVDS接收終端，實時接收行波采集信號，并將行波采集信號轉(zhuǎn)換為時序相關(guān)的行波采集數(shù)據(jù)緩存，接受上位裝置的控制指令執(zhí)行行波采集數(shù)據(jù)的傳輸或執(zhí)行對下位裝置的控制； 多通路模數(shù)轉(zhuǎn)換電路(03)，用于將接收的行波采集信號進行模數(shù)轉(zhuǎn)換，提供LVDS發(fā)送終端，并向LVDS (低壓差分信號高速串行總線)接收終端并發(fā)數(shù)字信號； 信號調(diào)理電路(04)，用于對采集的電力行波暫態(tài)信號進行濾波和放大，形成行波采集信號; B碼授時電路(05)，用于提高授時時標(biāo)，對行波采集數(shù)據(jù)標(biāo)記時標(biāo)，形成行波采集數(shù)據(jù)的準(zhǔn)確時域相關(guān)性； 緩存單元(06)，用于暫存采集控制器(02)行波采集數(shù)據(jù)，暫存采集控制器(02)上位裝置的控制數(shù)據(jù)；分別與核心處理器(01)和采集控制器(02)建立通信鏈路。
2.根據(jù)權(quán)利要求1所述的基于LVDS高速采樣的嵌入式行波測距裝置，其特征在于:所述多通路模數(shù)轉(zhuǎn)換電路(03)包括若干個模數(shù)轉(zhuǎn)換器和與每一個模數(shù)轉(zhuǎn)換器配對的匹配電阻R，其中: 模數(shù)轉(zhuǎn)換器，用于通過信號調(diào)理電路(04)接收一路行波采集信號進行模數(shù)轉(zhuǎn)換，并將轉(zhuǎn)換的數(shù)字信號通過內(nèi)置的串行LVDS接口發(fā)送；串行LVDS接口連接的兩條差分線纜的遠端，連接相應(yīng)的匹配電阻R ; 若干個模數(shù)轉(zhuǎn)換器采用級聯(lián)方式連接。
3.根據(jù)權(quán)利要求2所述的基于LVDS高速采樣的嵌入式行波測距裝置，其特征在于:所述采集控制器(02)包括AD采樣控制模塊(21)、數(shù)據(jù)讀寫控制模塊(22)、中斷控制模塊(23) ,LVDS串并轉(zhuǎn)換模塊(24)、數(shù)據(jù)抽樣模塊(25)和FIFO(先入先出)模塊(26)，緩存單元(06)與數(shù)據(jù)讀寫控制模塊(22)和ARM處理器各建立一條雙向數(shù)據(jù)通道，B碼授時電路(05)與LVDS串并轉(zhuǎn)換模塊(24)建立一條單向數(shù)據(jù)通道，其中: AD采樣控制模塊(21)，用于接收采樣控制指令，轉(zhuǎn)換為控制信號向多通路模數(shù)轉(zhuǎn)換電路(03)發(fā)送； 數(shù)據(jù)讀寫控制模塊(22)，用于接收上位裝置的控制數(shù)據(jù)，形成采樣控制指令和中斷觸發(fā)控制指令和行波采集數(shù)據(jù)抽樣控制指令，將行波采集數(shù)據(jù)傳送至緩存單元(06)； 中斷控制模塊(23)，用于接收中斷觸發(fā)控制指令，轉(zhuǎn)換為中斷觸發(fā)信號，啟動核心處理器(01)數(shù)據(jù)接收狀態(tài)； LVDS串并轉(zhuǎn)換模塊(24)，用于提供LVDS(低壓差分信號高速串行總線)接收終端將行波采集信號的數(shù)字信號序列格式化，形成包含時標(biāo)的行波采集數(shù)據(jù) 數(shù)據(jù)抽樣模塊(25)，用于根據(jù)行波采集數(shù)據(jù)抽樣控制指令對行波采集數(shù)據(jù)進行抽樣，并將形成的行波采集數(shù)據(jù)(根據(jù)抽樣控制指令包括采樣數(shù)據(jù)或全部數(shù)據(jù))通過數(shù)據(jù)讀寫控制模塊(22)傳送至緩存單元(06)，或傳送至FIFO模塊(26)； FIFO模塊(26)，用于通過輸入口接收傳送的數(shù)據(jù)并存儲，并通過輸出口將數(shù)據(jù)按接收順序輸出。
4.根據(jù)權(quán)利要求3所述的基于LVDS高速采樣的嵌入式行波測距裝置，其特征在于:所述信號調(diào)理電路(04)包括帶通濾波器和差分放大電路，其中: 帶通濾波器，用于過濾電力行波暫態(tài)信號通過電壓/電流互感器后行波采集信號中的帶外干擾信號； 差分放大電路，用于抑制電力行波暫態(tài)信號通過電壓/電流互感器后行波采集信號的工作點漂移。
5.根據(jù)權(quán)利要求4所述的基于LVDS高速采樣的嵌入式行波測距裝置，其特征在于:還包括本地存儲裝置(07)和內(nèi)存(08)，以及遠程通信端口和人機接口，其中: 本地存儲裝置(07)，用于存儲行波采集數(shù)據(jù)，存儲測距結(jié)果數(shù)據(jù)，以及核心處理器(01)運行過程中的控制數(shù)據(jù)和控制邏輯； 內(nèi)存(08)，用于核心處理器(01)對行波采集數(shù)據(jù)進行數(shù)據(jù)處理過程中的數(shù)據(jù)與計算過程的暫存； 遠程通信端口，用于與上位系統(tǒng)建立通信鏈路； 人機接口，用于輸入控制數(shù)據(jù)和初始化數(shù)據(jù)，反饋運行狀態(tài)和運算過程中的狀態(tài)參數(shù)。
6.根據(jù)權(quán)利要求5所述的基于LVDS高速采樣的嵌入式行波測距裝置，其特征在于:所述核心處理器(01)包括C6748DSP處理器和300MHz ARM926-EJ ARM處理器。
7.根據(jù)權(quán)利要求6所述的基于LVDS高速采樣的嵌入式行波測距裝置，其特征在于:所述模數(shù)轉(zhuǎn)換器采用ADS8413芯片，采集控制器(02)采用cyclone IV系列的FPGA芯片。
【文檔編號】G01R31/08GK104267312SQ201410490310
【公開日】2015年1月7日 申請日期:2014年9月23日 優(yōu)先權(quán)日:2014年9月23日
【發(fā)明者】許明, 李配配, 汪敏, 平夏, 李鵬, 杜向楠 申請人:國網(wǎng)安徽省電力公司淮南供電公司, 國家電網(wǎng)公司, 南京南瑞集團公司