用于單片堆疊集成電路測試的電路和方法
【專利摘要】本發(fā)明提供了一種單片堆疊集成電路(IC)，該電路在它的其中一個(gè)上層中具有高良率層(KGL)測試電路和掃描段。該測試電路包括連接到掃描段并連接到IC的第二層的多個(gè)輸入端、輸出端和多路復(fù)用器。該測試電路還包括多個(gè)控制元件，使得堆疊IC的掃描測試可以在逐層的基礎(chǔ)上進(jìn)行。本發(fā)明涉及用于單片堆疊集成電路測試的電路和方法。
【專利說明】用于單片堆疊集成電路測試的電路和方法
[0001]相關(guān)申請的交叉引用
[0002]本發(fā)明涉及以下共同轉(zhuǎn)讓的美國專利申請:于2013年9月16日由發(fā)明人桑迪?庫馬.戈埃爾提交的標(biāo)題為“用于單片堆疊集成電路測試的電路和方法”的美國序列號(hào)為14/027，976的專利申請和于2013年9月18日由發(fā)明人桑迪?庫馬?戈埃爾提交的標(biāo)題為“用于單片堆疊集成電路測試的電路和方法”的美國序列號(hào)為14/030，684的專利申請，其全部內(nèi)容結(jié)合于此作為參考。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及用于單片堆疊集成電路測試的電路和方法。

【背景技術(shù)】
[0004]半導(dǎo)體器件技術(shù)中持續(xù)發(fā)展的趨勢包括半導(dǎo)體器件的部件尺寸的小型化和半導(dǎo)體器件的不但增加的功能復(fù)雜度。雖然部件尺寸減小可有助于增大每單位面積的半導(dǎo)體器件(例如，管芯或集成電路(IC)上半導(dǎo)體構(gòu)件塊的數(shù)量，從而有助于實(shí)現(xiàn)每個(gè)器件的更復(fù)雜的功能，但是由單個(gè)器件不能滿足對增加的功能復(fù)雜度的許多需求。
[0005]最近，這已經(jīng)引起了諸如三維集成電路(3D IC)的集合器件的發(fā)展。產(chǎn)生3D IC的一個(gè)實(shí)例是通過在單個(gè)半導(dǎo)體晶圓上的層中構(gòu)建電部件和它們的連接件。當(dāng)在襯底上形成IC的基層時(shí)，在基層上方形成第一上層，并且使用通孔將第一上層連接到基層。可以在第一上層上方形成另一上層，等等。以這種方式，IC依次逐層增長。從而，通常將這樣構(gòu)建的IC稱為單片堆疊1C。
[0006]雖然承諾在先進(jìn)的工藝節(jié)點(diǎn)(諸如28nm以下)中提供密度和性能益處，但是上述提及的產(chǎn)生單片堆疊IC的方法具有來自其本身的挑戰(zhàn)。一個(gè)挑戰(zhàn)是針對單片堆疊IC的制造故障測試。傳統(tǒng)的IC制造故障測試采用高良率管芯(KGD)理念，其中，使用諸如電源開路/短路測試、接地開路/短路測試、固定型故障測試、電流消耗測試(例如，IDDQ)、時(shí)序路徑延遲故障(或轉(zhuǎn)換故障)測試等的一套測試模式來測試預(yù)制管芯。如果發(fā)現(xiàn)管芯具有缺陷，就將其從進(jìn)一步的加工(諸如封裝)中去除以節(jié)約成本。這種制造故障測試通常通過結(jié)構(gòu)化測試架構(gòu)來實(shí)現(xiàn)。已經(jīng)發(fā)現(xiàn)在單片堆疊IC制造故障測試中不期望這種KGD理念。這主要是由于以下事實(shí):完整的邏輯通常橫跨單片堆疊IC中的多個(gè)層，并且只有構(gòu)建了所有的層或多個(gè)層之后，才能應(yīng)用質(zhì)量類似于或高于KGD測試的完整的故障測試。但是，在實(shí)施故障測試之前，直到構(gòu)建所有的層或多個(gè)層的等待導(dǎo)致了重大的成品率損失問題。此外，在制造單片堆疊IC期間，每個(gè)層的測試使得對每層進(jìn)行缺陷定位(defect isolat1n)和產(chǎn)量跟蹤成為可能，這可以真正有助于發(fā)現(xiàn)層制造加工的相關(guān)問題。
[0007]因此，需要加強(qiáng)單片堆疊IC制造故障測試。


【發(fā)明內(nèi)容】

[0008]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種單片堆疊集成電路(1C)，包括:位于所述IC的第一層中的高良率層(KGL)測試電路和掃描段，其中，所述第一層是所述IC的上層，所述KGL測試電路包括:第一測試輸入端，連接至所述掃描段的輸入端，以接收第一掃描移位數(shù)據(jù)；第一多路復(fù)用器，所述第一多路復(fù)用器具有第一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第一選擇輸入端和第一數(shù)據(jù)輸出端，其中，所述第一數(shù)據(jù)輸入端連接到所述第一測試輸入端，并且所述第二數(shù)據(jù)輸入端連接到所述掃描段的輸出端；第一測試輸出端，連接到所述第一數(shù)據(jù)輸出端，以將第二掃描移位數(shù)據(jù)傳送到第二層；第二測試輸入端，以從所述第二層接收第三掃描移位數(shù)據(jù)；第二多路復(fù)用器，所述第二多路復(fù)用器具有第三數(shù)據(jù)輸入端、第四數(shù)據(jù)輸入端、第二選擇輸入端和第二數(shù)據(jù)輸出端，其中，所述第三數(shù)據(jù)輸入端連接到所述第二測試輸入端，并且所述第四數(shù)據(jù)輸入端連接到所述第一數(shù)據(jù)輸出端；第二測試輸出端，連接到第二數(shù)據(jù)輸出端，以傳送第四掃描移位數(shù)據(jù)；第一控制元件，連接到所述第一選擇輸入端；以及第二控制元件，連接到所述第二選擇輸入端。
[0009]在上述IC中，所述第一控制元件是:到所述第一層的輸入端、或位于所述第一層中的可編程寄存器；以及所述第二控制元件是:到所述第一層的另一輸入端、或位于所述第一層中的另一可編程寄存器。
[0010]在上述IC中，所述控制元件是使用以下方式中的一種編程的寄存器:第二掃描鏈，所述第二掃描鏈具有所述控制元件；IEEE 1149.1接口；以及IEEE 1500接口。
[0011]在上述IC中，所述第二層是以下之一:所述IC的基層和所述IC的另一上層；以及所述第一層位于所述第二層上方。
[0012]在上述IC中，所述掃描段不包括掃描觸發(fā)器，從而所述第一多路復(fù)用器退化；以及所述第一測試輸出端和所述第四數(shù)據(jù)輸入端連接到所述第一測試輸入端。
[0013]在上述IC中，所述掃描段基于寄存器。
[0014]在上述IC中，所述第一控制元件是固定值，從而所述第一控制元件和所述第一多路復(fù)用器退化；以及所述第一測試輸出端和所述第四數(shù)據(jù)輸入端連接到所述掃描段的輸出端。
[0015]在上述IC中，所述控制元件是固定值，從而所述控制元件和所述多路復(fù)用器退化；以及所述第二測試輸出端連接到所述掃描段的輸出端。
[0016]根據(jù)本發(fā)明的另一方面，還提供了一種用于產(chǎn)生單片堆疊集成電路(IC)高良率層(KGL)測試模式的方法，所述方法包括:接收所述IC的電路設(shè)計(jì)，其中:所述電路設(shè)計(jì)包括第一層、第二層和掃描鏈；所述掃描鏈包括位于所述第一層中的第一掃描段和位于所述第二層中的第二掃描段；所述第二層包括:第一測試輸入端，連接至所述第二掃描段的輸入端；第一多路復(fù)用器，所述第一多路復(fù)用器具有第一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第一選擇輸入端和第一數(shù)據(jù)輸出端，其中，所述第一數(shù)據(jù)輸入端連接到所述第一測試輸入端，并且所述第二數(shù)據(jù)輸入端連接到第二掃描段的輸出端；第一測試輸出端，連接至所述第一數(shù)據(jù)輸出端；第二測試輸入端；第二多路復(fù)用器，所述第二電路復(fù)用器具有第三數(shù)據(jù)輸入端、第四數(shù)據(jù)輸入端、第二選擇輸入端和第二數(shù)據(jù)輸出端，其中，所述第三數(shù)據(jù)輸入端連接到所述第二測試輸入端，并且所述第四數(shù)據(jù)輸入端連接到所述第一數(shù)據(jù)輸出端；和第二測試輸出端，連接到所述第二數(shù)據(jù)輸出端；所述第一層包括連接至所述第一掃描段的輸入端的第三測試輸入端、第三測試輸出端和將所述第三測試輸出端連接到所述第一掃描段的輸出端的裝置；并且所述電路設(shè)計(jì)還包括將所述第一測試輸出端連接到所述第三測試輸入端的裝置和將所述第三測試輸出端連接到所述第二測試輸入端的裝置；將所述第三測試輸入端配置為掃描輸入端；將所述第三測試輸出端配置為掃描輸出端；產(chǎn)生用于檢測所述第一層中的故障的測試模式；將所述第一測試輸入端配置為另一掃描輸入端；將所述第二測試輸出端配置為另一掃描輸出端；以及產(chǎn)生用于檢測所述第二層中的故障的測試模式。
[0017]在上述方法中，還包括，在產(chǎn)生用于檢測所述第二層中的故障的所述測試模式之前:配置所述第一選擇輸入端，從而將以下之一的方式傳送到所述第一數(shù)據(jù)輸出端:所述第一數(shù)據(jù)輸入端和所述第二數(shù)據(jù)輸入端；以及配置所述第二選擇輸入端，從而將以下之一傳送到所述第二數(shù)據(jù)輸出端:所述第三數(shù)據(jù)輸入端和所述第四數(shù)據(jù)輸入端。
[0018]在上述方法中，使用以下之一的方式配置所述第一選擇輸入端和所述第二選擇輸入端:輸入端，位于所述第二層中；第二掃描鏈，所述第二掃描鏈具有位于所述第二層中的多個(gè)掃描觸發(fā)器；IEEE 1149.1接口，位于所述第二層中；以及IEEE 1500接口，位于所述第二層中。
[0019]在上述方法中，所述第二掃描段不包括掃描觸發(fā)器，并且所述第一多路復(fù)用器退化。
[0020]在上述方法中，所述第一層是以下之一:所述IC的基層和所述IC的上層；所述第二層是所述IC的另一上層；以及所述第二層位于所述第一層上方。
[0021]根據(jù)本發(fā)明的又一方面，還提供了一種單片堆疊集成電路(IC)高良率層(KGL)故障測試方法，包括:接收所述IC的基層，所述基層具有襯底、第一表面和第二表面；將多個(gè)第一探針焊盤附接至所述第一表面，所述多個(gè)第一探針焊盤與所述基層電接觸；通過所述多個(gè)第一探針焊盤施加第一故障測試；在所述基層上方形成絕緣層；在所述絕緣層上方形成所述IC的上層，其中，所述上層具有第三表面和第四表面，所述第三表面位于所述絕緣層上方，并且所述上層與所述基層電接觸；將多個(gè)第二探針焊盤附接至所述第四表面，所述多個(gè)第二探針焊盤與所述上層電接觸；以及通過所述多個(gè)第二探針焊盤施加第二故障測試。
[0022]在上述故障測試方法中，還包括，在所述基層上方形成所述絕緣層之前，分離所述多個(gè)第一探針焊盤。
[0023]在上述故障測試方法中，在所述基層上方形成所述絕緣層包括:在所述基層上方沉積介電材料層；以及對所述介電材料層實(shí)施拋光工藝。
[0024]在上述故障測試方法中，所述襯底包括硅。
[0025]在上述故障測試方法中，所述第一表面是所述襯底的表面。
[0026]在上述故障測試方法中，所述上層通過通孔與所述基層電接觸，所述通孔穿過所述第三表面、所述絕緣層和所述第二表面。
[0027]在上述故障測試方法中，所述IC包括至少位于所述上層中的KGL測試電路；以及所述第一故障測試和所述第二故障測試使用KGL測試模式。

【專利附圖】

【附圖說明】
[0028]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，通過以下詳細(xì)描述可以最佳地理解本發(fā)明的各方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪出并且僅用于示出的目的。事實(shí)上，為了清楚的論述，各個(gè)部件的尺寸可以任意地增大或減小。
[0029]圖1是集成電路(IC)設(shè)計(jì)和制造流程的實(shí)施例的簡化框圖。
[0030]圖2是根據(jù)本發(fā)明的各個(gè)方面的在圖1中示出的IC電路設(shè)計(jì)階段的一部分的實(shí)施例。
[0031]圖3示出了單片堆疊IC設(shè)計(jì)的實(shí)施例的簡化圖形表示。
[0032]圖4和圖5示出了根據(jù)本發(fā)明的各個(gè)方面的單片堆疊IC設(shè)計(jì)中的掃描測試架構(gòu)。
[0033]圖6和圖7示出了根據(jù)本發(fā)明的各個(gè)方面的單片堆疊IC設(shè)計(jì)中的掃描測試架構(gòu)的實(shí)施例。
[0034]圖8示出了根據(jù)本發(fā)明的各個(gè)方面的單片堆疊IC測試模式產(chǎn)生流程。
[0035]圖9A至圖9H示出了根據(jù)本發(fā)明的各個(gè)方面的在逐層測試模式產(chǎn)生流程期間的單片堆疊IC配置。
[0036]圖10和圖11示出了根據(jù)本發(fā)明的各個(gè)方面的單片堆疊IC設(shè)計(jì)中的掃描測試架構(gòu)的實(shí)施例。
[0037]圖12示出了根據(jù)本發(fā)明的各個(gè)方面的單片堆疊IC制造故障測試流程。
[0038]圖13A至圖13E示出了根據(jù)本發(fā)明的各個(gè)方面的單片堆疊IC制造故障測試應(yīng)用流程的實(shí)施例。

【具體實(shí)施方式】
[0039]以下公開內(nèi)容提供了許多用于實(shí)施本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽瞬考筒贾玫木唧w實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，并不旨在限制本發(fā)明。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡明和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。此外，在以下描述中，在第二工藝之前實(shí)施第一工藝可以包括在第一工藝之后立即實(shí)施第二工藝的實(shí)施例，并且還可以包括在第一工藝和第二工藝之間可以實(shí)施額外的工藝的實(shí)施例。為了簡化和清楚的目的，各個(gè)部件可以以不同的比例任意繪制。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實(shí)施例，并且還可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。
[0040]而且，，在本文中可以使用諸如“在…下面”、“在…下方”、“下”、“在…之上”、“上”
等的空間相對位置術(shù)語以便于描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對位置術(shù)語旨在包括器件在使用或操作中的不同方位。例如，如果翻轉(zhuǎn)圖中的器件，則描述為在其他元件或部件“下方”或“下面”的元件將定向?yàn)樵谄渌虿考爸稀?。因此，示例性術(shù)語“在…下方”可以包括“在…之上”和“在…下方”兩種方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且本文中使用的空間相對位置描述符可以同樣地進(jìn)行相應(yīng)的解釋。
[0041]本發(fā)明通常涉及半導(dǎo)體器件的故障測試，更具體地，涉及當(dāng)制造單片堆疊集成電路時(shí)的逐層故障測試。提供具體實(shí)施例來作為實(shí)例以教導(dǎo)更廣泛的發(fā)明構(gòu)思，并且本領(lǐng)域的普通技術(shù)人員可以容易地將本發(fā)明的教導(dǎo)應(yīng)用于其他方法或裝置。
[0042]圖1是用于產(chǎn)生IC 114的集成電路(IC)設(shè)計(jì)和制造流程100的實(shí)施例的簡化框圖。在本實(shí)施例中，IC 114是包括基層和一個(gè)或多個(gè)上層的單片堆疊1C。IC設(shè)計(jì)流程100通常開始于設(shè)計(jì)規(guī)范102，設(shè)計(jì)規(guī)范102包括IC 114的設(shè)計(jì)需求。然后進(jìn)行到功能設(shè)計(jì)104，其中，將IC 114的設(shè)計(jì)劃分成多個(gè)層，并且多個(gè)層相互作用以產(chǎn)生期望的實(shí)施例。
[0043]IC設(shè)計(jì)流程100 (圖1)進(jìn)行到電路設(shè)計(jì)106。在一個(gè)實(shí)施例中，以寄存器傳送級(RTL)語言(諸如，Verilog或VHDL)描述IC設(shè)計(jì)，然后將IC設(shè)計(jì)合成為網(wǎng)絡(luò)列表。在另一實(shí)施例中，在示意圖中用圖表描述IC設(shè)計(jì)。在一個(gè)實(shí)施例中，IC設(shè)計(jì)不僅包括用于IC114的預(yù)期功能的電路，還包括用于在IC制造112期間發(fā)現(xiàn)故障(或缺陷)的電路。這通常稱為可測試性設(shè)計(jì)(DFT)電路。通常，故障是半導(dǎo)體制造工藝異常、不完整和工藝變化的結(jié)果。例如，可能將材料形成在其不應(yīng)該在的位置或可能在其應(yīng)該在的位置沒有材料。可以在設(shè)計(jì)抽象的各個(gè)層面上模擬故障。兩個(gè)常用的故障模型是固定O(SAO)和固定I(SAl)故障模型。在故障測試期間，當(dāng)特定的測試模式激活I(lǐng)C 114或使IC 114對故障敏感并且使錯(cuò)誤顯著時(shí)，檢測到故障。
[0044]結(jié)構(gòu)化故障測試架構(gòu)和自動(dòng)測試模式生成(ATPG)經(jīng)常用于DFT。例如，用于IC的基本掃描架構(gòu)通常包括掃描使能輸入端、掃描時(shí)鐘輸入端和多個(gè)掃描鏈。每個(gè)掃描鏈包括掃描輸入端、掃描輸出端以及掃描輸入端和掃描輸出端之間的IC的多個(gè)掃描觸發(fā)器(scanflip-flops)。掃描使能輸入端控制IC進(jìn)入兩種測試模式的一種:移位測試模式和捕獲測試模式。在移位測試模式中，在每個(gè)掃描鏈中的多個(gè)觸發(fā)器形成一個(gè)串行移位寄存器鏈。測試模式數(shù)據(jù)通過掃描輸入端以由掃描時(shí)鐘輸入端控制的速度串行移位到掃描鏈內(nèi)。同時(shí)，掃描鏈中的數(shù)據(jù)移出掃描輸出端并且在掃描輸出端可見。在捕獲測試模式中，在每個(gè)掃描鏈中的多個(gè)掃描觸發(fā)器在功能模式(非測試模式)中承擔(dān)它們各自的角色。當(dāng)一個(gè)或多個(gè)時(shí)鐘信號(hào)施加到掃描時(shí)鐘輸入端時(shí)，多個(gè)掃描觸發(fā)器捕獲測試的結(jié)果。隨后的移位操作將結(jié)果移出掃描輸出端并且將結(jié)果與預(yù)定目標(biāo)比較以檢測IC中是否存在故障?？梢詫⒏鞣N增強(qiáng)增加到上述基本掃描架構(gòu)。在一個(gè)實(shí)施例中，增加測試壓縮邏輯(test compress1nlogic)以在一個(gè)掃描輸入端和一個(gè)掃描輸出端之間包括多于一個(gè)的掃描鏈,從而改善測試效率。
[0045]前面提及的掃描架構(gòu)與預(yù)制的管芯協(xié)調(diào)工作，但是與單片堆疊IC不能協(xié)調(diào)工作，其中，單片堆疊IC不存在IC的完整邏輯直到制造了 IC的所有層。實(shí)際上，期望在制造IC的每一層時(shí)檢測故障。例如，如果發(fā)現(xiàn)IC的一層有缺陷，可以從進(jìn)一步的制造工藝去除該1C，從而節(jié)約加工和/或制造成本。如果去除IC不可能或不劃算，則可以將特定的IC/管芯位置標(biāo)記為有缺陷的，并且在未來的加工和測試步驟中將不對該位置實(shí)施進(jìn)一步的測試。這使得節(jié)約了測試成本。在本發(fā)明中，將堆疊IC制造中的這種逐層測試稱為高良率層(KGL)測試。本發(fā)明的各個(gè)實(shí)施例涉及KGL測試，并且將在下文更詳細(xì)地描述。
[0046]IC設(shè)計(jì)流程100(圖1)進(jìn)行到物理設(shè)計(jì)108，其中，產(chǎn)生了 IC設(shè)計(jì)布局。IC設(shè)計(jì)布局包括為IC 114設(shè)計(jì)的各種幾何圖案。幾何圖案與組成將要制造的IC器件114的各個(gè)部件的金屬、氧化物或半導(dǎo)體材料層的圖案對應(yīng)。各個(gè)材料層結(jié)合以形成IC 114的每層中的各個(gè)IC部件。
[0047]使用IC設(shè)計(jì)布局，IC設(shè)計(jì)流程100 (圖1)進(jìn)行到掩模創(chuàng)建110，從而根據(jù)IC設(shè)計(jì)布局產(chǎn)生用于制造IC產(chǎn)品的各個(gè)層的一個(gè)或多個(gè)掩模。掩模創(chuàng)建110包括各種任務(wù)，諸如掩模數(shù)據(jù)準(zhǔn)備，其中，將IC設(shè)計(jì)布局轉(zhuǎn)換成可以被掩模寫入器物理寫入的形式，以及掩模制造，其中，將由掩模數(shù)據(jù)準(zhǔn)備而準(zhǔn)備的設(shè)計(jì)布局修改為依從特定的掩模寫入器和/或掩模制造機(jī)，然后制造掩模。
[0048]在制造掩模(或多個(gè)掩模)之后，IC設(shè)計(jì)流程100 (圖1)進(jìn)行到IC制造112?？梢酝ㄟ^大量的制造設(shè)施來完成IC制造。例如，可能存在用于多個(gè)IC產(chǎn)品的前段制造(即，前段制程(FEOL)制造)的制造設(shè)施，而第二制造設(shè)施可以提供用于IC產(chǎn)品的互連和封裝的后段制造(即，后段制程(BEOL)制造)，并且第三制造設(shè)施可以提供用于晶圓代工(foundry)業(yè)務(wù)的其他服務(wù)。
[0049]在一個(gè)實(shí)施例中，使用掩模(或多個(gè)掩模)制造半導(dǎo)體晶圓以形成IC器件114。半導(dǎo)體晶圓包括硅襯底或具有形成在其上的材料層的其他合適的襯底。其他合適的襯底材料包括另一合適的元素半導(dǎo)體，諸如，金剛石或鍺；合適的化合物半導(dǎo)體，諸如，碳化硅、砷化銦或磷化銦；或合適的合金半導(dǎo)體，諸如，碳化硅鍺、磷砷化鎵或磷化鎵銦。半導(dǎo)體晶圓還可以包括各種摻雜區(qū)、介電部件和多級互連件(在隨后的制造步驟中形成)。在本實(shí)施例中，IC器件114包括形成在襯底上方的基層和形成在基層上方的多個(gè)上層?；鶎雍投鄠€(gè)上層可以使用層通孔(through-layer vias) (TLV)互連。當(dāng)制造了 IC 114的每一層時(shí),實(shí)施根據(jù)本發(fā)明的各個(gè)方面的KGL測試以檢測IC 114上的故障。
[0050]在制造了 IC器件并且測試無故障之后，在將IC器件發(fā)往市場之前，通常對其進(jìn)行封裝和進(jìn)一步的測試工藝。
[0051]圖2示出了根據(jù)本發(fā)明的各方面的作為電路設(shè)計(jì)106(圖1)的部分的KGL測試插入和測試模式生成的方法200的實(shí)施例。KGL測試方法200接收設(shè)計(jì)202，其中，IC 114的電路已經(jīng)被劃分為基層和多個(gè)上層，每一層都具有掃描觸發(fā)器和/或適合于掃描測試的其他電路部件。
[0052]圖3中示出了設(shè)計(jì)202的一個(gè)實(shí)例。如圖3中所示，設(shè)計(jì)202包括基層380、第一上層381和第二上層382。基層380包括兩組掃描觸發(fā)器302和304以及兩個(gè)邏輯云301和303。第一上層381包括三組掃描觸發(fā)器312、314和316以及一個(gè)邏輯云311。第二上層382包括兩組掃描觸發(fā)器322和324以及兩個(gè)邏輯云321和323。在一層和另一層之間可以存在互連件。在一個(gè)實(shí)施例中，為了掃描測試的目的，在一層中的一些掃描觸發(fā)器已經(jīng)嵌入(stitched)到稱為掃描段的一個(gè)或多個(gè)串行移位寄存器內(nèi)。對于以下討論，在不限制本發(fā)明的情況下，以與掃描觸發(fā)器相同的方式處理預(yù)嵌入掃描段。在一個(gè)實(shí)施例中，掃描觸發(fā)器是基于寄存器的。在一個(gè)實(shí)施例中，掃描觸發(fā)器是基于鎖存器的。
[0053]KGL測試方法200 (圖2)進(jìn)行到操作212以產(chǎn)生多個(gè)掃描輸入端、多個(gè)掃描輸出端、掃描使能信號(hào)和掃描時(shí)鐘信號(hào)。隨后將設(shè)計(jì)202中的掃描觸發(fā)器嵌入到多個(gè)掃描鏈中。參考圖4，為了簡化的目的，僅示出了掃描鏈，而省略了掃描使能信號(hào)、掃描時(shí)鐘信號(hào)和設(shè)計(jì)202的多個(gè)部件。然而，本領(lǐng)域普通技術(shù)人員應(yīng)該認(rèn)識(shí)到，這種省略不限制本發(fā)明的發(fā)明范圍。
[0054]參考圖4，在本實(shí)施例中，為了掃描測試的目的，第二上層382包括1焊盤422a、422b、424a、424b、426a、426b和428。根據(jù)本發(fā)明的各個(gè)方面，包括輸入焊盤428以用于控制各個(gè)KGL測試電路。在一個(gè)實(shí)施例中，這些1焊盤共享IC 114的功能引線。設(shè)計(jì)202還包括三個(gè)掃描鏈。第一掃描鏈包括作為掃描輸入端的1焊盤422a、作為掃描輸出端的1焊盤422b和多個(gè)掃描觸發(fā)器430。掃描輸入端422a通過節(jié)點(diǎn)446連接到掃描觸發(fā)器430的輸入端。掃描觸發(fā)器430的輸出端通過節(jié)點(diǎn)448連接到掃描輸出端422b。第二掃描鏈包括作為掃描輸入端的1焊盤424a、作為掃描輸出端的1焊盤424b以及三組掃描觸發(fā)器431、432和433。掃描輸入端424a通過節(jié)點(diǎn)442連接到掃描觸發(fā)器431的輸入端。掃描觸發(fā)器431的輸出端通過節(jié)點(diǎn)450連接到掃描觸發(fā)器432的輸入端。掃描觸發(fā)器432的輸出端通過節(jié)點(diǎn)458連接到掃描觸發(fā)器433的輸入端。掃描觸發(fā)器433的輸出端通過節(jié)點(diǎn)452連接到掃描輸出端424b。第三掃描鏈包括作為掃描輸入端的1焊盤426a、作為掃描輸出端的1焊盤426b以及三組掃描觸發(fā)器434、435和436。掃描輸入端426a通過節(jié)點(diǎn)444連接到掃描觸發(fā)器434的輸入端。掃描觸發(fā)器434的輸出端通過節(jié)點(diǎn)454連接到掃描觸發(fā)器435的輸入端。掃描觸發(fā)器435的輸出端通過節(jié)點(diǎn)460連接到掃描觸發(fā)器436的輸入端。掃描觸發(fā)器436的輸出端通過節(jié)點(diǎn)456連接到掃描輸出端426b。在以下討論中，為了簡化的目的，每個(gè)掃描鏈都由其掃描輸入端和掃描輸出端對表不。例如，第一掃描鏈表不為 422a/422b。
[0055]KGL測試方法200 (圖2)進(jìn)行到操作214，其中，將KGL測試電路插入到設(shè)計(jì)202中，從而產(chǎn)生KGL測試兼容(compliant)設(shè)計(jì)204。參考圖5，KGL測試電路包括位于基層380中的多個(gè)測試1焊盤404a、404b、406a和406b ;位于第一上層381中的多個(gè)測試1焊盤412a、412b、414a、414b、416a和416b ;多個(gè)測試控制元件501,502,503和504 ;多個(gè)多路復(fù)用器511、512、513、514、521、522、523和524 ;以及連接測試控制元件、多路復(fù)用器和掃描鏈的多個(gè)節(jié)點(diǎn)。下文將更詳細(xì)地描述測試控制元件和多路復(fù)用器的多個(gè)功能。
[0056]KGL測試電路中存在至少兩種類型的多路復(fù)用器:掃描輸入旁路多路復(fù)用器和掃描輸出旁路多路復(fù)用器。掃描輸入旁路多路復(fù)用器具有將掃描鏈的掃描移位數(shù)據(jù)從一層的輸入端直接傳送到該層的輸出端的功能，從而繞過位于該層的輸入端和輸出端之間的掃描鏈的掃描觸發(fā)器。參考圖5，在本實(shí)施例中，多路復(fù)用器511、513、522和524是掃描輸入旁路多路復(fù)用器。將多路復(fù)用器522作為實(shí)例，掃描輸入端424a通過節(jié)點(diǎn)553連接到掃描觸發(fā)器431的輸入端和多路復(fù)用器522的輸入端。掃描觸發(fā)器431的輸出端連接到多路復(fù)用器522的另一輸入端。測試控制元件503的輸出端通過節(jié)點(diǎn)507連接到多路復(fù)用器522的選擇輸入端。這樣，取決于測試控制兀件503的值,來自掃描輸入端424a或掃描觸發(fā)器431的輸出端的掃描移位數(shù)據(jù)可以通過多路復(fù)用器522傳送到節(jié)點(diǎn)555。其他掃描輸入旁路多路復(fù)用器可以進(jìn)行類似的分析。層中的掃描輸出旁路多路復(fù)用器具有將數(shù)據(jù)從較低層的輸出端或該層中的掃描鏈的掃描輸入旁路多路復(fù)用器的輸出端朝向掃描鏈的掃描輸出端傳送到該層的輸出端的功能。再次參考圖5，在本實(shí)施例中，多路轉(zhuǎn)化器512、514、521、513和525是掃描輸出旁路多路復(fù)用器。將多路復(fù)用器523作為實(shí)例，多路復(fù)用器523的輸入端通過節(jié)點(diǎn)559連接到層381的輸出端。多路復(fù)用器523的另一輸入端通過節(jié)點(diǎn)555連接到掃描輸入旁路多路復(fù)用器522的輸出端。多路復(fù)用器523的選擇輸入端通過節(jié)點(diǎn)508連接到測試控制元件504。多路復(fù)用器523的輸出端通過節(jié)點(diǎn)560連接到掃描輸出端424b。這樣，取決于測試控制元件504的值，來自層381或來自掃描輸入旁路多路復(fù)用器522的數(shù)據(jù)可以傳送到掃描輸出端424b。其他掃描輸出旁路多路復(fù)用器可以進(jìn)行類似的分析。參考圖5進(jìn)行進(jìn)一步的觀察。在本實(shí)施例中，當(dāng)掃描鏈從一層到另一層時(shí)，對于每層中的每個(gè)掃描鏈，都存在一對掃描輸入旁路多路復(fù)用器和掃描輸出旁路多路復(fù)用器，除了第二上層382中的掃描鏈422a/422b之外。這是因?yàn)榈诙蠈?82不包括掃描鏈422a/422b的任何掃描觸發(fā)器，并且第二上層382中的用于掃描鏈422a/422b的掃描輸入旁路多路復(fù)用器退化為線并且合并到節(jié)點(diǎn)550中。
[0057]測試控制元件501、502、503和504設(shè)定多路復(fù)用器，使得堆疊IC 114 (設(shè)計(jì)204)的掃描測試可以逐層進(jìn)行。在本發(fā)明的后面部分中將更詳細(xì)地說明這一點(diǎn)。此外，在如圖5所示的實(shí)施例中，將測試控制元件501、502、503和504實(shí)現(xiàn)為由1焊盤428控制的串行移位寄存器鏈。如圖6所示，在另一實(shí)施例中，將測試控制元件428和429實(shí)現(xiàn)為第二上層382中的1焊盤，而將測試控制元件501和502實(shí)現(xiàn)為串行移位寄存器，測試控制元件501和502至少由第一上層381中的1焊盤418控制，并且也可以由第二上層382中的1焊盤429控制。可以將多個(gè)測試控制元件實(shí)現(xiàn)為串行移位寄存器和1焊盤的組合。如圖7所示，在又一實(shí)施例中，將第二上層382中的測試控制元件503和504實(shí)現(xiàn)為存儲(chǔ)元件(諸如，寄存器)，其通過可編程接口 428 (諸如，IEEE 1149.1接口或IEEE 1500接口)進(jìn)行編程。在另一實(shí)施例中，測試控制元件501的輸出可以反饋到第二上層382并且可以連接到另一 1焊盤。這可以用于監(jiān)測測試控制元件501至504的值。
[0058]再次參考圖2，雖然在本實(shí)施例中操作212和214作為單獨(dú)的操作示出，但是在另一實(shí)施例中它們可以結(jié)合。而且，在其他實(shí)施例中，可以以不同的順序?qū)嵤┎僮?12和214，并且在操作212和214之前、之后或之間可以實(shí)施額外的操作。
[0059]在生產(chǎn)出設(shè)計(jì)204之后，KGL測試方法200 (圖2)進(jìn)行到操作216，其中，產(chǎn)生了KGL測試模式。在逐層的基礎(chǔ)上產(chǎn)生KGL測試模式，這將結(jié)合圖9A至圖9H在圖8中示出。
[0060]參考圖8，KGL測試模式產(chǎn)生流程216的實(shí)施例開始于操作810，其中，將設(shè)計(jì)204設(shè)成適合掃描測試的測試模式(所謂的掃描測試模式)。在一個(gè)實(shí)施例中，操作810包括通過輸入焊盤將設(shè)計(jì)204設(shè)定成掃描測試模式。在另一實(shí)施例中，操作810包括通過可編程接口(諸如，IEEE 1149.1接口或IEEE 1500接口)將設(shè)計(jì)204設(shè)定成掃描測試模式。
[0061]KGL測試模式產(chǎn)生流程216 (圖8)進(jìn)行到操作812，其中，使用I/O焊盤在基層380中產(chǎn)生用于基層380的測試模式。參考圖9A，在1焊盤404a和404b之間形成包括掃描觸發(fā)器433的掃描鏈,并且在1焊盤406a和406b之間形成包括掃描觸發(fā)器436的另一個(gè)掃描鏈。通過這樣配置設(shè)計(jì)204，由工具包800 (諸如市場上可以買到的ATPG工具)產(chǎn)生用于檢測基層380中的故障的測試模式。在操作812(圖8)期間忽略層381和382 (圖9A)，這是因?yàn)楫?dāng)在IC器件114 (設(shè)計(jì)204)的制造期間測試基層380時(shí)，甚至可能還不存在層381和382。在一個(gè)實(shí)施例中，在操作812中，將從上層到基層380的輸入信號(hào)作為未知處理，并且在掃描輸出端404b和406b處觀察不到。在一個(gè)實(shí)施例中，使用掃描模式復(fù)用方法將從上層到基層380的輸入信號(hào)指定為固定的邏輯值以增加基層380的故障范圍。
[0062]KGL測試模式產(chǎn)生流程216 (圖8)進(jìn)行到操作814以使用第一上層381中的1焊盤產(chǎn)生用于第一上層381的測試模式。在IC器件114 (設(shè)計(jì)204)的制造期間，一旦在基層380上方形成第一上層381，則基層380中的1焊盤可能不可進(jìn)入。參考圖9B，通過測試1焊盤418將測試控制元件501和502分別設(shè)定為值“ I”和值“O”。在這種配置下，第一掃描鏈形成在1焊盤412a和412b之間，第二掃描鏈形成在1焊盤414a和414b之間，并且第三掃描鏈形成在1焊盤416a和416b之間。忽略層380和382。
[0063]再次參考圖9B，用于掃描鏈412a/412b的掃描移位操作如下:數(shù)據(jù)通過節(jié)點(diǎn)550從掃描輸入端412a到達(dá)掃描觸發(fā)器430的輸入端，并且通過節(jié)點(diǎn)551從掃描觸發(fā)器430的輸出端到達(dá)掃描輸出端412b。
[0064]再次參考圖9B，用于掃描鏈414a/414b的掃描移位操作如下:數(shù)據(jù)通過節(jié)點(diǎn)555從掃描輸入端414a到達(dá)觸發(fā)器432的輸入端，通過節(jié)點(diǎn)556從觸發(fā)器432的輸出端到達(dá)多路復(fù)用器511的輸入端，通過節(jié)點(diǎn)557從多路復(fù)用器511的輸出端到達(dá)多路復(fù)用器512的輸入端，并且通過節(jié)點(diǎn)559從多路復(fù)用器512的輸出端到達(dá)掃描輸出端414b。用于掃描鏈416a/416b的掃描移位操作可以進(jìn)行類似的分析。
[0065]操作814執(zhí)行工具包800以使用這種配置下的設(shè)計(jì)204(圖9B)產(chǎn)生用于檢測故障的測試模式。
[0066]KGL測試模式產(chǎn)生流程216 (圖8)進(jìn)行到操作816以繞過第一上層381中的掃描觸發(fā)器430、432和435。參考圖9C，通過測試1焊盤418將測試控制元件501和502分別設(shè)定為值“O”和值“O”。在這種配置下，掃描移位數(shù)據(jù)從掃描輸入端414a和416a到達(dá)各自的掃描輸出端414b和416b，而沒有通過第一上層381中的掃描觸發(fā)器。對于這個(gè)操作，忽略了掃描鏈412a/412b，因?yàn)槠洳痪哂邢嚓P(guān)的旁路多路復(fù)用器。再次執(zhí)行工具包800以使用這種配置下的設(shè)計(jì)204(圖9C)產(chǎn)生用于檢測故障的測試模式。
[0067]KGL測試模式產(chǎn)生流程216 (圖8)進(jìn)行到操作818，其中，使用第一上層381中的1焊盤產(chǎn)生了用于層381和380的測試模式。參考圖9D，通過測試1焊盤418將測試控制元件501和502分別設(shè)定為值“O”和值“I”。在這種配置下，來自1焊盤414a和416a的掃描移位數(shù)據(jù)在分別返回至1焊盤414b和416b之前都通過層381和層380。
[0068]再次參考圖9D，用于掃描鏈414a/414b的掃描移位操作如下:數(shù)據(jù)通過節(jié)點(diǎn)555從掃描輸入端414a到達(dá)多路復(fù)用器511的輸入端，通過節(jié)點(diǎn)557從多路復(fù)用器511的輸出端到達(dá)掃描觸發(fā)器433的輸入端，通過節(jié)點(diǎn)558從掃描觸發(fā)器433的輸出端到達(dá)多路復(fù)用器512的輸入端，以及通過節(jié)點(diǎn)559從多路復(fù)用器512的輸出端到達(dá)掃描輸出端414b。用于掃描鏈416a/416b的掃描移位操作可以進(jìn)行類似的分析。
[0069]再次執(zhí)行工具包800以使用這種配置下的設(shè)計(jì)204(圖9D)產(chǎn)生用于檢測故障的測試模式。
[0070]在一個(gè)實(shí)施例中，操作818將測試控制元件501和502分別設(shè)定為值“ I ”和值“ I ”。在這種配置下，掃描移位數(shù)據(jù)通過第一上層381和基層380，第一上層381和基層380包括掃描觸發(fā)器432、433、435和436。使用這種配置的設(shè)計(jì)204可產(chǎn)生測試模式。
[0071]KGL測試模式產(chǎn)生流程216 (圖8)進(jìn)行到操作820。如果不再有要進(jìn)行故障測試的上層，則KGL測試模式產(chǎn)生流程216終止，并且將到現(xiàn)在為止產(chǎn)生的測試模式存儲(chǔ)到數(shù)據(jù)文件822中。如在本實(shí)施例中的層382的情況，如果還有需要進(jìn)行故障測試的上層，則KGL測試模式產(chǎn)生流程216進(jìn)行到操作814以在第二上層382使用1焊盤產(chǎn)生用于第二上層382的測試模式。在IC器件114 (設(shè)計(jì)204)的制造期間，一旦在第一上層381上方形成第二上層382，則層381和層380中的1焊盤可能就不可進(jìn)入。
[0072]參考圖9E，操作814通過1焊盤428將測試控制元件503和504分別設(shè)定為值“I”和值“O”。在這種配置下，第一掃描鏈形成在1焊盤424a和424b之間，并且第二掃描鏈形成在1焊盤426a和426b之間。忽略1焊盤422a和422b，因?yàn)樵趯?82中它們之間沒有掃描觸發(fā)器。也忽略層380和層382。
[0073]再次參考圖9E，用于掃描鏈424a/424b的掃描移位操作如下:數(shù)據(jù)通過節(jié)點(diǎn)553從掃描輸入端424a到達(dá)觸發(fā)器431的輸入端，通過節(jié)點(diǎn)554從觸發(fā)器431的輸出端到達(dá)多路復(fù)用器522的輸入端，通過節(jié)點(diǎn)555從多路復(fù)用器522的輸出端到達(dá)多路復(fù)用器523的輸入端，以及通過節(jié)點(diǎn)560從多路復(fù)用器523的輸出端到達(dá)掃描輸出端424b。用于掃描鏈426a/426b的掃描移位操作可以進(jìn)行類似的分析。
[0074]操作814再次執(zhí)行工具包800以使用這種配置下的設(shè)計(jì)204(圖9E)產(chǎn)生用于檢測故障的測試模式。
[0075]KGL測試模式產(chǎn)生流程216 (圖8)進(jìn)行到操作816以繞過第二上層382中的掃描觸發(fā)器431和434。參考圖9F，通過1焊盤428將測試控制元件503和504分別設(shè)定為值“O”和值“O”。在這種配置下，掃描移位數(shù)據(jù)從掃描輸入端422a、424a和426a到達(dá)各自的掃描輸出端422b、424b和426b，而不通過第二上層382中的掃描觸發(fā)器。再次執(zhí)行工具包800以使用這種配置下的設(shè)計(jì)204(圖9F)產(chǎn)生用于檢測故障的測試模式。
[0076]KGL測試模式產(chǎn)生流程216 (圖8)進(jìn)行到操作818，其中，在第二上層382中使用1焊盤產(chǎn)生用于層382、381和380的測試模式。參考圖9G，通過1焊盤428將測試控制元件501、502、503和504分別設(shè)定為值“I”、值“O”、值“O”和值“I”。在這種配置下，來自1焊盤422a、424a和426a的掃描移位數(shù)據(jù)在分別返回至1焊盤422b、424b和426b之前均經(jīng)過層382和層381。
[0077]再次參考圖9G，用于掃描鏈424a/424b的掃描移位操作如下:數(shù)據(jù)通過節(jié)點(diǎn)553從掃描輸入端424a到達(dá)多路復(fù)用器522的輸入端，通過節(jié)點(diǎn)555從多路復(fù)用器522的輸出端到達(dá)掃描觸發(fā)器432的輸入端，通過節(jié)點(diǎn)556從掃描觸發(fā)器432的輸出端到達(dá)多路復(fù)用器511的輸入端，通過節(jié)點(diǎn)557從多路復(fù)用器511的輸出端到達(dá)多路復(fù)用器512的輸入端，通過節(jié)點(diǎn)559從多路復(fù)用器512的輸出端到達(dá)多路復(fù)用器523的輸入端，以及通過節(jié)點(diǎn)560從多路復(fù)用器523的輸出端到達(dá)掃描輸出端424b。用于掃描鏈422a/422b和426a/426b的掃描移位操作可以進(jìn)行類似的分析。
[0078]再次執(zhí)行工具包800以使用這種配置下的設(shè)計(jì)204(圖9G)產(chǎn)生用于檢測故障的測試模式。
[0079]操作818可以通過1焊盤428將測試控制元件501、502、503和504設(shè)定為值的其他組合，以便于獲得用于層382、381和380的期望的測試范圍。關(guān)于這一點(diǎn)，圖9H示出了由操作818設(shè)定的另一配置。參考圖9H，將測試控制元件501、502、503和504分別設(shè)定為值“O”、值“I”、值“O”和值“I”。在這種配置下，掃描鏈424a/424b(426a/426b)包括用于從第二上層382測試基層380的掃描觸發(fā)器433 (436)。
[0080]通過如圖5所示的KGL掃描測試架構(gòu)的實(shí)施例，到現(xiàn)在為止示出了用于電路設(shè)計(jì)階段106 (圖1)的單片堆疊IC 114的逐層KGL測試模式產(chǎn)生流程。圖10示出了 KGL掃描測試架構(gòu)的另一個(gè)實(shí)施例，其中，掃描輸入旁路多路復(fù)用器退化。參考圖10，可將設(shè)計(jì)204a視作設(shè)計(jì)204 (圖5)的衍生物，其中，將設(shè)計(jì)204中的每個(gè)控制元件501和503都固定為值“1”，從而使控制元件501和503以及多路復(fù)用器511、513、522和524退化。圖11示出了KGL掃描測試架構(gòu)的又一實(shí)施例，其中，掃描輸入旁路多路復(fù)用器和掃描輸出旁路多路復(fù)用器均退化。參考圖11，可以將設(shè)計(jì)204b視作設(shè)計(jì)204(圖5)的衍生物，其中，將設(shè)計(jì)204中的控制元件501、502、503和504分別固定為值“ I”、值“O”、值“ I”和值“O”，并且從而使控制元件 501,502,503 和 504 以及多路復(fù)用器 511、512、513、514、522、523、524 和 525 退化。參考圖8的KGL測試模式產(chǎn)生流程的原理均適用于設(shè)計(jì)204a和204b。
[0081]當(dāng)在階段112(圖1)制造單片堆疊IC 114時(shí)，當(dāng)制造出每一層時(shí)，測試模式(諸如存儲(chǔ)在數(shù)據(jù)文件822 (圖8)中的測試模式)適用于檢測IC114的制造故障。這將結(jié)合圖13A至圖13E在圖12中示出。
[0082]參考圖12，示出了單片堆疊IC制造故障測試流程1200的實(shí)施例。測試流程1200開始于操作1210，其中，對晶圓進(jìn)行處理以包括基層。圖13A示出了用于IC 114的一個(gè)示例性基層1310?；鶎?310包括襯底1302。基層限定為具有兩個(gè)表面1305和1307。在本實(shí)施例中，表面1305是基層的有源區(qū)側(cè)，并且表面1307位于基層的金屬側(cè)。在一個(gè)實(shí)施例中，襯底1302是硅襯底。在一個(gè)實(shí)施例中，基層1310包括硅通孔(TSV)。
[0083]在接收基層1310之后，測試流程1200(圖12)進(jìn)行到操作1212，以準(zhǔn)備用于故障測試的基層1310。參考圖13B，探針焊盤1306附接至表面1307，并且通過表面1307與基層1310電接觸?？梢灶愃频馗浇舆m合于基層1310的故障測試的其他探針焊盤，諸如圖9A中示出的 1 焊盤 404a、404b、406a 和 406b。
[0084]測試流程1200(圖12)進(jìn)行到操作1214，將測試模式施加到基層。已經(jīng)根據(jù)如圖8所示的KGL測試模式產(chǎn)生流程216的一個(gè)或多個(gè)實(shí)施例，使用諸如圖9A中示出的掃描配置產(chǎn)生了測試模式。如果在基層1310發(fā)現(xiàn)了缺陷，則可以采取一些處理。例如，在晶圓圖上可以將IC 114標(biāo)記為壞的，并且在進(jìn)一步的制造和工藝中將其丟棄。例如，可以修復(fù)基層1310以解決缺陷。
[0085]一旦基層1310滿足進(jìn)一步的IC制造，則測試流程1200 (圖12)進(jìn)行到操作1216，在基層上方形成上層。這在圖13C和圖13D中示出。圖13C示出了在表面1307上方形成絕緣層1308。在一個(gè)實(shí)施例中，在形成絕緣層1308之前，去除(或分離)用于測試基層1310的探針焊盤(諸如探針焊盤1306)?？梢酝ㄟ^在表面1307上方沉積諸如氧化物的介電材料層以及對介電材料層實(shí)施化學(xué)機(jī)械拋光(CMP)的工藝形成絕緣層1308。圖13D示出了在絕緣層1308上方形成上層1320并且通過導(dǎo)電部件1322和層通孔1324與基層1310電接觸。如圖13D所示，在本實(shí)施例中，上層1320具有兩個(gè)表面1315(有源區(qū)側(cè))和1317(金屬區(qū)側(cè))，表面1315直接位于絕緣層1308上方。
[0086]形成上層1320可以通過多個(gè)工藝來完成。在一個(gè)實(shí)施例中，形成上層1320的工藝開始于接收新晶圓(供體晶圓)，在新晶圓的頂層中構(gòu)建摻雜區(qū)以及在高溫(諸如，約1000C )下活化摻雜區(qū)。該工藝還包括將氫注入摻雜區(qū)內(nèi)，以用于在之后的步驟中切割摻雜區(qū)，將新晶圓接合至基層1310(包括絕緣層1308)，使得摻雜區(qū)直接位于基層1310上方，并且對新晶圓實(shí)施離子切割工藝，從而在基層1310上方留下?lián)诫s區(qū)的薄層。該工藝還包括在摻雜區(qū)的薄層中形成淺溝槽隔離(STI)，以限定用于層通孔的隔離區(qū)以及限定用于器件(諸如凹形溝道陣列晶體管(RCAT))的有源區(qū)。在一個(gè)實(shí)施例中，形成STI區(qū)包括在摻雜區(qū)中蝕刻淺溝槽，在淺溝槽內(nèi)和摻雜區(qū)上方沉積諸如氧化物的介電材料層，以及對介電材料層實(shí)施化學(xué)機(jī)械拋光(CMP)工藝。形成上層1320的工藝還包括在由STI區(qū)限定的有源區(qū)內(nèi)蝕刻?hào)艠O區(qū)，形成柵極氧化物和形成柵電極。該工藝還包括在上層1320內(nèi)以及上層1320和基層1310之間形成互連結(jié)構(gòu)。在一個(gè)實(shí)施例中，形成互連結(jié)構(gòu)的工藝包括在上層1320的STI和有源區(qū)上方形成介電材料層，對介電材料層實(shí)施CMP工藝，蝕刻介電材料層和/或STI區(qū)以形成層通孔和/或RCAT接觸溝槽，將諸如銅的導(dǎo)電材料沉積到通孔和/或溝槽內(nèi)，以及對導(dǎo)電材料實(shí)施另一 CMP工藝。
[0087]如圖13E所示，隨著在基層1310上方直接形成上層1320，測試流程1200(圖12)進(jìn)行到操作1218，準(zhǔn)備用于故障測試的基層1310和上層1320。參考圖13E，探針焊盤1316附接至表面1317并且通過表面1317與上層1320電接觸?？梢灶愃频馗浇舆m合于上層1320的故障測試的其他探針焊盤，諸如圖9B中示出的1焊盤412a、412b、414a、414b、416a和416b。
[0088]測試流程1200(圖12)進(jìn)行到操作1220，將測試模式施加到上層1320和基層1310。已經(jīng)根據(jù)如圖8所示的KGL測試模式產(chǎn)生流程216的一個(gè)或多個(gè)實(shí)施例，使用諸如圖9B、圖9C和圖9D中示出的掃描配置產(chǎn)生了測試模式。如果在該層中發(fā)現(xiàn)缺陷，則可以采取一些處理。例如，可以在晶圓上將IC 114標(biāo)記為壞的并且在進(jìn)一步的制造和工藝中將其丟棄。例如，可以修復(fù)上層1320以解決缺陷。
[0089]測試流程1200(圖12)進(jìn)行到操作1222。如果不再需要制造上層，則在操作1224中完成KGL測試流程，并且可以在操作1225中對完成的堆疊IC 114實(shí)施進(jìn)一步測試。例如，當(dāng)現(xiàn)在IC 114的所有層和所有連接件均已經(jīng)完成時(shí)，可以實(shí)施IC 114的高良率管芯(KGD)測試以獲得較高的測試范圍。例如，可以將IC 114從晶圓切除，進(jìn)行封裝和與封裝件一起進(jìn)行再次測試。
[0090]如果還有將要制造和測試的上層，則測試流程1200 (圖12)返回到操作1216，并且重復(fù)之前提及的形成和測試堆疊IC 114的上層的工藝。
[0091]上面概述了多個(gè)實(shí)施例的特征，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于與本文所介紹實(shí)施例執(zhí)行相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員還應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以對本發(fā)明進(jìn)行多種變化、替換以及改變。
[0092]在一個(gè)示例性方面，本發(fā)明涉及位于IC的第一層中的單片堆疊集成電路(IC)高良率層(KGL)測試電路。該IC包括第一層和第二層。第一層是IC的上層，并且第一層包括掃描段。測試電路包括連接到掃描段的輸入端的第一測試輸入端，以接收第一掃描移位數(shù)據(jù)。測試電路還包括第一多路復(fù)用器。第一多路復(fù)用器包括第一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第一選擇輸入端和第一數(shù)據(jù)輸出端，其中，第一數(shù)據(jù)輸入端連接到第一測試輸入端，并且第二數(shù)據(jù)輸入端連接到掃描段的輸出端。測試電路還包括連接到第一數(shù)據(jù)輸出端的第一測試輸出端，以將第二掃描移位數(shù)據(jù)傳送到第二層。測試電路還包括第二測試輸入端，以從第二層接收第三掃描移位數(shù)據(jù)。測試電路還包括第二多路復(fù)用器。第二多路復(fù)用器包括第三數(shù)據(jù)輸入端、第四數(shù)據(jù)輸入端、第二選擇輸入端和第二數(shù)據(jù)輸出端，其中，第三數(shù)據(jù)輸入端連接到第二測試輸入端，并且第四數(shù)據(jù)輸入端連接到第一數(shù)據(jù)輸出端。測試電路還包括連接到第二數(shù)據(jù)輸出端的第二測試輸出端以傳送第四掃描移位數(shù)據(jù)。測試電路還包括連接到第一選擇輸入端的第一控制元件。測試電路還包括連接到第二選擇輸入端的第二控制元件。
[0093]在另一示例性方面，本發(fā)明涉及單片堆疊集成電路(IC)高良率層(KGL)測試模式產(chǎn)生方法。該方法包括接收IC的電路設(shè)計(jì)。該電路設(shè)計(jì)包括第一層、第二層和掃描鏈。掃描鏈包括第一層中的第一掃描段和第二層中的第二掃描段。第二層包括連接到第二掃描段的輸入端的第一測試輸入端。第二層還包括第一多路復(fù)用器。第一多路復(fù)用器包括第一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第一選擇輸入端和第一數(shù)據(jù)輸出端，其中，第一數(shù)據(jù)輸入端連接到第一測試輸入端，并且第二數(shù)據(jù)輸入端連接到第二掃描段的輸出端。第二層還包括連接到第一數(shù)據(jù)輸出端的第一測試輸出端。第二層還包括第二測試輸入端和第二多路復(fù)用器。第二多路復(fù)用器包括第三數(shù)據(jù)輸入端、第四數(shù)據(jù)輸入端、第二選擇輸入端和第二數(shù)據(jù)輸出端，其中，第三數(shù)據(jù)輸入端連接到第二測試輸入端，并且第四數(shù)據(jù)輸入端連接到第一數(shù)據(jù)輸出端。第二層還包括連接到第二數(shù)據(jù)輸出端的第二測試輸出端。第一層包括連接到第一掃描段的輸入端的第三測試輸入端、第三測試輸出端以及用于將第三測試輸出端連接到第一掃描段的輸出端的工具。電路設(shè)計(jì)還包括用于將第一測試輸出端連接到第三測試輸入端的工具以及用于將第三測試輸出端連接到第二測試輸入端的工具。該方法還包括將第三測試輸入端配置為掃描輸入端、將第三測試輸出端配置為掃描輸出端以及產(chǎn)生用于檢測第一層中的故障的測試模式。該方法還包括將第一測試輸入端配置為另一掃描輸入端、將第二測試輸出端配置為另一掃描輸出端以及產(chǎn)生用于檢測第二層中的故障的測試模式。
[0094]在另一示例性方面，本發(fā)明涉及單片堆疊集成電路(IC)制造故障測試方法。測試方法包括接收IC的基層，其中，基層包括襯底、第一表面和第二表面。測試方法還包括將多個(gè)第一探針焊盤附接至第一表面，其中，多個(gè)第一探針焊盤與基層電接觸。測試方法還包括通過多個(gè)第一探針焊盤施加第一故障測試。測試方法還包括在基層上方形成絕緣層。測試方法還包括在絕緣層上方形成IC的上層。上層具有第三表面和第四表面。第三表面位于絕緣層上方。上層與基層電接觸。測試方法還包括將多個(gè)第二探針焊盤附接至第四表面，其中，多個(gè)第二探針焊盤與上層電接觸。測試方法還包括通過多個(gè)第二探針焊盤施加第二故障測試。
【權(quán)利要求】
1.一種單片堆疊集成電路(1C)，包括:位于所述IC的第一層中的高良率層(KGL)測試電路和掃描段，其中，所述第一層是所述IC的上層，所述KGL測試電路包括: 第一測試輸入端，連接至所述掃描段的輸入端，以接收第一掃描移位數(shù)據(jù)； 第一多路復(fù)用器，所述第一多路復(fù)用器具有第一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第一選擇輸入端和第一數(shù)據(jù)輸出端，其中，所述第一數(shù)據(jù)輸入端連接到所述第一測試輸入端，并且所述第二數(shù)據(jù)輸入端連接到所述掃描段的輸出端； 第一測試輸出端，連接到所述第一數(shù)據(jù)輸出端，以將第二掃描移位數(shù)據(jù)傳送到第二層； 第二測試輸入端，以從所述第二層接收第三掃描移位數(shù)據(jù)； 第二多路復(fù)用器，所述第二多路復(fù)用器具有第三數(shù)據(jù)輸入端、第四數(shù)據(jù)輸入端、第二選擇輸入端和第二數(shù)據(jù)輸出端，其中，所述第三數(shù)據(jù)輸入端連接到所述第二測試輸入端，并且所述第四數(shù)據(jù)輸入端連接到所述第一數(shù)據(jù)輸出端； 第二測試輸出端，連接到第二數(shù)據(jù)輸出端，以傳送第四掃描移位數(shù)據(jù)； 第一控制元件，連接到所述第一選擇輸入端；以及 第二控制元件，連接到所述第二選擇輸入端。
2.根據(jù)權(quán)利要求1所述的1C，其中: 所述第一控制元件是:到所述第一層的輸入端、或位于所述第一層中的可編程寄存器；以及 所述第二控制元件是:到所述第一層的另一輸入端、或位于所述第一層中的另一可編程寄存器。
3.根據(jù)權(quán)利要求1所述的1C，其中，所述控制元件是使用以下方式中的一種編程的寄存器: 第二掃描鏈，所述第二掃描鏈具有所述控制元件； IEEE 1149.1 接口 ；以及 IEEE 1500 接口。
4.根據(jù)權(quán)利要求1所述的1C，其中: 所述第二層是以下之一:所述IC的基層和所述IC的另一上層；以及 所述第一層位于所述第二層上方。
5.根據(jù)權(quán)利要求1所述的1C，其中: 所述掃描段不包括掃描觸發(fā)器，從而所述第一多路復(fù)用器退化；以及 所述第一測試輸出端和所述第四數(shù)據(jù)輸入端連接到所述第一測試輸入端。
6.根據(jù)權(quán)利要求1所述的1C，其中，所述掃描段基于寄存器。
7.根據(jù)權(quán)利要求1所述的1C，其中: 所述第一控制元件是固定值，從而所述第一控制元件和所述第一多路復(fù)用器退化；以及 所述第一測試輸出端和所述第四數(shù)據(jù)輸入端連接到所述掃描段的輸出端。
8.根據(jù)權(quán)利要求1所述的1C，其中: 所述控制元件是固定值，從而所述控制元件和所述多路復(fù)用器退化；以及 所述第二測試輸出端連接到所述掃描段的輸出端。
9.一種用于產(chǎn)生單片堆疊集成電路(IC)高良率層(KGL)測試模式的方法，所述方法包括: 接收所述IC的電路設(shè)計(jì)，其中: 所述電路設(shè)計(jì)包括第一層、第二層和掃描鏈； 所述掃描鏈包括位于所述第一層中的第一掃描段和位于所述第二層中的第二掃描段； 所述第二層包括: 第一測試輸入端，連接至所述第二掃描段的輸入端； 第一多路復(fù)用器，所述第一多路復(fù)用器具有第一數(shù)據(jù)輸入端、第二數(shù)據(jù)輸入端、第一選擇輸入端和第一數(shù)據(jù)輸出端，其中，所述第一數(shù)據(jù)輸入端連接到所述第一測試輸入端，并且所述第二數(shù)據(jù)輸入端連接到第二掃描段的輸出端； 第一測試輸出端，連接至所述第一數(shù)據(jù)輸出端； 第二測試輸入端； 第二多路復(fù)用器，所述第二電路復(fù)用器具有第三數(shù)據(jù)輸入端、第四數(shù)據(jù)輸入端、第二選擇輸入端和第二數(shù)據(jù)輸出端，其中，所述第三數(shù)據(jù)輸入端連接到所述第二測試輸入端，并且所述第四數(shù)據(jù)輸入端連接到所述第一數(shù)據(jù)輸出端；和第二測試輸出端，連接到所述第二數(shù)據(jù)輸出端； 所述第一層包括連接至所述第一掃描段的輸入端的第三測試輸入端、第三測試輸出端和將所述第三測試輸出端連接到所述第一掃描段的輸出端的裝置；并且 所述電路設(shè)計(jì)還包括將所述第一測試輸出端連接到所述第三測試輸入端的裝置和將所述第三測試輸出端連接到所述第二測試輸入端的裝置； 將所述第三測試輸入端配置為掃描輸入端； 將所述第三測試輸出端配置為掃描輸出端； 產(chǎn)生用于檢測所述第一層中的故障的測試模式； 將所述第一測試輸入端配置為另一掃描輸入端； 將所述第二測試輸出端配置為另一掃描輸出端；以及 產(chǎn)生用于檢測所述第二層中的故障的測試模式。
10.一種單片堆疊集成電路(IC)高良率層(KGL)故障測試方法，包括: 接收所述IC的基層，所述基層具有襯底、第一表面和第二表面； 將多個(gè)第一探針焊盤附接至所述第一表面，所述多個(gè)第一探針焊盤與所述基層電接觸； 通過所述多個(gè)第一探針焊盤施加第一故障測試； 在所述基層上方形成絕緣層； 在所述絕緣層上方形成所述IC的上層，其中，所述上層具有第三表面和第四表面，所述第三表面位于所述絕緣層上方，并且所述上層與所述基層電接觸； 將多個(gè)第二探針焊盤附接至所述第四表面，所述多個(gè)第二探針焊盤與所述上層電接觸；以及 通過所述多個(gè)第二探針焊盤施加第二故障測試。
【文檔編號(hào)】G01R31/3177GK104515952SQ201410490077
【公開日】2015年4月15日 申請日期:2014年9月23日 優(yōu)先權(quán)日:2013年9月27日
【發(fā)明者】桑迪·庫馬·戈埃爾, 阿肖克·梅赫塔 申請人:臺(tái)灣積體電路制造股份有限公司