一種數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器的制造方法
【專利摘要】本發(fā)明涉及一種數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，包括管理控制總線、數(shù)據(jù)總線、開(kāi)關(guān)輸入模塊、處理器模塊、信號(hào)輸入模塊，信號(hào)輸入模塊接收間隔的電流電壓輸入信號(hào)，并通過(guò)數(shù)據(jù)總線與處理器模塊之間傳輸數(shù)據(jù)，開(kāi)關(guān)輸入模塊接收開(kāi)關(guān)位置輸入接點(diǎn)信號(hào)，并通過(guò)管理控制總線與處理器模塊之間傳輸數(shù)據(jù)，處理器模塊將接收到的信號(hào)重新同步，將同步后的數(shù)據(jù)打包，通過(guò)以太網(wǎng)口轉(zhuǎn)發(fā)到電表。本發(fā)明解決了數(shù)字化變電站建設(shè)中的獨(dú)立計(jì)量系統(tǒng)設(shè)計(jì)的數(shù)據(jù)集中轉(zhuǎn)發(fā)問(wèn)題，可明顯提高電能計(jì)量準(zhǔn)確性，增強(qiáng)了電能采集的獨(dú)立性和可靠性，方便運(yùn)行人員管理。
【專利說(shuō)明】一種數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字化電網(wǎng)建設(shè)中獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器的設(shè)計(jì)。

【背景技術(shù)】
[0002]近幾年來(lái)，隨著IEC 61850標(biāo)準(zhǔn)的應(yīng)用和大量數(shù)字化設(shè)備的投入使用，數(shù)字化變電站已在工程實(shí)踐中得到廣泛應(yīng)用。數(shù)字化變電站與常規(guī)變電站一樣，同樣會(huì)存在電能計(jì)量需要。計(jì)量作為電網(wǎng)公司營(yíng)收的基礎(chǔ)，有著重要的地位。
[0003]現(xiàn)有的各個(gè)廠家設(shè)計(jì)的，正在運(yùn)行的數(shù)字化變電站計(jì)量系統(tǒng)設(shè)計(jì)都是使用的是互感器+合并單元輸出信號(hào)采樣+電表的模式。互感器數(shù)據(jù)輸出到合并單元，需要合并單元實(shí)現(xiàn)積分，角比差校正，同步等處理，再重采樣后分發(fā)到保護(hù)、計(jì)量、測(cè)量設(shè)備。合并單元作為數(shù)據(jù)樞紐，具有改變數(shù)據(jù)的能力，這就不符合計(jì)量系統(tǒng)數(shù)據(jù)唯一性的要求。合并器的同步系統(tǒng)受到處理能力，網(wǎng)絡(luò)壓力的影響，整體同步精度有限，延時(shí)情況嚴(yán)重。


【發(fā)明內(nèi)容】

[0004]針對(duì)上述現(xiàn)有技術(shù)，本發(fā)明解決的技術(shù)問(wèn)題是提供一種解決計(jì)量系統(tǒng)數(shù)據(jù)安全問(wèn)題的數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器。
[0005]為解決上述問(wèn)題，本發(fā)明提供一種數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，包括管理控制總線、數(shù)據(jù)總線、開(kāi)關(guān)輸入模塊、處理器模塊、信號(hào)輸入模塊，信號(hào)輸入模塊接收間隔的電流電壓輸入信號(hào)，并通過(guò)數(shù)據(jù)總線與處理器模塊之間傳輸數(shù)據(jù)，開(kāi)關(guān)輸入模塊接收開(kāi)關(guān)位置輸入接點(diǎn)信號(hào)，并通過(guò)管理控制總線與處理器模塊之間傳輸數(shù)據(jù)，處理器模塊將接收到的信號(hào)重新同步，將同步后的數(shù)據(jù)打包，通過(guò)以太網(wǎng)口轉(zhuǎn)發(fā)到電表。
[0006]本發(fā)明的提出，解決了數(shù)字化變電站建設(shè)中的獨(dú)立計(jì)量系統(tǒng)設(shè)計(jì)的數(shù)據(jù)集中轉(zhuǎn)發(fā)問(wèn)題，為數(shù)字化變電站的建設(shè)鋪平道路，對(duì)它的推廣起了極大的促進(jìn)作用。在一定數(shù)量的智能化變電站中應(yīng)用后，可明顯提高電能計(jì)量準(zhǔn)確性，增強(qiáng)了電能采集的獨(dú)立性和可靠性，方便運(yùn)行人員管理。規(guī)范化數(shù)字化變電站設(shè)計(jì)，切實(shí)推動(dòng)數(shù)字化變電站的發(fā)展和穩(wěn)定使用。
[0007]作為對(duì)上述技術(shù)方案的進(jìn)一步改進(jìn)，處理器模塊將同步后的數(shù)據(jù)打包變成IEC-61850標(biāo)準(zhǔn)格式；數(shù)據(jù)總線為高速數(shù)據(jù)總線，管理控制總線為慢速總線，提高數(shù)據(jù)傳輸量；信號(hào)輸入模塊采用FPGA實(shí)現(xiàn)輸入和輸出信號(hào)的處理與通信，開(kāi)關(guān)輸入模塊采用單片機(jī)實(shí)現(xiàn)輸入和輸出信號(hào)的處理與通信，處理器模塊采用FPGA實(shí)現(xiàn)與數(shù)據(jù)總線的數(shù)據(jù)交換，提高硬件的處理能力，精確同步不同數(shù)據(jù)源數(shù)據(jù)，不需要重采樣，提高計(jì)量精度。

【專利附圖】

【附圖說(shuō)明】
[0008]圖1為現(xiàn)有數(shù)字化電站的計(jì)量系統(tǒng)的結(jié)構(gòu)示意圖；
圖2為本發(fā)明提出的數(shù)字化電站獨(dú)立計(jì)量系統(tǒng)的結(jié)構(gòu)示意圖；
圖3為數(shù)據(jù)同步分幀器的結(jié)構(gòu)框圖；
圖4為數(shù)據(jù)同步分幀器信號(hào)輸入模塊的結(jié)構(gòu)框圖； 圖5為數(shù)據(jù)同步分幀器開(kāi)關(guān)輸入模塊的結(jié)構(gòu)框圖；
圖6為數(shù)據(jù)同步分幀器處理器模塊的結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0009]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)說(shuō)明。
[0010]如圖2所示，本發(fā)明的電子式電流互感器和電子式電壓互感器將電力系統(tǒng)的電流電壓轉(zhuǎn)換為數(shù)字信號(hào)輸出；將電子式電流互感器和電子式電壓互感器測(cè)量的數(shù)字信號(hào)傳輸?shù)綌?shù)據(jù)同步分幀器；數(shù)據(jù)同步分幀器將接收到的數(shù)字信號(hào)進(jìn)行同步處理，并將相關(guān)數(shù)據(jù)打包，將打包后的數(shù)據(jù)傳輸至電表，由電表完成電能的計(jì)量。
[0011]與圖1所示的現(xiàn)有技術(shù)相比，本發(fā)明的電子式電流互感器和電子式電壓互感器測(cè)量的數(shù)字信號(hào)不通過(guò)現(xiàn)有合并單元，實(shí)現(xiàn)了數(shù)據(jù)鏈獨(dú)立，保持計(jì)量數(shù)據(jù)的封閉性和數(shù)字化，并且通過(guò)數(shù)據(jù)同步分幀器數(shù)據(jù)進(jìn)行同步處理，提高了數(shù)據(jù)的同步精度，從而提高了系統(tǒng)的計(jì)量精度。
[0012]在發(fā)明的實(shí)施方式中，可將電子式電流互感器和電子式電壓互感器測(cè)量的數(shù)字信號(hào)通過(guò)光纖傳輸?shù)綌?shù)據(jù)同步分幀器，數(shù)據(jù)同步分幀器將打包后的數(shù)據(jù)通過(guò)光纖傳輸至電表。由于采用光纖進(jìn)行數(shù)據(jù)傳輸，降低了傳輸通道的誤差損耗，從而進(jìn)一步提高了系統(tǒng)的計(jì)量精度。
[0013]本發(fā)明中，數(shù)據(jù)同步分幀器接收的電子式電流互感器和電子式電壓互感器測(cè)量的數(shù)字信號(hào)不局限于一路數(shù)據(jù)源，數(shù)據(jù)同步分幀器接收一路數(shù)據(jù)源或不小于一路數(shù)據(jù)源的情況，均在本發(fā)明的保護(hù)范圍內(nèi)。
[0014]本發(fā)明的數(shù)據(jù)同步分幀器結(jié)構(gòu)框圖如圖3所示。數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器包括管理控制總線5、數(shù)據(jù)總線4、開(kāi)關(guān)輸入模塊1、處理器模塊2、信號(hào)輸入模塊3，信號(hào)輸入模塊3接收間隔的電流電壓輸入信號(hào)，并通過(guò)數(shù)據(jù)總線4與處理器模塊2之間傳輸數(shù)據(jù)，開(kāi)關(guān)輸入模塊I接收開(kāi)關(guān)位置輸入接點(diǎn)信號(hào)，并通過(guò)管理控制總線5與處理器模塊2之間傳輸數(shù)據(jù)，處理器模塊2將接收到的信號(hào)重新同步，將同步后的數(shù)據(jù)打包，打包后的數(shù)據(jù)可采用IEC-61850標(biāo)準(zhǔn)格式，并通過(guò)以太網(wǎng)口轉(zhuǎn)發(fā)到電表。
[0015]數(shù)據(jù)總線4為可采用高速數(shù)據(jù)總線，管理控制總線5為可采用慢速總線。信號(hào)輸入模塊3結(jié)構(gòu)框圖如圖4所示，采用FPGA實(shí)現(xiàn)輸入和輸出信號(hào)的處理與通信，具有多路信號(hào)輸入，圖4所示的信號(hào)輸入模塊3共有9路輸入信號(hào)。開(kāi)關(guān)輸入模塊I采用單片機(jī)實(shí)現(xiàn)輸入和輸出信號(hào)的處理與通信，開(kāi)關(guān)輸入模塊I結(jié)構(gòu)框圖如圖5所示，單片機(jī)可采用STM32F103，共有4路輸入信號(hào)。處理器模塊2結(jié)構(gòu)框圖如圖6所示，采用FPGA與數(shù)據(jù)總線4之間傳輸數(shù)據(jù)。
[0016]本發(fā)明的數(shù)字化電網(wǎng)建設(shè)中獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，可以通過(guò)光纖與電表、電流互感器、電壓互感器連接通信，降低傳輸通道的誤差損耗。
[0017]根據(jù)上述說(shuō)明，一種數(shù)字化電網(wǎng)建設(shè)中獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器的實(shí)施方案，包括信號(hào)輸入(N02，N05，N08 )，接入一個(gè)間隔的電流電壓輸入，最多9個(gè)通道；開(kāi)關(guān)輸入(N03，N06, N09),接收開(kāi)關(guān)位置輸入接點(diǎn)，滿足變電站運(yùn)行方式改變的輸入；處理器(N04，N07，N010),接收信號(hào)輸入模塊的信號(hào)，重新同步，數(shù)據(jù)打包，變成IEC-61850標(biāo)準(zhǔn)格式，轉(zhuǎn)發(fā)到電表。
【權(quán)利要求】
1.一種數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，其特征在于，包括管理控制總線(5)、數(shù)據(jù)總線(4)、開(kāi)關(guān)輸入模塊(I)、處理器模塊(2)、信號(hào)輸入模塊(3),信號(hào)輸入模塊(3)接收間隔的電流電壓輸入信號(hào)，并通過(guò)數(shù)據(jù)總線(4)與處理器模塊(2)之間傳輸數(shù)據(jù)，開(kāi)關(guān)輸入模塊(I)接收開(kāi)關(guān)位置輸入接點(diǎn)信號(hào)，并通過(guò)管理控制總線(5)與處理器模塊(2)之間傳輸數(shù)據(jù)，處理器模塊(2)將接收到的信號(hào)重新同步，將同步后的數(shù)據(jù)打包，通過(guò)以太網(wǎng)口轉(zhuǎn)發(fā)到電表。
2.根據(jù)權(quán)利要求1所述的數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，其特征在于，處理器模塊(2)將同步后的數(shù)據(jù)打包變成IEC-61850標(biāo)準(zhǔn)格式。
3.根據(jù)權(quán)利要求1或2所述的數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，其特征在于，數(shù)據(jù)總線(4)為高速數(shù)據(jù)總線，管理控制總線(5)為慢速總線。
4.根據(jù)權(quán)利要求3所述的數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，其特征在于，信號(hào)輸入模塊(3)采用FPGA實(shí)現(xiàn)輸入和輸出信號(hào)的處理與通信。
5.根據(jù)權(quán)利要求3所述的數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，其特征在于，開(kāi)關(guān)輸入模塊(I)采用單片機(jī)實(shí)現(xiàn)輸入和輸出信號(hào)的處理與通信。
6.根據(jù)權(quán)利要求3所述的數(shù)字化變電站獨(dú)立計(jì)量系統(tǒng)的數(shù)據(jù)同步分幀器，其特征在于，所述的處理器模塊(2)采用FPGA實(shí)現(xiàn)與數(shù)據(jù)總線(4)的數(shù)據(jù)交換。
【文檔編號(hào)】G01R22/10GK104280607SQ201410200118
【公開(kāi)日】2015年1月14日 申請(qǐng)日期:2014年5月14日 優(yōu)先權(quán)日:2014年5月14日
【發(fā)明者】張秋雁, 肖震, 徐宏偉 申請(qǐng)人:貴州電力試驗(yàn)研究院, 南京新寧光電工程有限公司