流速流向儀的制作方法
【專利摘要】本發(fā)明提出了流速流向儀，包括：分別與微處理器電連接的時(shí)鐘電路和電源電路，還包括與微處理器電連接的存儲(chǔ)器電路、流速儀接口電路和電子羅盤接口電路，流速儀接口電路，與流速儀連接，用于將流速儀測(cè)得的流速信號(hào)傳輸至微處理器；微處理器，用于接收和處理流速信號(hào)，并進(jìn)行處理；存儲(chǔ)器電路，用于將微處理器處理后的流速信號(hào)數(shù)據(jù)進(jìn)行存儲(chǔ)；電子羅盤接口電路，用于接受和存儲(chǔ)方向信號(hào)數(shù)據(jù)。本發(fā)明將高精度數(shù)字三維電子羅盤和旋漿式流速儀相結(jié)合，運(yùn)用高速單片機(jī)實(shí)現(xiàn)了流速流向信息的實(shí)時(shí)測(cè)量、采集、顯示，并應(yīng)用固態(tài)存儲(chǔ)技術(shù)，長期記錄流速流向數(shù)據(jù)的變化。
【專利說明】流速流向儀
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于測(cè)量河口地區(qū)海水、河水流速和流向的裝置，特別涉及一種用于水流速度和方向的智能化采集、存儲(chǔ)的流速流向儀。
【背景技術(shù)】
[0002]流速流向測(cè)量是水文工作的重要內(nèi)容，涉及防洪安全與管理、水資源開發(fā)與利用等多個(gè)方面。傳統(tǒng)流速流向測(cè)量儀器存在著信號(hào)易受干擾、測(cè)量誤差大、電路復(fù)雜且故障率聞的缺點(diǎn)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明針對(duì)以上不足，提供一種數(shù)據(jù)采集準(zhǔn)確、裝配靈活、使用方便的流速流向儀。
[0004]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0005]流速流向儀，包括:分別與微處理器電連接的時(shí)鐘電路和電源電路，還包括分別與微處理器電連接的存儲(chǔ)器電路、流速儀接口電路和電子羅盤接口電路；
[0006]流速儀接口電路，與流速儀連接，用于將流速儀測(cè)得的流速信號(hào)傳輸至微處理器；
[0007]微處理器，用于接收和處理流速信號(hào)，并進(jìn)行處理；
[0008]存儲(chǔ)器電路，用于將微處理器處理后的流速信號(hào)數(shù)據(jù)進(jìn)行存儲(chǔ)；
[0009]電子羅盤接口電路，用于接受和存儲(chǔ)方向信號(hào)數(shù)據(jù)。
[0010]優(yōu)選的，流速儀接口電路包括光電藕合器，光電藕合器的I端經(jīng)電阻R5接電源VCC，光電藕合器的2端經(jīng)電阻R6接電源VCC，光電藕合器的3端分別與電阻R4和電容C2連接，并接至微處理器的Pl.4端，光電藕合器的4端與電容C2 —端連接并接地。
[0011]優(yōu)選的，光電稱合器的型號(hào)為TLP521。
[0012]優(yōu)選的，存儲(chǔ)器電路包括存儲(chǔ)器，存儲(chǔ)器的7端接微處理器的Pl.0端，存儲(chǔ)器的6端接微處理器的P2.5端，存儲(chǔ)器的5端接微處理器的P2.4端，存儲(chǔ)器的6端和5端分別與電阻R3和電阻R7連接，并共同接電源VCC。
[0013]優(yōu)選的，存儲(chǔ)器的型號(hào)為FM24C1024。
[0014]優(yōu)選的，電子羅盤接口電路包括電平轉(zhuǎn)換芯片、三極管Q3和接線端子COM2，電容C6連接在電平轉(zhuǎn)換芯片的Cl+端與Cl-端之間，電容C4連接在電平轉(zhuǎn)換芯片的C2+端與C2-端之間，電容C7連接在電平轉(zhuǎn)換芯片的VDD端與VCC端之間，電容C3的一端連接VCC端，另一端連接GND端并經(jīng)電容Cl連接VEE端，電平轉(zhuǎn)換芯片的TlIN端連接微處理器的P3.4端，T2IN端連接微處理器的P3.6端，RlOUT端連接微處理器的P3.5端，R20UT端連接微處理器的P3.7端。
[0015]優(yōu)選的，電平轉(zhuǎn)換芯片的型號(hào)為MAX232AM。
[0016]優(yōu)選的，電源電路包括三端穩(wěn)壓器，電容Cll連接在三端穩(wěn)壓器的I端和2端之間，電容C13和ClO連接在三端穩(wěn)壓器的3端和2端之間。
[0017]優(yōu)選的，三端穩(wěn)壓器的型號(hào)為SPX29300。
[0018]優(yōu)選的，時(shí)鐘電路包括時(shí)鐘芯片，時(shí)鐘芯片的I端和2端與晶體XLl的兩端連接，時(shí)鐘芯片的I端經(jīng)電容C5分別與二極管D3和D5的負(fù)極連接，二極管D3的正極與電阻R8和R9連接，電阻R8與所述微處理器的P3.4端連接，電阻R9接微處理器的P3.5端，二極管D5的正極與扭扣電池BTl連接并接地，時(shí)鐘芯片的7端接微處理器的P3.2端，時(shí)鐘芯片的6端接微處理器的P3.4端，時(shí)鐘芯片的5端接微處理器的P3.5端。
[0019]本發(fā)明解決了儀器水下工作的適應(yīng)性、支撐系統(tǒng)的穩(wěn)定性、自動(dòng)平衡等問題，將當(dāng)今先進(jìn)的高精度數(shù)字三維電子羅盤和旋漿式流速儀相結(jié)合，運(yùn)用高速單片機(jī)實(shí)現(xiàn)了流速流向信息的實(shí)時(shí)測(cè)量、采集、顯示，并應(yīng)用固態(tài)存儲(chǔ)技術(shù)，長期記錄流速流向數(shù)據(jù)的變化。
【專利附圖】

【附圖說明】
[0020]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0021]圖1為本發(fā)明流速流向儀的電路框圖；
[0022]圖2a-圖2b為本發(fā)明中微處理器的電路結(jié)構(gòu)圖；
[0023]圖3為本發(fā)明中流速儀接口電路的電路原理圖；
[0024]圖4為本發(fā)明中存儲(chǔ)器電路的電路原理圖；
[0025]圖5為本發(fā)明中時(shí)鐘電路的電路原理圖；
[0026]圖6為本發(fā)明中電子羅盤接口電路的電路原理圖；
[0027]圖7為本發(fā)明中電源電路的電路原理圖。
[0028]圖中:
[0029]1、微處理器；2、存儲(chǔ)器電路；3、流速儀接口電路；4、時(shí)鐘電路；5、電源電路；6、電
子羅盤接口電路；7、流速儀。
【具體實(shí)施方式】
[0030]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0031]如圖1所示，本發(fā)明的流速流向儀，包括分別與微處理器I電連接的存儲(chǔ)器電路2、流速儀接口電路3、時(shí)鐘電路4、電源電路5和電子羅盤接口電路6 ;流速儀接口電路3，用于連接流速儀7，將流速儀7所測(cè)流速信號(hào)傳輸至微處理器I ;存儲(chǔ)器電路2，用于將微處理器I處理后的流速信號(hào)數(shù)據(jù)進(jìn)行存儲(chǔ)；電子羅盤接口電路6，用于設(shè)置參數(shù)或接受電子羅盤接口數(shù)據(jù)；電源電路5，用于對(duì)微處理器1、流速儀接口電路3、電子羅盤接口電路6和存儲(chǔ)器電路2提供工作電源。
[0032]如圖2a和圖2b所示，微處理器U4的型號(hào)為STC12LE5A60S2，用于接收流速儀7的信號(hào)，并進(jìn)行處理，微處理器U4的44端與蜂鳴器驅(qū)動(dòng)電路連接，蜂鳴器驅(qū)動(dòng)電路包括依次連接的電阻R10、三極管Ql和蜂鳴器LS1，電阻RlO的值為1K，三極管Ql用于驅(qū)動(dòng)蜂鳴器LSl工作，微處理器U4的14端和15端與晶振電路連接，晶振電路包括電容C8、C9和晶振X12，電容C8、C9的值為30pf，晶振X12的頻率為11.0592MHz, CZl是液晶屏接口端子，用于連接液晶顯示屏，KEY-CZl是按鍵板接口端子，用于連接按鍵板，電阻R12、Rll和電容C14用于向液晶顯示屏提供偏置電壓，電阻R12的值為10K，Rll的值為5.1k,電容C14的值為
0.1uf，微處理器U4的Pl.1端依次與電阻R14、三極管Q2和電阻R13連接從而對(duì)液晶顯示屏的電源進(jìn)行開關(guān)控制以降低整機(jī)功耗，電阻R14的值為0.001K,電阻R13的值為1K。
[0033]如圖3所示，流速儀接口電路包括光電藕合器U1，光電藕合器Ul的型號(hào)為TLP521，光電藕合器Ul的I端經(jīng)電阻R5接電源VCC，光電藕合器Ul的2端經(jīng)電阻R6接電源VCC，光電藕合器Ul輸入端接流速傳感器輸出，光電藕合器Ul輸出端3分別與電阻R4和電容C2連接，并接至微處理器U4的Pl.4端，光電藕合器Ul輸出端4與電容C2 —端連接并接地，電阻R4和R6的值為10K，R5的值為1K，電容C2的值為0.1uf。
[0034]如圖4所示，存儲(chǔ)器電路包括存儲(chǔ)器U2，存儲(chǔ)器U2的型號(hào)為FM24C1024，存儲(chǔ)器U2的7端接微處理器U4的Pl.0端，存儲(chǔ)器U2的6端接微處理器U4的P2.5端，存儲(chǔ)器U2的5端接微處理器U4的P2.4端，存儲(chǔ)器U2的6端和5端分別與電阻R3和電阻R7連接，并共同接電源VCC，電阻R3和R7的值為10K。
[0035]如圖5所示，時(shí)鐘電路包括時(shí)鐘芯片U3，時(shí)鐘芯片U3的型號(hào)為PCF8583，時(shí)鐘芯片U3的I端和2端與晶體XLl的兩端連接，時(shí)鐘芯片U3的I端經(jīng)電容C5分別與二極管D3和D5的負(fù)極連接，二極管D3的正極與電阻R8和R9連接，電阻R8與微處理器U4的P3.4端連接，電阻R9接微處理器U4的P3.5端，二極管D5的正極與扭扣電池BTl連接并接地，電容C5的值為15PF，二極管D3和D5的型號(hào)為IN4148，電阻R8和R9的值為10K，晶體XLl的頻率為32.768khz，扭扣電池BTl的型號(hào)為CR2032，時(shí)鐘芯片U3的7端接微處理器U4的P3.2端，時(shí)鐘芯片U3的6端接微處理器U4的P3.4端，時(shí)鐘芯片U3的5端接微處理器U4的P3.5端。
[0036]如圖6所示，電子羅盤接口電路包括電平轉(zhuǎn)換芯片U5、三極管Q3和接線端子COM2，電平轉(zhuǎn)換芯片U5的型號(hào)為MAX232AM，電容C6連接在電平轉(zhuǎn)換芯片U5的Cl+端與Cl-端之間，電容C4連接在電平轉(zhuǎn)換芯片U5的C2+端與C2-端之間，電容C7連接在電平轉(zhuǎn)換芯片U5的VDD端與VCC端之間，電容C3的一端連接電平轉(zhuǎn)換芯片U5的VCC端，另一端連接電平轉(zhuǎn)換芯片U5的GND端并經(jīng)電容Cl連接電平轉(zhuǎn)換芯片U5的VEE端；電平轉(zhuǎn)換芯片U5的TlIN端連接微處理器U4的P3.4端，電平轉(zhuǎn)換芯片U5的T2IN端連接微處理器U4的P3.6端，電平轉(zhuǎn)換芯片U5的RlOUT端連接微處理器U4的P3.5端，電平轉(zhuǎn)換芯片U5的R20UT端連接微處理器Ul的P3.7端。電阻Rl與三極管Q3連接用于接收來自微處理器U4P1.5端的信號(hào)來控制電平轉(zhuǎn)換芯片U5的電源以降低功耗，電容C1、C3、C4、C6和C7的值為Iuf，電阻Rl的值為1K。
[0037]如圖7所示，電源電路包括三端穩(wěn)壓器U8，三端穩(wěn)壓器U8的型號(hào)為SPX29300，電容Cll連接在三端穩(wěn)壓器U8的I端和2端之間，電容C13和ClO連接在三端穩(wěn)壓器U8的3端和2端之間，電容ClO的值為0.1uf，電容Cl I的值為220uf，電容C13的值為IOOuf，三端穩(wěn)壓器U8輸出端的3.3V電壓供給微處理器U4，存儲(chǔ)器U2、時(shí)鐘芯片U3及其他接口電路。[0038]本發(fā)明以STC12LE5A60S2為核心單片機(jī)，采用可充電鋰電池供電，實(shí)現(xiàn)各種型號(hào)的流速儀和電子羅盤信號(hào)的同時(shí)采集，并對(duì)數(shù)據(jù)進(jìn)行處理、顯示和存儲(chǔ)。并可通過RS232通訊發(fā)到電子計(jì)算機(jī)，由計(jì)算機(jī)對(duì)流速流向數(shù)據(jù)進(jìn)行進(jìn)一步的分析處理。電路主要分為信號(hào)采集部分、主控部分、顯示部分、時(shí)鐘和存儲(chǔ)部分和通訊部分。
[0039]主控部分實(shí)現(xiàn)電路整體的控制與模塊間的通訊；信號(hào)采集部分實(shí)現(xiàn)對(duì)傳感器數(shù)據(jù)的采集，并實(shí)現(xiàn)信號(hào)的隔離和濾波，其中流向是采集的電子羅盤的RS232信號(hào)，流速采集的是流速儀的脈沖信號(hào)；顯示部分采用四行液晶屏，可實(shí)時(shí)顯示當(dāng)前流速流向并實(shí)現(xiàn)歷史數(shù)據(jù)的查詢，同時(shí)也顯示時(shí)間、電壓、設(shè)備地址、波特率等參數(shù)；存儲(chǔ)采用鐵電FRAM存儲(chǔ)器，空間為IMbit ;通訊部分采用RS232方式，可方便的連接電子計(jì)算機(jī)。
[0040]本發(fā)明解決了儀器水下工作的適應(yīng)性、支撐系統(tǒng)的穩(wěn)定性和自動(dòng)平衡等問題，將當(dāng)今先進(jìn)的高精度數(shù)字三維電子羅盤和旋漿式流速儀相結(jié)合，運(yùn)用高速單片機(jī)實(shí)現(xiàn)了流速流向信息的實(shí)時(shí)測(cè)量、采集、顯示，并應(yīng)用固態(tài)存儲(chǔ)技術(shù)，長期記錄流速流向數(shù)據(jù)的變化。
[0041]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.流速流向儀，包括:分別與微處理器電連接的時(shí)鐘電路和電源電路，其特征在于，還包括分別與所述微處理器電連接的存儲(chǔ)器電路、流速儀接口電路和電子羅盤接口電路； 所述流速儀接口電路，與流速儀連接，用于將所述流速儀測(cè)得的流速信號(hào)傳輸至所述微處理器； 所述微處理器，用于接收和處理流速信號(hào)，并進(jìn)行處理； 所述存儲(chǔ)器電路，用于將所述微處理器處理后的流速信號(hào)數(shù)據(jù)進(jìn)行存儲(chǔ)； 所述電子羅盤接口電路，用于接受和存儲(chǔ)方向信號(hào)數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的流速流向儀，其特征在于，所述流速儀接口電路包括光電藕合器，所述光電藕合器的I端經(jīng)電阻R5接電源VCC，所述光電藕合器的2端經(jīng)電阻R6接電源VCC，所述光電藕合器的3端分別與電阻R4和電容C2連接，并接至所述微處理器的Pl.4端，所述光電藕合器的4端與電容C2 —端連接并接地。
3.根據(jù)權(quán)利要求2所述的流速流向儀，其特征在于，所述光電耦合器的型號(hào)為TLP521。
4.根據(jù)權(quán)利要求1所述的流速流向儀，其特征在于，所述存儲(chǔ)器電路包括存儲(chǔ)器，所述存儲(chǔ)器的7端接所述微處理器的Pl.0端，所述存儲(chǔ)器的6端接所述微處理器的P2.5端，所述存儲(chǔ)器的5端接所述微處理器的P2.4端，所述存儲(chǔ)器的6端和5端分別與電阻R3和電阻R7連接，并共同接電源VCC。
5.根據(jù)權(quán)利要求4所述的流速流向儀，其特征在于，所述存儲(chǔ)器的型號(hào)為FM24C1024。
6.根據(jù)權(quán)利要求1所述的流速流向儀，其特征在于，所述電子羅盤接口電路包括電平轉(zhuǎn)換芯片、三極管Q3和接線端子COM2，電容C6連接在所述電平轉(zhuǎn)換芯片的Cl+端與Cl-端之間，電容C4連接在所述電平轉(zhuǎn)換芯片的C2+端與C2-端之間，電容C7連接在所述電平轉(zhuǎn)換芯片的VDD端與VCC端之間，電容C3的一端連接VCC端，另一端連接GND端并經(jīng)電容Cl連接VEE端，所述電平轉(zhuǎn)換芯片的TlIN端連接所述微處理器的P3.4端，T2IN端連接所述微處理器的P3.6端，RlOUT端連接所述微處理器的P3.5端，R20UT端連接所述微處理器的P3.7 端。
7.根據(jù)權(quán)利要求6所述的流速流向儀，其特征在于，所述電平轉(zhuǎn)換芯片的型號(hào)為MAX232AM。
8.根據(jù)權(quán)利要求1所述的流速流向儀，其特征在于，所述電源電路包括三端穩(wěn)壓器，電容Cll連接在所述三端穩(wěn)壓器的I端和2端之間，電容C13和ClO連接在所述三端穩(wěn)壓器的3端和2端之間。
9.根據(jù)權(quán)利要求8所述的流速流向儀，其特征在于，所述三端穩(wěn)壓器的型號(hào)為SPX29300。
10.根據(jù)權(quán)利要求1所述的流速流向儀，其特征在于，所述時(shí)鐘電路包括時(shí)鐘芯片，所述時(shí)鐘芯片的I端和2端與晶體XLl的兩端連接，所述時(shí)鐘芯片的I端經(jīng)電容C5分別與二極管D3和D5的負(fù)極連接，所述二極管D3的正極與電阻R8和R9連接，電阻R8與所述微處理器的P3.4端連接，電阻R9接所述微處理器的P3.5端，所述二極管D5的正極與扭扣電池BTl連接并接地，所述時(shí)鐘芯片的7端接所述微處理器的P3.2端，所述時(shí)鐘芯片的6端接所述微處理器的P3.4端，所述時(shí)鐘芯片的5端接所述微處理器的P3.5端。
【文檔編號(hào)】G01D21/02GK103852112SQ201410103876
【公開日】2014年6月11日 申請(qǐng)日期:2014年3月19日 優(yōu)先權(quán)日:2014年3月19日
【發(fā)明者】劉志香 申請(qǐng)人:劉志香