一種串列式的熔絲上電狀態(tài)讀取電路及方法
【專利摘要】本發(fā)明涉及一種串列式的熔絲上電狀態(tài)讀取電路及方法，包括上電復(fù)位及FUSE讀取波形產(chǎn)生電路、熔絲終端處理模塊以及與多個(gè)熔絲陣列Fuse_ARRAY數(shù)量相等的延遲單元，上電復(fù)位及FUSE讀取波形產(chǎn)生電路產(chǎn)生用于熔絲讀取的fuse_sense控制信號(hào)和fuse_latch控制信號(hào)，輸入到位于最前端的熔絲陣列Fuse_ARRAY的輸入端；延遲單元設(shè)置在兩個(gè)相鄰熔絲陣列之間；熔絲終端處理模塊用于在收到位于最后端熔絲陣列Fuse_ARRAY發(fā)送的信號(hào)時(shí)生成fuse_done信號(hào)，并發(fā)送給上電復(fù)位及FUSE讀取波形產(chǎn)生電路。為了解決現(xiàn)有的熔絲數(shù)量較多，在芯片上電初始化時(shí)會(huì)帶來峰值電流過大的技術(shù)問題，通過串列式方法限制熔絲讀取過程中的熔絲個(gè)數(shù)，達(dá)到讀取熔絲過程中降低峰值電流的目的。
【專利說明】—種串列式的熔絲上電狀態(tài)讀取電路及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微電子電路設(shè)計(jì)技術(shù)，基于激光熔絲的應(yīng)用提出了一種串列式的熔絲讀取方法。
【背景技術(shù)】
[0002]隨著芯片技術(shù)的日益復(fù)雜，模塊電路的設(shè)計(jì)指標(biāo)也越來越高，但由于半導(dǎo)體工藝偏差的存在，大多數(shù)情況下，電路設(shè)計(jì)的參數(shù)指標(biāo)在一定范圍內(nèi)偏移，為了能夠提聞良品率，在設(shè)計(jì)中多使用修調(diào)的方式，而修調(diào)的最終結(jié)果需要采用某種形式固定，目前大多采用激光熔絲或電熔絲的方式，其中激光熔絲使用最普遍。在芯片功能復(fù)雜時(shí)，為了保證芯片的良率，通常會(huì)使用很多的熔絲進(jìn)行修調(diào)，修調(diào)后的狀態(tài)需要在芯片上電初始化時(shí)讀取，但由于熔絲數(shù)量較多，盡管有手段降低單位熔絲的讀取功耗，但如果對(duì)多達(dá)幾百個(gè)的熔絲進(jìn)行并行的讀取會(huì)帶來峰值電流過大的問題從而可能導(dǎo)致:1、狀態(tài)初始化失敗；2、峰值電流導(dǎo)致的栓鎖或電遷移等問題。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有的熔絲數(shù)量較多，在芯片上電初始化時(shí)會(huì)帶來峰值電流過大的技術(shù)問題，本發(fā)明提供一種串列式熔絲上電狀態(tài)讀取電路及方法，一種低功耗激光熔絲讀取方法，通過串列式方法限制熔絲讀取過程中的熔絲個(gè)數(shù)，達(dá)到讀取熔絲過程中降低峰值電流的目的。
[0004]本發(fā)明的技術(shù)解決方 案是:
[0005]一種串列式的熔絲上電狀態(tài)讀取電路，包括上電復(fù)位及FUSE讀取波形產(chǎn)生電路、熔絲終端處理模塊以及與多個(gè)熔絲陣列Fuse_ARRAY數(shù)量相等的延遲單元，其中熔絲陣列Fuse_ARRAY是根據(jù)所有熔絲讀取的電流、需要的執(zhí)行效率和先后順序劃分，
[0006]所述上電復(fù)位及FUSE讀取波形產(chǎn)生電路產(chǎn)生用于熔絲讀取的fUSe_SenSe控制信號(hào)和fuse_latch控制信號(hào),輸入到位于最前端的熔絲陣列Fuse_ARRAY的輸入端；
[0007]所述延遲單元設(shè)置在兩個(gè)相鄰熔絲陣列之間；所述熔絲終端處理模塊用于在收到位于最后端熔絲陣列Fuse_ARRAY發(fā)送的信號(hào)時(shí)生成fUse_done信號(hào)，并發(fā)送給上電復(fù)位及FUSE讀取波形產(chǎn)生電路。
[0008]一種串列式熔絲上電狀態(tài)讀取方法，包括以下步驟:
[0009]I】上電復(fù)位及fuse讀取波形產(chǎn)生單元監(jiān)測(cè)外部電源電壓，在電壓足夠高時(shí)首先產(chǎn)生用于熔絲讀取的Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)；
[0010]2】Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)進(jìn)入位于前端的第一熔絲陣列FUSE_ARRAY1 ；
[0011]3】第一熔絲陣列FUSE_ARRAY1的狀態(tài)讀取結(jié)束后生成Fuse_latch2控制信號(hào)和Fuse_sense2控制信號(hào)進(jìn)入到第一延遲單元；
[0012]4】Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)經(jīng)延遲單元延遲后的送入第二熔絲陣列 FUSE_ARRAY2 ；
[0013]5】重復(fù)步驟2】、3】、4】直至Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)進(jìn)入到最后一個(gè)熔絲陣列FUSE_ARRAYN，最后一個(gè)熔絲陣列的讀取結(jié)束后，F(xiàn)useJatch控制信號(hào)和Fuse_sense控制信號(hào)進(jìn)入熔絲終端處理模塊Fuse_end ；
[0014]6】熔絲終端處理模塊Fuse_end產(chǎn)生fuse_done信號(hào)，并發(fā)送給上電復(fù)位及FUSE讀取波形產(chǎn)生電路，表示全部熔絲讀取完成。
[0015]上述熔絲陣列Fuse_ARRAY是根據(jù)所有熔絲讀取的電流、需要的執(zhí)行效率和先后順序劃分。
[0016]本發(fā)明所具有優(yōu)點(diǎn)是:
[0017]1、模塊化，便于實(shí)現(xiàn)。本發(fā)明使用標(biāo)準(zhǔn)的單元模塊搭建，結(jié)構(gòu)緊湊且功耗小，面積成本較低。
[0018]2、應(yīng)用范圍廣。本發(fā)明的所有需要使用激光熔絲進(jìn)行上電初始值配置的領(lǐng)域。
[0019]3、本發(fā)明為應(yīng)用可顯著降低讀取熔絲導(dǎo)致的峰值電流，有利于芯片上電初始化狀態(tài)的可靠工作。
[0020]4、本發(fā)明提供熔絲讀取完畢指示，可用于保證芯片初始化的狀態(tài)完備
[0021]5、使用本發(fā)明成功在某芯片中內(nèi)置138個(gè)熔絲，實(shí)現(xiàn)上電初始狀態(tài)的控制，上電電流尖峰浪涌電流，工作長(zhǎng) 期可靠。
【專利附圖】

【附圖說明】
[0022]圖1是本發(fā)明的電路原理示意圖；圖中:上電復(fù)位及fuse波形產(chǎn)生模塊產(chǎn)生讀取操作的必要時(shí)序；FUSE_ARRAY1/FUSE_ARRAY2/FUSE_ARRAY3為串列式連接的熔絲陣列；延遲單元產(chǎn)生控制信號(hào)的必要延遲；FUSE_END為熔絲終端處理模塊。
【具體實(shí)施方式】
[0023]本發(fā)明針對(duì)激光熔絲的應(yīng)用，提出了一種低功耗、串列式的上電激光熔絲狀態(tài)讀取電路，其特殊之處在于:芯片上電過程中，由芯片的上電復(fù)位模塊在外電壓足夠的狀態(tài)下，產(chǎn)生用于熔絲讀取的fuse_sense和fuse_latch信號(hào)，信號(hào)首先控制第一部分的熔絲狀態(tài)讀取，在讀取完成后，經(jīng)過一段延遲，控制第二部分的熔絲讀取，依串列方式執(zhí)行，直至最后一個(gè)熔絲狀態(tài)讀取完成，產(chǎn)生fuse_d0ne，表示全部熔絲讀取完成。
[0024]熔絲陣列Fuse_ARRAY之間為串列式關(guān)系。
[0025]數(shù)量眾多的熔絲的排列可根據(jù)熔絲讀取的電流和需要的執(zhí)行效率和先后順序劃分為多個(gè)熔絲陣列Fuse_ARRAY，每個(gè)熔絲陣列Fuse_ARRAY包含一個(gè)到十幾個(gè)不等的熔絲模塊，但每個(gè)熔絲陣列Fuse_ARRAY)間從信號(hào)控制流程上看為串列關(guān)系。
[0026]兩個(gè)熔絲陣列之間包含延遲單元。在前一個(gè)熔絲陣列Fuse_ARRAY讀取完成后，為確保讀取后的狀態(tài)穩(wěn)定，同時(shí)電流回到正常值，在開始下一個(gè)熔絲陣列Fuse_ARRAY操作前需要延遲單元進(jìn)行必要的延遲，避免電流的疊加。
[0027]熔絲終端處理模塊(Fuse_end)放置在最后一個(gè)熔絲陣列Fuse_ARRAY后，
[0028]當(dāng)信號(hào)到達(dá)此模塊時(shí)，表示所有熔絲讀取完成，并由此模塊發(fā)送fuse_done
[0029]信號(hào)，指示熔絲讀取完畢。熔絲終端處理模塊產(chǎn)生用于指示熔絲狀態(tài)讀取[0030]完畢的fuse_done,并反饋給上電復(fù)位及fuse讀取波形產(chǎn)生單元。
[0031]本發(fā)明的電路原理示意參見圖1。
[0032]步驟I上電復(fù)位及fuse讀取波形產(chǎn)生單元監(jiān)測(cè)外部電源電壓，在電壓足夠高時(shí)首先產(chǎn)生用于熔絲讀取的控制信號(hào)Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)。
[0033]步驟2控制信號(hào)Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)進(jìn)入串列式第一熔絲陣列 FUSE_ARRAY1。
[0034]步驟3第一熔絲陣列FUSE_ARRAY1的讀取結(jié)束后Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)進(jìn)入到延遲單元，產(chǎn)生延遲用于熔絲狀態(tài)的穩(wěn)定。
[0035]步驟4Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)控制信號(hào)經(jīng)延遲單兀延遲后的送入第二熔絲陣列FUSE_ARRAY2。
[0036]步驟5重復(fù)步驟2、3、4直至Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)到達(dá)最后一個(gè)熔絲陣列，最后一個(gè)熔絲陣列狀態(tài)的讀取結(jié)束后，F(xiàn)use_latch4和Fuse_sense4進(jìn)入到熔絲終端處理模塊(Fuse_end)。
[0037]步驟6熔絲終端處理模塊Fuse_end產(chǎn)生fuse_done信號(hào)，表示全部熔絲狀態(tài)讀取完畢，并返回給上電復(fù)位及fuse讀取波形產(chǎn)生單元。
[0038]本發(fā)明的主要特殊在于通過熔絲陣列的讀取過程為串列式工作，每次只有一個(gè)陣列進(jìn)行熔絲的讀取，操作完成后再執(zhí)行下一個(gè)，工作過程中每次只讀取有限數(shù)量的熔絲，減小了上電的峰值功耗，同時(shí)，可根據(jù)芯片的實(shí)際應(yīng)用區(qū)分熔絲狀態(tài)的讀取先后順序，提高上電的可靠性。
【權(quán)利要求】
1.一種串列式的熔絲上電狀態(tài)讀取電路，其特征在于:包括上電復(fù)位及FUSE讀取波形產(chǎn)生電路、熔絲終端處理模塊以及與多個(gè)熔絲陣列Fuse_ARRAY數(shù)量相等的延遲單元，其中熔絲陣列Fuse_ARRAY是根據(jù)所有熔絲讀取的電流、需要的執(zhí)行效率和先后順序劃分， 所述上電復(fù)位及FUSE讀取波形產(chǎn)生電路產(chǎn)生用于熔絲讀取的fuSe_SenSe控制信號(hào)和fuse_latch控制信號(hào),輸入到位于最前端的熔絲陣列Fuse_ARRAY的輸入端； 所述延遲單元設(shè)置在兩個(gè)相鄰熔絲陣列之間；所述熔絲終端處理模塊用于在收到位于最后端熔絲陣列Fuse_ARRAY發(fā)送的信號(hào)時(shí)生成fuse_d0ne信號(hào)，并發(fā)送給上電復(fù)位及FUSE讀取波形產(chǎn)生電路。
2.一種串列式熔絲上電狀態(tài)讀取方法，其特征在于:包括以下步驟: I】上電復(fù)位及fuse讀取波形產(chǎn)生單元監(jiān)測(cè)外部電源電壓，在電壓足夠高時(shí)首先產(chǎn)生用于熔絲讀取的Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)； 2] Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)進(jìn)入位于前端的第一熔絲陣列FUSE_ARRAYl ； 3】第一熔絲陣列FUSE_ARRAY1的狀態(tài)讀取結(jié)束后生成Fuse_latch2控制信號(hào)和Fuse_sense2控制信號(hào)進(jìn)入到第一 延遲單元； 4】Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)經(jīng)延遲單元延遲后的送入第二熔絲陣列 FUSE_ARRAY2 ； 5】重復(fù)步驟2】、3】、4】直至Fuse_latch控制信號(hào)和Fuse_sense控制信號(hào)進(jìn)入到最后一個(gè)熔絲陣列FUSE_ARRAYN，最后一個(gè)熔絲陣列的讀取結(jié)束后，F(xiàn)use_latch控制信號(hào)和Fuse_sense控制信號(hào)進(jìn)入熔絲終端處理模塊Fuse_end ； 6】熔絲終端處理模塊Fuse_end產(chǎn)生fuse_done信號(hào)，并發(fā)送給上電復(fù)位及FUSE讀取波形產(chǎn)生電路，表示全部熔絲讀取完成。
3.根據(jù)權(quán)利要求2所述的串列式熔絲上電狀態(tài)讀取方法，其特征在于:所述熔絲陣列Fuse_ARRAY是根據(jù)所有熔絲讀取的電流、需要的執(zhí)行效率和先后順序劃分。
【文檔編號(hào)】G01R31/00GK103529338SQ201310529936
【公開日】2014年1月22日 申請(qǐng)日期:2013年10月30日 優(yōu)先權(quán)日:2013年10月30日
【發(fā)明者】韓煒, 邵剛, 田澤, 蔡葉芳, 郭蒙, 李世杰, 王泉, 黎小玉 申請(qǐng)人:中國(guó)航空工業(yè)集團(tuán)公司第六三一研究所