專利名稱：一種高速運動目標(biāo)參數(shù)測試系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明屬于測試技術(shù)領(lǐng)域，具體涉及一種高速運動目標(biāo)參數(shù)測試系統(tǒng)及方法。
背景技術(shù)：
本發(fā)明中的高速運動目標(biāo)主要指常規(guī)彈丸、戰(zhàn)斗部爆炸產(chǎn)生的破片、爆炸成型彈丸(EFP)等。對于高速運動目標(biāo)速度的測試，現(xiàn)有的方法常采用激光靶、LED光明靶、天幕靶、線圈靶、網(wǎng)靶等裝置，對于斜入射造成的靶距誤差沒有修正，且不具備測坐標(biāo)和測物體尺寸功能；對于高速運動目標(biāo)的坐標(biāo)，常采用線陣CCD (或CMOS)相機交匯測試的方法，也有采用光幕交匯的方法，但一般系統(tǒng)復(fù)雜，且不具備測試被測目標(biāo)速度、外形尺寸等功能。

發(fā)明內(nèi)容
本發(fā)明的目的是針對現(xiàn)有高速運動測試技術(shù)存在的不足和問題，提供一種能夠?qū)崿F(xiàn)對高速運動目標(biāo)速度、坐標(biāo)和外形尺寸等參數(shù)的測試系統(tǒng)及方法。為了實現(xiàn)上述發(fā)明目的，本發(fā)明的技術(shù)方案是:一種高速運動目標(biāo)參數(shù)測試系統(tǒng)，其特征在于:包括啟動靶與停止靶、數(shù)據(jù)采集模塊、總控模塊及數(shù)據(jù)傳輸處理模塊構(gòu)成；所述的啟動靶和停止靶分別由矩形激光光幕發(fā)射單元、光敏管陣列及放大整形單元構(gòu)成，形成虛設(shè)的薄光幕靶面，沿高速目標(biāo)飛行方向，先通過的為啟動靶，后通過的為停止靶，兩靶面相互平行布置，固定間距為S ;其中:所述的數(shù)據(jù)采集模塊由內(nèi)建先入先出緩沖存儲器FIFO的若干片現(xiàn)場可編程門陣列FPGA構(gòu)成；為描述方便，用來實現(xiàn)數(shù)據(jù)采集的FPGA后面文中統(tǒng)稱為采集FPGA，先入先出緩沖存儲器FIFO簡稱為FIFO ;總控模塊由一片現(xiàn)場可編程門陣列FPGA及存儲器FLASH構(gòu)成；為描述方便，用來實現(xiàn)總控的FPGA后面文中統(tǒng)稱為總控FPGA ;所述的數(shù)據(jù)傳輸處理模塊包含USB數(shù)據(jù)接口與上位計算機；啟動靶與停止靶的數(shù)據(jù)通過數(shù)據(jù)采集模塊和總控模塊采集并存儲，并由USB數(shù)據(jù)接口傳輸給上位計算機，上位計算機數(shù)據(jù)處理并將破片的速度、著靶坐標(biāo)和外形尺寸解算出來。所述的啟動靶與停止靶，由X、Y兩方向的矩形激光光幕發(fā)射單元、光敏管陣列及放大整形單元構(gòu)成，形成一個虛設(shè)的薄光幕靶面，當(dāng)高速運動目標(biāo)飛行穿過激光光幕的區(qū)域時，X軸和Y軸光敏管陣列中對應(yīng)部分的光敏管所接收到的光通量由強變?nèi)?，?jīng)光電轉(zhuǎn)換、放大整形，形成反轉(zhuǎn)電平，利用采集FPGA和總控FPGA進行并行數(shù)據(jù)采集存儲，能夠獲得該時刻運動目標(biāo)橫截面X、Y方向上的投影尺寸及坐標(biāo)位置，根據(jù)啟動靶和停止靶上目標(biāo)的坐標(biāo)關(guān)系，確定運動目標(biāo)相對于靶面的飛行角度，繼而用來修訂實際的飛行靶距，獲得更高的測速精確度；而且，在總控FPGA的控制下，在高速目標(biāo)飛行穿過薄激光光幕的區(qū)域過程中，對各時刻X、Y方向光敏管陣列所有電平狀態(tài)進行高速并行采樣存儲，相當(dāng)于對目標(biāo)的各個截面尺寸進行掃描采樣，通過數(shù)據(jù)處理即能夠恢復(fù)出目標(biāo)的外形尺寸。所述的激光光幕為矩形激光光幕，由激光器與菲涅爾透鏡形成，把一個線光源激光器放在菲涅爾透鏡的焦點處，激光器輸出的扇形激光經(jīng)過菲涅爾透鏡后形成矩形激光光眷。根據(jù)以上所述的一種高速運動目標(biāo)參數(shù)測試系統(tǒng)的測試方法，其特征在于:高速運動目標(biāo)參數(shù)的獲得是將存儲的數(shù)據(jù)經(jīng)通信接口傳輸至上位計算機，經(jīng)數(shù)據(jù)處理后能夠獲得高速目標(biāo)的坐標(biāo)、速度、外形尺寸參數(shù)；其中:4.1坐標(biāo)的獲得當(dāng)高速目標(biāo)飛行穿過激光光幕區(qū)域時，光敏管陣列的狀態(tài)被高速采集；對于每一采集時刻，根據(jù)被遮擋的光敏管的位置，即給出一個坐標(biāo)位置，將高速目標(biāo)飛行穿過啟動靶過程中各時刻獲得的坐標(biāo)進行平均，作為目標(biāo)穿越啟動靶時的坐標(biāo)值(X1, Y1);同理，獲得其穿過停止靶時的坐標(biāo)值(X2，Y2)；4.2速度的計算由于系統(tǒng)在采集存儲每一幀數(shù)據(jù)的同時，其對應(yīng)的各個時刻對于觸發(fā)計時零點的計數(shù)也同時被存儲，對應(yīng)每一幀數(shù)據(jù)中的計數(shù)位，提取目標(biāo)飛行穿過啟動靶和停止靶的第一幀數(shù)據(jù)的計數(shù)位C1、C2，(當(dāng)然也可以提取其他特征時刻)，根據(jù)采樣率能夠計算出目標(biāo)飛行穿過兩光幕間的時間T= (C2-C1) /采樣率；假設(shè)兩平行光幕間垂直距離，即理論靶距為S，則根據(jù)目標(biāo)經(jīng)過兩個光幕的坐標(biāo)(XpY1)JX2, Y2),能夠獲得修正后目標(biāo)在兩光幕間的實際飛行距離為:S' = si(X2 -X1)1 + (Y2-Y1Y +S1目標(biāo)的飛行速度為:v=S' /T04.3高速目標(biāo)外形尺寸的獲得當(dāng)高速目標(biāo)飛行穿過激光光幕過程中，在任一采集時刻，被遮擋的光敏管多少即反映了目標(biāo)截面在該方向上尺寸的投影，因此，可以根據(jù)各采集時刻所采集存儲的光敏管陣列的輸出狀態(tài)，判別目標(biāo)遮擋光敏管的多少，確定在該時刻X方向和Y方向目標(biāo)截面的外形尺寸投影，譬如:若目標(biāo)經(jīng)過光幕遮擋光敏管的數(shù)目為N，每個光敏管尺寸為a，則該方向上的尺寸投影即為aN。在目標(biāo)飛行穿過激光光幕過程中，經(jīng)過高速采集，能夠獲得目標(biāo)各個截面的兩維投影尺寸；根據(jù)目標(biāo)飛行速度和采樣間隔時間，能夠確定每個采樣間隔內(nèi)目標(biāo)沿飛行方向的縱向尺寸，將各個時刻的采集數(shù)據(jù)，聯(lián)合目標(biāo)飛行速度和采樣間隔時間，即得到重構(gòu)目標(biāo)的外形尺寸。本發(fā)明具有以下突出地實質(zhì)性特點和顯著地效果:本發(fā)明與現(xiàn)有技術(shù)比較，系統(tǒng)構(gòu)成較為簡單，通過采用矩形激光光幕、光敏管陣列、多片現(xiàn)場可編程門陣列FPGA高速密集并行數(shù)字信號采集，具有對高速運動目標(biāo)的速度、坐標(biāo)和外形尺寸進行測試的功能。


圖1為本發(fā)明的高速運動目標(biāo)參數(shù)測試裝置的構(gòu)成示意圖。圖2為本發(fā)明中啟動靶和停止靶組成示意圖。圖3為本發(fā)明的矩形激光光幕形成示意圖。圖4為基于現(xiàn)場可編程門陣列FPGA的數(shù)據(jù)采集與總控框圖。圖5為采集FPGA的采集流程圖。圖6為總控FPGA工作時序狀態(tài)機轉(zhuǎn)移圖。
具體實施例方式以下結(jié)合附圖介紹本發(fā)明詳細(xì)技術(shù)方案:本發(fā)明高速運動目標(biāo)參數(shù)測試系統(tǒng)的構(gòu)成如圖1所示，本發(fā)明高速運動目標(biāo)參數(shù)測試系統(tǒng)，它包括啟動靶101與停止靶102、數(shù)據(jù)采集模塊、總控模塊及數(shù)據(jù)傳輸處理模塊構(gòu)成；所述的啟動靶和停止靶分別由矩形激光光幕發(fā)射單元、光敏管陣列及放大整形單元構(gòu)成，形成虛設(shè)的薄光幕靶面，沿高速目標(biāo)103飛行方向，先通過的為啟動靶，后通過的為停止靶，兩靶面相互平行布置，固定間距為S ;即理論靶距為S ;其中:所述的數(shù)據(jù)采集模塊包含多片現(xiàn)場可編程門陣列FPGA并內(nèi)建先入先出緩沖存儲器FIFO構(gòu)成，為描述方便，用來實現(xiàn)數(shù)據(jù)采集的FPGA后面文中統(tǒng)稱為采集FPGA，先入先出緩沖存儲器FIFO簡稱為FIFO ;總控模塊由一片現(xiàn)場可編程門陣列FPGA及存儲器FLASH構(gòu)成，為描述方便，用來實現(xiàn)總控的FPGA后面文中統(tǒng)稱為總控FPGA ;所述的數(shù)據(jù)傳輸處理模塊包含USB數(shù)據(jù)接口與上位計算機；啟動靶與停止靶的數(shù)據(jù)通過數(shù)據(jù)采集模塊和總控模塊采集并存儲，并由USB數(shù)據(jù)接口傳輸給上位計算機，上位計算機數(shù)據(jù)處理并將破片的速度、著靶坐標(biāo)和外形尺寸解算出來。其中:1、啟動靶與停止靶如圖2所示，啟動靶與停止靶構(gòu)成，由X、Y兩方向的矩形激光光幕發(fā)射單元、光敏管陣列及放大整形單元構(gòu)成，形成一個虛設(shè)的薄光幕靶面，當(dāng)高速運動目標(biāo)飛行穿過激光光幕的區(qū)域時，X軸和Y軸光敏管陣列中對應(yīng)部分的光敏管所接收到的光通量由強變?nèi)?，?jīng)光電轉(zhuǎn)換、放大整形，形成反轉(zhuǎn)電平，利用采集FPGA和總控FPGA進行并行數(shù)據(jù)采集存儲，獲得該時刻運動目標(biāo)橫截面X、Y方向上的投影尺寸及坐標(biāo)位置，根據(jù)啟動靶和停止靶上目標(biāo)的坐標(biāo)關(guān)系，確定運動目標(biāo)相對于靶面的飛行角度，繼而用來修訂實際的飛行靶距，獲得更高的測速精確度。而且，在總控FPGA的控制下，在高速目標(biāo)飛行穿過薄激光光幕的區(qū)域過程中，對各時刻X、Y方向光敏管陣列所有電平狀態(tài)進行高速并行采樣存儲，相當(dāng)于對目標(biāo)的各個截面尺寸進行掃描采樣，通過數(shù)據(jù)處理即可恢復(fù)出目標(biāo)的外形尺寸。本發(fā)明高速運動目標(biāo)參數(shù)測試系統(tǒng)中，為了得到高的坐標(biāo)及目標(biāo)尺寸精度，每個光敏管尺寸都很小，并行采集的通道數(shù)非常多，因此，數(shù)據(jù)采集模塊需要多片F(xiàn)PGA并內(nèi)建先入先出緩沖存儲器FIFO進行并行采集，在總控模塊FPGA控制下，將各采樣時刻的數(shù)據(jù)先存儲在本地的FLASH存儲器內(nèi)，待測試結(jié)束后再傳輸?shù)缴衔挥嬎銠C進行數(shù)據(jù)處理，將破片的速度、著靶坐標(biāo)和外形尺寸解算出來。2、激光光幕如圖3所示，本發(fā)明所述的激光光幕為矩形激光光幕，由激光器301和菲涅爾透鏡302形成，把一個線光源激光器放在菲涅爾透鏡的焦點處，激光器輸出的扇形激光經(jīng)過菲涅爾透鏡后形成矩形激光光幕。3、數(shù)據(jù)采集模塊和總控存儲模塊3.1系統(tǒng)硬件實施方案:本發(fā)明高速運動目標(biāo)參數(shù)測試系統(tǒng)對光敏管陣列輸出狀態(tài)的采集與控制采用基于現(xiàn)場可編程門陣列FPGA的實施方案，其硬件連接如圖4所示:假設(shè)啟動靶和停止靶的X和Y方向上光敏管陣列分別由100個光敏管構(gòu)成，則共有400路信號輸出，假設(shè)需要4個采集FPGA(每個采集100路信號)，分別對應(yīng)啟動靶的X1、Yl光敏管陣列輸出和停止靶的X2、Y2光敏管陣列輸出，另有一塊FPGA用作總控，即總控FPGA。當(dāng)高速運動目標(biāo)參數(shù)測試系統(tǒng)工作時，要求四個采集FPGA同時采集數(shù)據(jù)，即具有統(tǒng)一的時基，為此，當(dāng)一旦有目標(biāo)飛行穿越光幕時，啟動光幕的Xl光敏管陣列送給總控FPGA一個觸發(fā)信號，然后總控FPGA通過狀態(tài)state同時觸發(fā)四塊采集FPGA按一定采樣速率記錄所有光敏管輸出狀態(tài)，各采集FPGA在其每組非O數(shù)據(jù)前加計數(shù)標(biāo)志位存入其內(nèi)建的異步FIFO中，采集完成后，把每一幀數(shù)據(jù)前加入幀標(biāo)志和幀計數(shù)組成一幀數(shù)據(jù)，再將數(shù)據(jù)拆分成8bit位寬，依次傳輸每個采集FPGA中的數(shù)據(jù)到總控FPGA內(nèi)部集成的先入先出存儲器FIFO中緩存，然后通過總控FPGA編碼并控制存儲器FLASH頁編程操作寫入存儲器FLASH中完成數(shù)據(jù)的寫操作。需要讀出存儲器FLASH中存儲的數(shù)據(jù)時，通過總控FPGA控制存儲器FLASH讀數(shù)取出數(shù)據(jù)緩存于輸出FIFO中，最后上位計算機控制USB數(shù)據(jù)接口讀數(shù)接口產(chǎn)生的的讀使能和讀時鐘信號將內(nèi)部存儲器FIFO中的數(shù)據(jù)依次傳輸?shù)缴衔挥嬎銠C。上位計算機處理數(shù)據(jù)是依據(jù)幀標(biāo)志和幀計數(shù)還原每個采集板一幀數(shù)據(jù)，每塊采集板都有一個獨立的幀標(biāo)志，數(shù)據(jù)按照計數(shù)標(biāo)志位的數(shù)據(jù)將同一時刻的采集板數(shù)據(jù)拼接。3.2采集FPGA與總控FPGA的程序流程3.2.1、采集FPGA的程序流程如圖5所示，采集FPGA的工作流程。由于總控模塊中存儲系統(tǒng)寫入速度的限制，為了避免數(shù)據(jù)的溢出，采集的數(shù)據(jù)需要先緩存到采集FPGA的內(nèi)部存儲器RAM中。對于大規(guī)模(如400路)并行數(shù)據(jù)信號進行同步采集，選用內(nèi)建存儲器FIFO高速地緩存采集數(shù)據(jù)。數(shù)字信號首先在采樣時刻加入計數(shù)位被存放到采集FPGA的內(nèi)建存儲器FIFO中，采集完成后將采集FPGA存儲器中的數(shù)據(jù)傳給總控模塊。3.2.2、總控FPGA的工作時序如圖6所示，狀態(tài)機轉(zhuǎn)移圖?？偪谾PGA是基于有限狀態(tài)機(FSM)設(shè)計的，分4個工作狀態(tài):(I)待觸發(fā)狀態(tài)，采集FPGA對所有采集數(shù)據(jù)的端口監(jiān)測是否有非零數(shù)據(jù)輸入，等待采集數(shù)據(jù)；(2)采集狀態(tài)，當(dāng)有數(shù)據(jù)輸入時，啟動靶產(chǎn)生一個觸發(fā)信號給總控FPGA，總控FPGA同時將該觸發(fā)信號轉(zhuǎn)發(fā)給各采集FPGA進入采集狀態(tài)，并同時開始計數(shù)，把非O信號存入各自的內(nèi)部存儲器FIFO中；(3)轉(zhuǎn)存狀態(tài)，當(dāng)內(nèi)部存儲器FIFO寫滿數(shù)據(jù)后向總控FPGA發(fā)出指令，總控FPGA再輸出選通信號，把數(shù)據(jù)依次寫入總控模塊的存儲器FLASH中；(4)讀數(shù)狀態(tài)，等待上位計算機指令，通過USB數(shù)據(jù)接口讀取存儲器FLASH數(shù)據(jù)，數(shù)據(jù)讀取完成后，跳轉(zhuǎn)到待觸發(fā)狀態(tài)等待下一次采集?？偪啬K涉及存儲器FLASH讀寫，為了避免數(shù)據(jù)丟失，在總控FPGA內(nèi)部存儲器RAM塊生成兩個深度為4K、寬度為8bit的內(nèi)部存儲器FIF0，一個用于寫數(shù)據(jù)緩存，一個用于讀數(shù)據(jù)緩存。緩存部分大于2K字節(jié)時產(chǎn)生半滿標(biāo)志。存儲器FLASH時序控制在收到半滿標(biāo)志信號開始記錄數(shù)據(jù)，啟動記錄命令優(yōu)先級最高，一旦開始就鎖定，不受其他命令干擾，直到系統(tǒng)斷電或者緩存在內(nèi)部存儲器FIFO數(shù)據(jù)讀完才停止。為了實現(xiàn)快速的采集存儲，不選擇上電存儲器FLASH全部擦除的模式，因為這種方式在一上電會耗費將近4秒的時間，而是采取邊擦除邊寫數(shù)據(jù)的方式，擦除一塊，等寫滿這一塊后再擦除下一塊。本發(fā)明高速運動目標(biāo)參數(shù)測試方法本發(fā)明高速運動目標(biāo)參數(shù)測試方法采用上述測試系統(tǒng)，高速運動目標(biāo)參數(shù)的獲得是將存儲的數(shù)據(jù)經(jīng)通信接口傳輸至上位計算機，經(jīng)數(shù)據(jù)處理后可獲得高速目標(biāo)的坐標(biāo)、速度、外形尺寸等參數(shù)。4.1坐標(biāo)的獲得當(dāng)高速目標(biāo)飛行穿過激光光幕區(qū)域時，光敏管陣列的狀態(tài)被高速采集。對于每一采集時刻，根據(jù)被遮擋的光敏管的位置，即可給出一個坐標(biāo)位置，將高速目標(biāo)飛行穿過啟動靶過程中各時刻獲得的坐標(biāo)進行平均，作為目標(biāo)穿越啟動靶時的坐標(biāo)值(X1, Y1);同理，可獲得其穿過停止靶時的坐標(biāo)值(Χ2，γ2)。4.2速度的計算由于系統(tǒng)在采集存儲每一幀數(shù)據(jù)的同時，其對應(yīng)的各個時刻對于觸發(fā)計時零點的計數(shù)也同時被存儲，對應(yīng)每一幀數(shù)據(jù)中的計數(shù)位。提取目標(biāo)飛行穿過啟動靶和停止靶的第一幀數(shù)據(jù)的計數(shù)位C1、C2，(當(dāng)然也可以提取其他特征時刻)，根據(jù)采樣率可計算出目標(biāo)飛行穿過兩光幕間的時間T= (C2-C1) /采樣率；假設(shè)兩平行光幕間垂直距離，即理論靶距為S，則根據(jù)目標(biāo)經(jīng)過兩個光幕的坐標(biāo)(X1, Y1X (X21Y2),可獲得修正后目標(biāo)在兩光幕間的實際飛行距離為:
權(quán)利要求
1.一種高速運動目標(biāo)參數(shù)測試系統(tǒng)，其特征在于:包括啟動靶與停止靶、數(shù)據(jù)采集模塊、總控模塊及數(shù)據(jù)傳輸處理模塊構(gòu)成；所述的啟動靶和停止靶分別由矩形激光光幕發(fā)射單元、光敏管陣列及放大整形單元構(gòu)成，形成虛設(shè)的薄光幕靶面，沿高速目標(biāo)飛行方向，先通過的為啟動靶，后通過的為停止靶，兩靶面相互平行布置，固定間距為S ;其中: 所述的數(shù)據(jù)采集模塊由內(nèi)建先入先出緩沖存儲器FIFO的若干片現(xiàn)場可編程門陣列FPGA構(gòu)成；總控模塊由一片現(xiàn)場可編程門陣列FPGA及存儲器FLASH構(gòu)成；所述的數(shù)據(jù)傳輸處理模塊包含USB數(shù)據(jù)接口與上位計算機；啟動靶與停止靶的數(shù)據(jù)通過數(shù)據(jù)采集模塊和總控模塊采集并存儲，并由USB數(shù)據(jù)接口傳輸給上位計算機，上位計算機數(shù)據(jù)處理并將破片的速度、著靶坐標(biāo)和外形尺寸解算出來。
2.根據(jù)權(quán)利要求1所述的高速運動目標(biāo)參數(shù)測試系統(tǒng)，其特征在于:所述的啟動靶與停止靶，由X、Y兩方向的矩形激光光幕發(fā)射單元、光敏管陣列及放大整形單元構(gòu)成，形成一個虛設(shè)的薄光幕靶面，當(dāng)高速運動目標(biāo)飛行穿過激光光幕的區(qū)域時，X軸和Y軸光敏管陣列中對應(yīng)部分的光敏管所接收到的光通量由強變?nèi)酰?jīng)光電轉(zhuǎn)換、放大整形，形成反轉(zhuǎn)電平，利用采集FPGA和總控FPGA進行并行數(shù)據(jù)采集存儲，能夠獲得該時刻運動目標(biāo)橫截面X、Y方向上的投影尺寸及坐標(biāo)位置，根據(jù)啟動靶和停止靶上目標(biāo)的坐標(biāo)關(guān)系，確定運動目標(biāo)相對于靶面的飛行角度，繼而用來修訂實際的飛行靶距，獲得更高的測速精確度；而且，在總控FPGA的控制下，在高速目標(biāo)飛行穿過薄激光光幕的區(qū)域過程中，對各時刻X、Y方向光敏管陣列所有電平狀態(tài)進行高速并行采樣存儲，相當(dāng)于對目標(biāo)的各個截面尺寸進行掃描采樣，通過數(shù)據(jù)處理即能夠恢復(fù)出目標(biāo)的外形尺寸。
3.根據(jù)權(quán)利要求1所述的高速運動目標(biāo)參數(shù)測試系統(tǒng)，其特征在于:所述的激光光幕為矩形激光光幕，由激光器與菲涅爾透鏡形成，把一個線光源激光器放在菲涅爾透鏡的焦點處，激光器輸出的扇形激光經(jīng)過菲涅爾透鏡后形成矩形激光光幕。
4.根據(jù)權(quán)利要求1、2或3所述的一種高速運動目標(biāo)參數(shù)測試系統(tǒng)的測試方法，其特征在于:高速運動目標(biāo)參數(shù)的獲得是將存儲的數(shù)據(jù)經(jīng)通信接口傳輸至上位計算機，經(jīng)數(shù)據(jù)處理后能夠獲得高速目標(biāo)的坐標(biāo)、速度、外形尺寸參數(shù)；其中: 4.1坐標(biāo)的獲得 當(dāng)高速目標(biāo)飛行穿過激光光幕區(qū)域時，光敏管陣列的狀態(tài)被高速采集；對于每一采集時刻，根據(jù)被遮擋的光敏管的位置，即給出一個坐標(biāo)位置，將高速目標(biāo)飛行穿過啟動靶過程中各時刻獲得的坐標(biāo)進行平均，作為目標(biāo)穿越啟動靶時的坐標(biāo)值(X1, Y1);同理，獲得其穿過停止靶時的坐標(biāo)值(X2，Y2)； 4.2速度的計算 由于系統(tǒng)在采集存儲每一幀數(shù)據(jù)的同時，其對應(yīng)的各個時刻對于觸發(fā)計時零點的計數(shù)也同時被存儲，對應(yīng)每一幀數(shù)據(jù)中的計數(shù)位；提取目標(biāo)飛行穿過啟動靶和停止靶的第一幀數(shù)據(jù)的計數(shù)位Cl、C2，根據(jù)采樣率能夠計算出目標(biāo)飛行穿過兩光幕間的時間T= (C2-C1) /采樣率；假設(shè)兩平行光幕間垂直距離，即理論靶距為S，則根據(jù)目標(biāo)經(jīng)過兩個光幕的坐標(biāo)(X1,Y1)^ (X2J2),能夠獲得修正后目標(biāo)在兩光幕間的實際飛行距離為:
全文摘要
一種高速運動目標(biāo)參數(shù)測試系統(tǒng)及方法，主要包括啟動靶與停止靶、數(shù)據(jù)采集模塊、總控模塊及數(shù)據(jù)傳輸處理模塊構(gòu)成；啟動靶和停止靶均由X軸和Y軸的矩形激光光幕發(fā)射單元、光敏管陣列及放大整形單元構(gòu)成，形成相互平行且間距確定的兩個虛設(shè)的薄光幕靶面，其數(shù)據(jù)采集模塊由內(nèi)建先入先出緩沖存儲器FIFO的若干片現(xiàn)場可編程門陣列FPGA構(gòu)成；總控模塊由一片現(xiàn)場可編程門陣列FPGA及存儲器FLASH構(gòu)成；數(shù)據(jù)傳輸處理模塊包含USB數(shù)據(jù)接口與上位計算機。系統(tǒng)在總控FPGA的控制下，通過高速采集存儲目標(biāo)飛行穿過薄光幕區(qū)域過程中各個時刻所對應(yīng)的X、Y方向光敏管陣列的輸出電平狀態(tài)，經(jīng)數(shù)據(jù)處理將破片的速度、著靶坐標(biāo)和外形尺寸解算出來。
文檔編號G01B11/00GK103206986SQ20131012235
公開日2013年7月17日 申請日期2013年4月10日 優(yōu)先權(quán)日2013年4月10日
發(fā)明者趙冬娥, 劉吉, 張斌, 周漢昌 申請人:中北大學(xué)