專利名稱：一種雷達主機與接收機間的雙向通信裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于雷達通信技術(shù)領(lǐng)域，特別涉及一種雷達主機與接收機間的雙向通
IR 目.ο
背景技術(shù)：
武漢大學(xué)雷達與信號處理實驗室研制的全數(shù)字高頻地波雷達系統(tǒng)主要用于探測海洋表面風(fēng)、浪、流場和低速移動目標(biāo)，該系統(tǒng)采用線性調(diào)頻中斷連續(xù)波FMICW體制，通過直接采樣、數(shù)字下變頻的方式實現(xiàn)脈沖壓縮，解出目標(biāo)的距離和速度信息；然后通過后續(xù)的陣列信號處理算法得到海洋表面狀態(tài)信息；該雷達系統(tǒng)以周期性的方式工作，在每一個工作周期內(nèi)，交替地發(fā)射和接收線性調(diào)頻信號；以每個工作周期計算128個距離元為例，則一個工作周期的總數(shù)據(jù)量為128*2*6*32bit=6Kbyte，周期為0.5s。在武漢大學(xué)申請的名為“基于USB的雷達主控PC機與接收機間的通信裝置”、申請?zhí)枮?200620099682.7的專利中，介紹了利用USB接口的方式實現(xiàn)雷達接收機向主機傳輸距離信息的通信裝置。由于一個工作周期內(nèi)可用于接收機與主機傳輸數(shù)據(jù)的時間僅為
0.016s，遠小于工作周期0.5s,因此盡管一個工作周期傳輸?shù)臄?shù)據(jù)量很小，但最低數(shù)據(jù)傳輸速度卻變得很大；當(dāng)一個工作周期傳輸?shù)臄?shù)據(jù)量隨著使用場合不同而變得較大時，則最低數(shù)據(jù)傳輸速度將達到甚至超出USB接口速率的上限，因此，誤碼率或掉幀的概率也會隨之增高，可靠性低。此外，上述專利中涉及的裝置只提出了實現(xiàn)從雷達接收機向主機傳輸數(shù)據(jù)的結(jié)構(gòu)，并沒有涉及反向數(shù)據(jù)傳輸，即從雷達主機到接收機的數(shù)據(jù)傳輸，而在實際雷達工作過程中，雷達主機通常會對雷達接收機發(fā)出一些控制指令，還包括波形參數(shù)等配置信息，這些數(shù)據(jù)的傳輸如果仍然通過上述專利中的FIFO緩沖器來實現(xiàn)的話，會使得FIFO緩沖器接口的設(shè)計變得十分復(fù) 雜，不易實現(xiàn)。

實用新型內(nèi)容針對背景技術(shù)存在的問題，本實用新型提供一種雷達主機與接收機間的雙向通信
>J-U ρ α裝直。為解決上述技術(shù)問題，本實用新型采用如下技術(shù)方案:一種雷達主機與接收機間的雙向通信裝置，包括雷達接收機和雷達主機，還包括SPI接口緩沖器、兩個串聯(lián)的FIFO緩沖器、USB控制芯片；SPI接口緩沖器分別與雷達接收機、USB控制芯片連接；兩個串聯(lián)的FIFO緩沖器分別與雷達接收機、USB控制芯片連接；USB控制芯片通過USB電纜與雷達主機連接。所述USB控制芯片為EZ-USB FX2芯片。所述SPI接口緩沖器和兩個串聯(lián)的FIFO緩沖器均通過FPGA芯片實現(xiàn)。本實用新型的工作原理是:在雷達的每個工作周期，不同天線通道上的回波信號進入雷達接收機后，經(jīng)過濾波、放大、采樣、數(shù)字下變頻、去掃頻、抽取、傅里葉變換等一系列處理后，得到包含距離信息的基帶數(shù)據(jù)，再將基帶數(shù)據(jù)通過兩個串聯(lián)的FIFO緩沖器、USB控制芯片傳送至雷達主機。每一個工作周期內(nèi)的基帶數(shù)據(jù)量都是固定的，并且都是在一個工作周期末尾才產(chǎn)生；利用兩個FIFO緩沖器串聯(lián)的好處在于，如果設(shè)置每個FIFO緩沖器的大小剛好大于一個工作周期的基帶數(shù)據(jù)量，則當(dāng)前工作周期的數(shù)據(jù)產(chǎn)生后可以放到下個工作周期去傳輸，而不會影響下個工作周期的數(shù)據(jù)產(chǎn)生；即，一個FIFO緩沖器用來存放當(dāng)前工作周期的數(shù)據(jù)，另一個FIFO緩沖器用來存放上一個工作周期的數(shù)據(jù)，因此，每個工作周期內(nèi)，數(shù)據(jù)的產(chǎn)生和傳輸是同時進行，互不干擾的，大大提高了傳輸效率。本實用新型中從雷達主機到雷達接收機的數(shù)據(jù)傳輸是通過SPI接口緩沖器來實現(xiàn)的，雷達主機將要發(fā)送給雷達接收機的控制指令或工作參數(shù)等信息先發(fā)送至USB控制芯片中；然后USB控制芯片利用其內(nèi)部控制器的普通I/O端口模擬SPI接口緩沖器的時序，將這些參數(shù)送入SPI接口緩沖器中；最后，SPI接口緩沖器將收到的數(shù)據(jù)傳輸至雷達接收機。由于SPI接口緩沖器的通信接口只需要時鐘、使能、數(shù)據(jù)三根線，在FPGA芯片中很容易實現(xiàn)，因此也不需要額外的SPI接口芯片。與現(xiàn)有技術(shù)相比，本實用新型具有以下優(yōu)點和有益效果:1、本實用新型結(jié)構(gòu)簡單、易于實現(xiàn)、低成本；由于兩個FIFO緩沖器和SPI接口緩沖器都是在FPGA中實現(xiàn)的，因此不需要引入額外的器件和電路。2、本實用新型傳輸?shù)臄?shù)據(jù)量大；兩個FIFO緩沖器的引入，使雷達接收機的數(shù)據(jù)采集和傳輸能同時進行，相當(dāng)于延長了傳輸時間，在工作周期和USB控制芯片傳輸速率不變的條件下，總的傳輸數(shù)據(jù)量將變得更大，更能適應(yīng)不同場合需要、可靠性高。3、本實用新型可實現(xiàn)雷達主機與雷達接收機間的雙向通信，使雷達系統(tǒng)的控制更加方便，工作更加靈活，實用性強。

圖1為本實用新型的結(jié)構(gòu)簡圖。圖2為本實用新型中USB控制芯片與FIFO緩沖器的連接示意圖。圖3為本實用新型中USB控制芯片與SPI接口緩沖器的連接示意圖。圖4為本實用新型中USB控制芯片的結(jié)構(gòu)簡化框圖。其中，I一控制信號線，2—接口時鐘線，3—數(shù)據(jù)總線，4一寫通信號線。
具體實施方式
以下結(jié)合附圖所示的實施例對本實用新型作進一步說明。1、總體結(jié)構(gòu)如圖1所示，本實用新型包括雷達接收機、雷達主機、SPI接口緩沖器、兩個串聯(lián)的FIFO緩沖器、USB控制芯片；SPI接口緩沖器分別與雷達接收機、USB控制芯片連接；兩個串聯(lián)的FIFO緩沖器分別與雷達接收機、USB控制芯片連接；USB控制芯片通過USB電纜與雷達主機連接；USB控制芯片為EZ-USB FX2芯片；SPI接口緩沖器和兩個串聯(lián)的FIFO緩沖器均通過FPGA芯片實現(xiàn)。2、雷達接收機向雷達主機傳輸數(shù)據(jù)如圖2所示，USB控制芯片選用Cypress公司的EZ-USB FX2系列芯片。它是第一個集成USB2.0協(xié)議的微處理器，支持12Mb/s的全速傳輸和480Mb/s的高速傳輸，可使用4種USB傳輸方式:控制傳輸、中斷傳輸、塊傳輸和同步傳輸；主要結(jié)構(gòu)包括USB2.0收發(fā)器、智能串行接口引擎SIE、增強型8051,8.5KB的RAM、4KB的FIFO存儲器、I/O 口、數(shù)據(jù)總線、地址總線和通用可編程接口 GPIF，如圖4所示，增強型8051作為EZ-USB FX2的中央處理器CPU,其主要控制EZ-USB FX2與外圍電路的連接；4KB的FIFO存儲器可用作端點緩沖器，在不需要8051的控制下就能實現(xiàn)大量數(shù)據(jù)的高速傳輸。EZ-USB FX2 提供了 I/O 口、Slave FIFO 和 GPIF 三種接 口模式。I/O 口模式是一種最基本的數(shù)據(jù)傳輸方式，其數(shù)據(jù)傳輸主要由固件程序完成，需要CPU的參與，因此數(shù)據(jù)傳輸速率較低，適用于傳輸速率要求不高的場合。Slave FIFO模式是從機模式，外部控制器如FPGA、DSP可像普通FIFO —樣對FX2中的端點數(shù)據(jù)緩沖區(qū)進行讀寫；FX2內(nèi)部的Slave FIFO提供所需的時序信號、握手信號和輸出時能等。GPIF模式是主機模式，GPIF作為內(nèi)部主控制器，直接連接SlaveFIFO，并且產(chǎn)生用戶編程控制信號，用于連接外部邏輯；此外，GPIF通過采樣RDY引腳上的外部信號，還能用于等待外部觸發(fā)事件。本實施例中，EZ-USB FX2工作在Slave FIFO模式，F(xiàn)PGA芯片控制向FX2中的端點數(shù)據(jù)緩沖器寫入數(shù)據(jù)。FPGA中的FIFO緩沖器用來存放待傳輸?shù)臄?shù)據(jù)；為了保證傳輸數(shù)據(jù)的同時，能接收新的數(shù)據(jù)，引入了兩個FIFO緩沖器，一個用于存放當(dāng)前幀的數(shù)據(jù)，即正在接收的數(shù)據(jù)；另一個用于存放上一幀的數(shù)據(jù)，即正在傳輸?shù)臄?shù)據(jù)。3、雷達主機向雷達接收機傳輸數(shù)據(jù)雷達主機向雷達接收機傳遞的數(shù)據(jù)通常為控制指令，數(shù)據(jù)量較少，而且發(fā)送時刻通常是隨機的。在這種情況下，為了不影響雷達接收機向主機的周期性、連續(xù)數(shù)據(jù)傳輸，本實施例中采用FX2中的控制端點來接收雷達主機發(fā)送的數(shù)據(jù)，其容量為64Byte，并通過8051的普通1/0 口模擬SPI時序來完成數(shù)據(jù)向雷達接收機的傳輸，具體如圖3所示。4、工作流程( I)雷達接收機向雷達主機傳輸數(shù)據(jù)在雷達接收機的每個工作周期(也稱一幀)，回波信號經(jīng)過濾波、放大、采樣、數(shù)字下變頻、去掃頻、抽取、傅里葉變換后得到基帶數(shù)據(jù)，再將基帶數(shù)據(jù)通過兩個串聯(lián)的FIFO緩沖器、USB控制芯片傳送至雷達主機。具體過程為:當(dāng)雷達主機發(fā)送數(shù)據(jù)傳輸指令時，上述基帶數(shù)據(jù)先后分別依次寫入兩個串聯(lián)的FIFO緩沖器；否則基帶信息全部扔棄，兩個FIFO緩沖器都無法寫入。當(dāng)前幀結(jié)束后，基帶數(shù)據(jù)部分傳輸至FX2端點緩沖中，剩余部分保留在第二個FIFO緩沖器中，而第一個FIFO將為空；下一幀到來時，接收到的新數(shù)據(jù)將進入第一個FIFO緩沖器，同時，第二個FIFO緩沖器中保留的上一幀數(shù)據(jù)繼續(xù)傳輸，該幀結(jié)束時，第二個FIFO緩沖器中將保留部分未傳輸完的數(shù)據(jù)，而第一個FIFO將為空。后面的每一幀依次重復(fù)，從而能保證雷達接收機向主機傳輸數(shù)據(jù)的同時，也能不斷采集新的數(shù)據(jù)，并且能達到很高的數(shù)據(jù)傳輸率。(2)雷達主機向雷達接收機傳輸數(shù)據(jù)雷達接收機的任意工作周期內(nèi)，雷達主機發(fā)出配置參數(shù)，如工作頻率、帶寬及其他波形參數(shù)等指令，F(xiàn)X2中的控制端點緩沖EP10UT接收到數(shù)據(jù)后響應(yīng)中斷:通過8051的三個1/0 口(例如PC4-6)模擬SPI時序，并將這些參數(shù)發(fā)送到FPGA芯片內(nèi)部的雙口 RAM中；參數(shù)傳輸完成后，F(xiàn)PGA芯片從雙口 RAM中讀出這些參數(shù)，并配置到相應(yīng)模塊，至此完成了雷達主機向接收機的數(shù)據(jù)傳輸。
權(quán)利要求1.一種雷達主機與接收機間的雙向通信裝置，包括雷達接收機和雷達主機，其特征在于:還包括SPI接口緩沖器、兩個串聯(lián)的FIFO緩沖器、USB控制芯片；SPI接口緩沖器分別與雷達接收機、USB控制芯片連接；兩個串聯(lián)的FIFO緩沖器分別與雷達接收機、USB控制芯片連接;USB控制芯片通過USB電纜與雷達主機連接。
2.根據(jù)權(quán)利要求1所述的一種雷達主機與接收機間的雙向通信裝置，其特征在于:所述USB控制芯片為EZ-USB FX2芯片。
3.根據(jù)權(quán)利要求1或2所述的一種雷達主機與接收機間的雙向通信裝置，其特征在于:所述SPI接口緩沖器和兩個串聯(lián)的FIFO緩沖器均通過FPGA芯片實現(xiàn)。
專利摘要本實用新型提供一種雷達主機與接收機間的雙向通信裝置，包括雷達接收機、雷達主機、SPI接口緩沖器、兩個串聯(lián)的FIFO緩沖器、USB控制芯片；SPI接口緩沖器分別與雷達接收機、USB控制芯片連接；兩個串聯(lián)的FIFO緩沖器分別與雷達接收機、USB控制芯片連接；USB控制芯片通過USB電纜與雷達主機連接。本實用新型結(jié)構(gòu)簡單、易于實現(xiàn)，其成本低、傳輸?shù)臄?shù)據(jù)量大、可靠性高，可實現(xiàn)雷達主機與雷達接收機間的雙向通信，實用性強。
文檔編號G01S7/02GK203012129SQ20122073775
公開日2013年6月19日 申請日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者文必洋, 田應(yīng)偉, 楊靜, 譚劍, 李柯 申請人:武漢大學(xué)