重構(gòu)fpga雷達數(shù)字信號處理組件及方法
【專利摘要】本發(fā)明公開了重構(gòu)FPGA雷達數(shù)字信號處理組件及方法。此組件及技術(shù)屬于數(shù)字信號處理【技術(shù)領(lǐng)域】。本發(fā)明通過固定的FPGA運算單元，豐富的固定外圍接口方式，搭配一種統(tǒng)一的可定制的靈活外圍接口方式，實現(xiàn)了在通信、雷達、衛(wèi)星、圖像處理、遙感測繪、地震地質(zhì)信號分析、海洋及氣象信號分析以及其他密集高帶寬數(shù)字信號處理需求下的多領(lǐng)域通用高性能數(shù)字信號處理硬件平臺。
【專利說明】重構(gòu)FPGA雷達數(shù)字信號處理組件及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及雷達數(shù)字信號的處理領(lǐng)域中，特別涉及重構(gòu)FPGA雷達數(shù)字信號處理組件及方法。
【背景技術(shù)】
[0002]隨著計算機及信息技術(shù)的高速發(fā)展，數(shù)字信號處理技術(shù)應(yīng)運而生并隨之急速發(fā)展。數(shù)字信號處理技術(shù)應(yīng)用范圍廣泛滲透至通信、雷達、衛(wèi)星、圖像處理、遙感測繪、地震地質(zhì)信號分析、海洋及氣象信號分析等領(lǐng)域。在前數(shù)字信號領(lǐng)域?qū)嶋H應(yīng)用中，對于處理系統(tǒng)的并行性、運算速度、處理帶寬、算法靈活度等性能越來越寬也越來越高。單單以提高處理系統(tǒng)運算單元的主頻為手段的辦法已經(jīng)越來越不能滿足處理要求。不同領(lǐng)域?qū)τ跀?shù)字信號處理系統(tǒng)的具體需求不一而足，目前領(lǐng)域中專用的數(shù)字信號處理系統(tǒng)大多僅能滿足專用領(lǐng)域內(nèi)的需求，沒有辦法做到靈活通用滿足大部分領(lǐng)域的需求。信號處理平臺的通用性及靈活性變得極其重要。例如，目前在雷達信號模擬及處理的領(lǐng)域中，典型的信號處理機硬件結(jié)構(gòu)(如圖1所示)中，會根據(jù)一部雷達的體制、工作模式、應(yīng)用場合和需求來制定具體的信號處理機指標(biāo)，并且根據(jù)指標(biāo)選用滿足需求的ADC、DAC、存儲器、處理器(如FPGA/DSP)芯片，然后根據(jù)選用好的芯片、模塊器件進行硬件研發(fā)。硬件研發(fā)是整個開發(fā)過程中時間較為漫長的一個部分，從原理圖設(shè)計，PCB設(shè)計到制版再到焊接調(diào)試，視復(fù)雜度一般需要三個月到半年的時間。處理機研發(fā)完成后，一般只能滿足體制相同，工作模式相近，應(yīng)用場合和需求相仿的雷達使用。這樣的信號處理機性能高，但是針對不同的雷達或者場合則需要專門去研制，導(dǎo)致研發(fā)周期加長，研發(fā)風(fēng)險變大。從而不能滿足信號處理領(lǐng)域的新需求。
[0003]在發(fā)明人實現(xiàn)本發(fā)明過程中，發(fā)現(xiàn)現(xiàn)有技術(shù)中有以下缺陷，現(xiàn)有技術(shù)中。雷達信號模擬及處理的領(lǐng)域中，典型的信號處理機硬件結(jié)構(gòu)中，會根據(jù)一部雷達的體制、工作模式、應(yīng)用場合和需求來制定具體的信號處理機指標(biāo)，并且根據(jù)指標(biāo)選用滿足需求的ADC、DAC、存儲器、處理器(如FPGA/DSP)芯片，從而在系統(tǒng)實際需要調(diào)整及在功能上需要擴展時，要重新對系統(tǒng)硬件布局進行調(diào)整，不能滿足信號處理領(lǐng)域不斷發(fā)展的需要。

【發(fā)明內(nèi)容】

[0004]針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明解決了現(xiàn)有FPGA雷達數(shù)字信號處理裝置不可擴展及重構(gòu)的問題。
[0005]為了解決以上技術(shù)問題本發(fā)明提供了重構(gòu)FPGA雷達數(shù)字信號處理組件，具體包括:母板及子卡，所述母板上配置FPGA及擴展插口，該FPGA包括:雷達信號處理單元及接口模塊，所述接口模塊與所述雷達信號處理單元的數(shù)字接口定義一致并與所述擴展插口連接；所述子卡包括:雷達信號處理單元子卡，該子卡的接口定義與所述擴展插口定義相同。
[0006]同時本發(fā)明還提供了一種重構(gòu)FPGA雷達數(shù)字信號處理方法，包括以下步驟:
[0007]在本地總線上配置擴展端口 ；
[0008]輪詢擴展端口上電狀態(tài)，若上電，則根據(jù)所述擴展端口信息匹配本地處理單元端口類型確定子卡處理單元類型，根據(jù)所述子卡處理單元及本地處理單元確定當(dāng)前處理單元；若未上電，則根據(jù)本地處理單元匹配為當(dāng)前處理單元；
[0009]根據(jù)所述當(dāng)前處理單元進行雷達數(shù)字信號處理。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明實施例具有以下幾方面優(yōu)點:
[0011]1.本發(fā)明所涉及的是一種基于FPGA及插件重構(gòu)技術(shù)的通用信號處理平臺。平臺采用了高性能的FPGA運算單元以及靈活可重構(gòu)的系統(tǒng)架構(gòu)。在具備強大的數(shù)字信號處理能力、滿足各種領(lǐng)域信號處理算法復(fù)雜度和實時性要求的同時，又可以靈活構(gòu)建不同領(lǐng)域內(nèi)的數(shù)字信號處理系統(tǒng)。不需要對不同的領(lǐng)域內(nèi)信號處理需求進行單獨的系統(tǒng)研制開發(fā)，縮短系統(tǒng)開發(fā)周期。
[0012]2.重構(gòu)接插件接口采用了EMIF，DDR2、DDR3、QDR、Rocket10，GTP，PC1-E等高速接口技術(shù)，大幅度提高了數(shù)據(jù)交換帶寬。
[0013]3.重構(gòu)的系統(tǒng)結(jié)構(gòu)除了硬件平臺可以靈活復(fù)用，F(xiàn)PGA內(nèi)部的接口編程同樣也可以對應(yīng)靈活復(fù)用，系統(tǒng)研制及維護成本可以顯著降低。
[0014]4.本發(fā)明定義了一種通用的重構(gòu)功能接口規(guī)范，F(xiàn)PGA的接口程序可以與FPGA的算法開發(fā)實現(xiàn)相對獨立，提高了信號處理算法的可移植性。
【專利附圖】

【附圖說明】
[0015]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0016]圖1:是本發(fā)明現(xiàn)有FPGA雷達數(shù)字信號處理系統(tǒng)的示意圖；
[0017]圖2:是本發(fā)明一種重構(gòu)FPGA雷達數(shù)字信號處理組件的組成示意圖；
[0018]圖3:是本發(fā)明中另一種重構(gòu)FPGA雷達數(shù)字信號處理組件的組成示意圖；
[0019]圖4:是本發(fā)明中重構(gòu)FPGA雷達數(shù)字信號處理組件包括雙FPGA裝置的組成示意圖；
[0020]圖5:是本發(fā)明中重構(gòu)FPGA雷達數(shù)字信號處理組件包括雙FPGA裝置的另一種組成示意圖；
[0021]圖6:是本發(fā)明重構(gòu)FPGA雷達數(shù)字信號處理方法的步驟示意圖。
【具體實施方式】
[0022]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0023]本發(fā)明實施例中提供了重構(gòu)FPGA雷達數(shù)字信號處理組件，如圖2所示，
[0024]重構(gòu)FPGA雷達數(shù)字信號處理組件，包括:母板11及子卡12，所述母板11上配置FPGA13及擴展插口 14，該FPGA包括:雷達信號處理單元131及接口模塊132，所述接口模塊132與所述雷達信號處理單元131的數(shù)字接口定義一致并與所述擴展插口連接；所述子卡12為雷達信號處理單元子卡121，該子卡的接口定義與所述擴展插口定義相同。所述FPGA還包括:存儲單元133、通訊單元134。所述擴展插口 14包括:多個接口模塊14，所述多個接口模塊14分別與所述存儲單元133及所述通訊單元134的數(shù)字接口定義一致并與多個擴展插口分別連接；所述子卡包括:存儲單元子卡123及通訊單元子卡122，所述存儲單元子卡123及通訊單元子卡122的接口定義與所述擴展插口定義相同。
[0025]作為本實施例中另外一種優(yōu)選方案，如圖3所示，也可以設(shè)計為單獨的擴展插口與單獨接口模塊，從而根據(jù)實際需要上述單獨的擴展插口與單獨接口模塊可從與所述多個子卡相匹配，所述單獨接口模塊132包括:切換單元1321及當(dāng)前接口單元1322，所述當(dāng)前接口單元1322中包括:所述雷達信號處理單元131、存儲單元133、通訊單元134的數(shù)據(jù)接口類型，所述切換單元1321根據(jù)子卡上電信息確認(rèn)子卡類型，從所述雷達信號處理單元131、存儲單元133或通訊單元134中確認(rèn)所述接口模塊1322的當(dāng)前接口類型，上述識別過程可通過子卡的上電接口定義實現(xiàn)，如雷達信號處理單元子卡121，可將上電管腳約定為第一號或第一及第二號管腳，同時其他的單元子卡約定為其他的管腳，從而實現(xiàn)對上述多個子卡的識別，或是通過對其中幾個管腳的約定，組成關(guān)鍵字對單元子卡進行識別；；所述子卡包括:雷達信號處理單元子卡121、存儲單元子卡123及通訊單元子卡122，所述子卡的接口與所述擴展插口相應(yīng)，所述不同子卡的上電信息不同。所述母板11上還配置電源處理分配模塊15及時鐘分配模塊16。
[0026]作為本實施例的一種優(yōu)選方案，為使處理裝置可以及時散熱，所述母板11還包括:散熱冷板，所述散熱冷板通過多個支承柱固定連接于所述母板11的器件側(cè)，所述散熱冷板與所述母板11間填充硅脂。
[0027]如圖4所示，本雷達處理裝置，包括一塊硬件母板HQGF-CPC1-V4。硬件母板上安置電源處理分配模塊；硬件母板上設(shè)置時鐘分配模塊；硬件母板設(shè)置主運算單元FPGA13處理芯片和協(xié)處理芯片147 ；FPGA13與協(xié)處理芯片147通過總線連接實現(xiàn)控制信息及數(shù)據(jù)交互；硬件母板設(shè)置可重構(gòu)擴展功能接插件141，142與FPGA13高速連接并實現(xiàn)數(shù)據(jù)交互；硬件母板設(shè)置可重構(gòu)擴展存儲接插件144與FPGA13高速連接并實現(xiàn)存儲數(shù)據(jù)交互；硬件母板設(shè)置多平臺同構(gòu)接插件143與FPGA13高速連接。同時在包含一個FPGA主運算單元的基礎(chǔ)上還可以包括一個協(xié)處理單元147，兩個可重構(gòu)擴展功能接插件141，142，一個可重構(gòu)擴展存儲接插件144，復(fù)位開關(guān)，板載存儲器，以太網(wǎng)口，JTAG調(diào)試器接口，串口，PCI總線接口。所述母板為CPC1-6U標(biāo)準(zhǔn)結(jié)構(gòu)，電源處理分配模塊15負責(zé)分配板上所有器件所需的電源。協(xié)處理器芯片147與FPGA處理芯片13、以太網(wǎng)接口、板載動態(tài)隨機存儲器、板載非易失性存儲器、JTAG調(diào)試接口、串口、PCI總線接口相連。上述FPGA主運算單元13及協(xié)處理單元147可以為兩個或兩個以上。同時上述FPGA核心運算單元之間使用高速鏈路接口連接，從而滿足高速計算的需要。上述母板上為裝配方便還可包括:固定孔，定位銷，起拔器，緊鎖裝置。所述的定位銷，起拔器，緊鎖裝置通過固定孔固定在板卡上。
[0028]本裝置采用了固定處理核心的母板與定制的功能子板/存儲子板通過接插件結(jié)合的可重構(gòu)系統(tǒng)結(jié)構(gòu)。子板接插件采用高速穩(wěn)固可靠產(chǎn)品，保證可以跟母板實現(xiàn)高速數(shù)據(jù)傳輸，而功能子板則可以根據(jù)實際應(yīng)用需求設(shè)計，包括但不限于各類高速ADC，DAC，DRFM，光通信，大容量NAND-FLASH，高速DRAM等功能子板。母板有固定的一個或多個高性能可編程FPGA信號運算單元。每個運算單元包含一片高性能FPGA芯片。母板還有固定的協(xié)處理器，完成板卡運算單元信息的配置和控制，以及復(fù)位開關(guān)、以太網(wǎng)、串口、PCI等基本接口的管理與數(shù)據(jù)傳輸。協(xié)處理器與FPGA之間通過高速通信接口協(xié)議連接進行數(shù)據(jù)交互。母板高速接插件直接連接母板 FPGA，通過 FPGA 實現(xiàn) EMIF，DDR2、DDR3、QDR、RocketIO，GTP, PC1-E 等豐富的高速接口，豐富可重構(gòu)的子板類型與子板功能。達到平臺通用化的設(shè)計目的。高速接插件類型分為三種，功能子卡接插件，存儲子卡接插件，多平臺同構(gòu)通信接插件。不同的接插件針對不同的鏈接對象。功能子卡接插件主要用于各類數(shù)據(jù)采集，數(shù)據(jù)回放或數(shù)據(jù)通信功能型的子卡；存儲子卡接插件主要用于各類FLASH/DRAM等存儲器子卡；多平臺同構(gòu)通信接插件則是應(yīng)用于本平臺多板卡并行同構(gòu)互聯(lián)時候的數(shù)據(jù)通信。功能子卡接插件及存儲子卡接插件可以接插不同的子卡；而多平臺同構(gòu)通信接插件只用于本平臺的多板卡同構(gòu)互聯(lián)。針對母板接入的不同的功能子卡，本發(fā)明也包括了 FPGA對應(yīng)不同功能子卡下開發(fā)的子卡接口程序，子卡接口程序與子卡對應(yīng)。在開發(fā)FPGA邏輯算法時候開發(fā)人員可以直接根據(jù)當(dāng)前平臺配置的功能子卡來選用，無需再次開發(fā)。母板上設(shè)置了時鐘分配模塊，時鐘分配模塊具有多個輸入方式:1.通過母板時鐘輸入口 ；2.通過重構(gòu)功能子卡接插件輸入；3.通過板載時鐘生成芯片產(chǎn)生。時鐘分配模塊通過靈活的來源選擇控制及功率分配選擇控制，來選擇FPGA信號運算單元所使用的處理時鐘。時鐘分配模塊可以滿足平臺在雷達等需要模數(shù)/數(shù)模轉(zhuǎn)換的信號處理領(lǐng)域中對于時鐘同步的需求。例如，基于本發(fā)明的一個典型應(yīng)用。研發(fā)人員獲得一部雷達信號處理機的研制要求，先根據(jù)一部雷達的體制、工作模式、應(yīng)用場合和需求來制定具體的處理機指標(biāo)。然后根據(jù)不同的應(yīng)用體制及指標(biāo)需求來選用滿足指標(biāo)的ADC，DAC或者存儲器子卡模塊，然后將對應(yīng)的子卡模塊和母板結(jié)合，快速構(gòu)成處理機原型。開發(fā)人員可以跳過原理圖設(shè)計、PCB制板、焊接即硬件調(diào)試的部分，直接進入FPGA邏輯算法設(shè)計部分，大大縮短了硬件研發(fā)周期。在研制需求發(fā)生變更的時候，可以通過直接更換滿足新指標(biāo)需求的子卡來調(diào)整硬件平臺，以適應(yīng)更寬泛的雷達體制、工作模式和應(yīng)用場合的變化。
[0029]如圖5所示，基于本發(fā)明通用硬件裝置QPLAT應(yīng)用于雷達信號模擬系統(tǒng)，包括CPCI機箱151，通用平臺母板152，高速ADC功能子板153，高速DAC功能子板154，大容量NAND-FLASH存儲子板155，以太網(wǎng)電纜及監(jiān)控計算機。
[0030]QPLAT有一個FPGA運算單元152，選用xilinx公司的virtex6系列SX315T型號高性能FPGA ;協(xié)處理器156選用xilinx公司的virtex5系列LX50T型號高性能FPGA來構(gòu)建，同時配備了 64MB ;QPLAT搭載兩個功能子卡，分別是1.5G高速ADC153與1.5G高速DAC154 ；QPLAT搭載一個存儲子卡SLC-32G NAND-FLASH155,子卡具有32GB存儲容量及800MB/s的訪問帶寬；QPLAT使用了千兆以太網(wǎng)接口，通過外接監(jiān)控計算機來對QPLAT進行監(jiān)測控制。
[0031]協(xié)處理器156與千兆以太網(wǎng)之間通過標(biāo)準(zhǔn)802.11以太網(wǎng)協(xié)議進行連接；協(xié)處理器156與CPCI機箱151通過標(biāo)準(zhǔn)PCI協(xié)議進行連接；協(xié)處理器156與FPGA運算單元152以自定義的LINK高速協(xié)議進行連接；
[0032]FPGA運算單元152與高速ADC接口子卡及高速DAC接口子卡均通過serdes傳輸協(xié)議連接。ADC153將采集轉(zhuǎn)換到的高速數(shù)據(jù)傳輸至FPGA運算單元152 ；FPGA單元152將處理好的高速數(shù)據(jù)傳輸至DAC154。
[0033]FPGA運算單元152與SLC-32G NAND-FLASH子卡155通過普通并行IO協(xié)議連接。SLC-32G NAND-FLASH子卡155可以存儲系統(tǒng)從ADC153采集所得數(shù)據(jù)，也可以存儲監(jiān)控計算機預(yù)置數(shù)據(jù)提供給雷達目標(biāo)模擬算法使用。
[0034]為了滿足不同體制不同模式的雷達信號模擬需求，QPLAT可以通過更換不同帶寬不同通道數(shù)量的功能子卡，以及根據(jù)數(shù)據(jù)量需求更換更大或者更小容量的存儲子卡。
[0035]同時，本發(fā)明還提供了 一種重構(gòu)FPGA雷達數(shù)字信號處理方法，如圖6所示，包括以下步驟:
[0036]步驟S101:配置端口；
[0037]此步驟具體包括:在本地的FPGA處理單元中分配或配置擴展端口 ；所述擴展端口包括:雷達信號處理單元131擴展端口、存儲單元133擴展端口及通訊單元134擴展端口 ；所述本地處理單元包括:雷達信號處理單元131、存儲單元133及通訊單元134。
[0038]步驟S102:匹配當(dāng)前處理單元；
[0039]此步驟具體包括:輪詢擴展端口上電狀態(tài)，若上電，則根據(jù)所述擴展端口信息匹配本地處理單元端口類型確定子卡處理單元類型，根據(jù)所述子卡處理單元及本地處理單元確定當(dāng)前處理單元；若未上電，則根據(jù)本地處理單元匹配為當(dāng)前處理單元；所述擴展端口信息包括:端口類型、電源引線順序號及關(guān)鍵字。所述根據(jù)所述擴展端口類型匹配本地處理單元端口類型確定子卡處理單元類型步驟包括:
[0040]根據(jù)所述擴展端口的端口類型、電源引線順序號及關(guān)鍵字，匹配本地處理單元端口類型及確定子卡處理單元類型。
[0041]步驟S103:進行雷達數(shù)字信號處理；
[0042]根據(jù)所述當(dāng)前處理單元進行雷達數(shù)字信號處理。
[0043]通過以上的實施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可以通過硬件實現(xiàn)，也可以借助軟件加必要的通用硬件平臺的方式來實現(xiàn)?；谶@樣的理解，本發(fā)明的技術(shù)方案可以以軟件產(chǎn)品的形式體現(xiàn)出來，該軟件產(chǎn)品可以存儲在一個非易失性存儲介質(zhì)(可以是⑶-R0M，U盤，移動硬盤等)中，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述的方法。
[0044]本領(lǐng)域技術(shù)人員可以理解附圖只是一個優(yōu)選實施例的示意圖，附圖中的模塊或流程并不一定是實施本發(fā)明所必須的。
[0045]本領(lǐng)域技術(shù)人員可以理解實施例中的裝置中的模塊可以按照實施例描述進行分布于實施例的裝置中，也可以進行相應(yīng)變化位于不同于本實施例的一個或多個裝置中。上述實施例的模塊可以合并為一個模塊，也可以進一步拆分成多個子模塊。
[0046]上述本發(fā)明實施例序號僅僅為了描述，不代表實施例的優(yōu)劣。
[0047]以上公開的僅為本發(fā)明的幾個具體實施例，但是，本發(fā)明并非局限于此，任何本領(lǐng)域的技術(shù)人員能思之的變化都應(yīng)落入本發(fā)明的保護范圍。
【權(quán)利要求】
1.重構(gòu)FPGA雷達數(shù)字信號處理組件，其特征在于，包括:母板及子卡，所述母板上配置FPGA及擴展插口，該FPGA包括:雷達信號處理單元及接口模塊，所述接口模塊與所述雷達信號處理單元的數(shù)字接口定義一致并與所述擴展插口連接；所述子卡包括:雷達信號處理單元子卡，該子卡的接口定義與所述擴展插口定義相同。
2.如權(quán)利要求1中所述的處理組件，其特征在于，所述FPGA還包括:存儲單元、通訊單元。
3.如權(quán)利要求2中所述的處理組件，其特征在于，所述擴展插口包括:多個接口模塊，所述多個接口模塊分別與所述存儲單元及所述通訊單元的數(shù)字接口定義一致并與多個擴展插口分別連接；所述子卡包括:存儲單元子卡及通訊單元子卡，所述存儲單元子卡及通訊單元子卡的接口定義與所述擴展插口定義相同。
4.如權(quán)利要求2中所述的處理組件，其特征在于，所述擴展插口與所述接口模塊為單獨擴展插口與所述單獨接口模塊，所述單獨接口模塊包括:切換單元及當(dāng)前接口單元，所述當(dāng)前接口單元中包括:所述雷達信號處理單元、存儲單元、通訊單元的數(shù)據(jù)接口類型，所述切換單元根據(jù)子卡上電信息確認(rèn)子卡類型，從所述雷達信號處理單元、存儲單元或通訊單元中確認(rèn)所述接口模塊的當(dāng)前接口類型；所述子卡包括:雷達信號處理單元子卡、存儲單元子卡及通訊單元子卡，所述子卡的接口與所述擴展插口相應(yīng)，所述不同子卡的上電信息不同。
5.如權(quán)利要求1中所述的處理組件，其特征在于，所述母板上還配置電源處理分配模塊及硬件載板上設(shè)置時鐘分配模塊。
6.如權(quán)利要求1中所述的處理組件，其特征在于，所述母板還包括:散熱冷板，所述散熱冷板通過多個支承柱固定連接于所述母板的器件側(cè)，所述散熱冷板與所述母板間填充硅脂。
7.重構(gòu)FPGA雷達數(shù)字信號處理方法，其特征在于，包括以下步驟: 在本地配置擴展端口； 輪詢擴展端口上電狀態(tài)，若上電，則根據(jù)所述擴展端口信息匹配本地處理單元端口類型確定子卡處理單元類型，根據(jù)所述子卡處理單元及本地處理單元確定當(dāng)前處理單元；若未上電，則根據(jù)本地處理單元匹配為當(dāng)前處理單元； 根據(jù)所述當(dāng)前處理單元進行雷達數(shù)字信號處理。
8.如權(quán)利要求7中所述的處理方法，其特征在于，所述擴展端口包括:雷達信號處理單元擴展端口、存儲單元擴展端口及通訊單元擴展端口 ；所述本地處理單元包括:雷達信號處理單元、存儲單元及通訊單元。
9.如權(quán)利要求7或8中所述的處理方法，其特征在于，所述擴展端口信息包括: 端口類型、電源引線順序號及關(guān)鍵字。
10.如權(quán)利要求9中所述的處理方法，其特征在于，所述根據(jù)所述擴展端口類型匹配本地處理單元端口類型確定子卡處理單元類型步驟包括: 根據(jù)所述擴展端口的端口類型、電源引線順序號及關(guān)鍵字，匹配本地處理單元端口類型及確定子卡處理單元類型。
【文檔編號】G01S7/02GK103901402SQ201210585332
【公開日】2014年7月2日 申請日期:2012年12月28日 優(yōu)先權(quán)日:2012年12月28日
【發(fā)明者】朱駿, 陳建良, 宋兵兵, 李愛華 申請人:北京華清瑞達科技有限公司