專利名稱：一種開(kāi)/短路測(cè)試系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)主要用于集成電路測(cè)試，具體涉及ー種開(kāi)/短路測(cè)試系統(tǒng)及方法。
背景技術(shù)：
眾所周知開(kāi)/短路測(cè)試主要用于檢測(cè)系統(tǒng)的連接特性及集成電路的靜電保護(hù)電路是否完好；無(wú)論是在中測(cè)還是在成測(cè)中開(kāi)/短路測(cè)試都是必不可少的。在集成電路設(shè)計(jì)中為了保護(hù)芯片，每ー個(gè)管腳都設(shè)計(jì)了ー個(gè)保護(hù)電路，該保護(hù)電路是兩個(gè)首尾相連的ニ極管，集成電路的管腳置于兩個(gè)ニ極管之間，其中一個(gè)ニ極管接地，另ー個(gè)ニ極管接電源。開(kāi)路/短路測(cè)試實(shí)質(zhì)上就是測(cè)試這兩個(gè)ニ極管的特性。然而不管是在中測(cè)還是成測(cè)中，待測(cè)集成電路的測(cè)試中不只是測(cè)試管腳的開(kāi)/短路，還需要通過(guò)該管腳對(duì)待測(cè)集成電路的功能進(jìn)行測(cè)試，在上述的待測(cè)電路中加入功能測(cè)試邏輯模塊則可完成待測(cè)集成電路的功能測(cè)試。結(jié)合圖1和圖2，傳統(tǒng)測(cè)試模塊包括測(cè)試電壓工具、功能測(cè)試邏輯模塊、第一供電開(kāi)關(guān)Kl及第ニ供電開(kāi)關(guān)K2，所述功能測(cè)試邏輯模塊包括功能測(cè)試邏輯及開(kāi)關(guān)K3，所述第一供電開(kāi)關(guān)Kl與待測(cè)管腳相連并為待測(cè)管腳提供IOOuA的電流，所述第二供電開(kāi)關(guān)K2與待測(cè)管腳相連并為待測(cè)管腳提供-1OOuA的電流，所述開(kāi)關(guān)控制所述功能測(cè)試邏輯的通斷。傳統(tǒng)的測(cè)試方法如下1、測(cè)試與電源相連的ニ極管的壓降，給集成電路待測(cè)管腳輸入IOOuA電流，其它的管腳全部給零電位或者直接接地，所述與電源相連的ニ極管導(dǎo)通后，用所述測(cè)量電壓エ具測(cè)試所述集成電路待測(cè)管腳的電壓，如果該管腳的電壓值在0. 2V 1. 5V之間，則該管腳是正常的，測(cè)試通過(guò)，如果該管腳的電壓值大于1. 5V，則該管腳是開(kāi)路，測(cè)試不通過(guò)，如果該管腳的電壓值小于0. 2V，則該管腳短路，測(cè)試不通過(guò)。2、測(cè)試與地相連的ニ極管的壓降，給所述待測(cè)集成電路管腳輸入-1OOuA電流，其他的管腳全部給零電位或者直接接地，所述與地相連的ニ極管導(dǎo)通后，用所述測(cè)量電壓エ具來(lái)測(cè)試所述集成電路待測(cè)管腳的電壓，如果該管腳的電壓值在-1. 5V (-0. 2V)之間，則該管腳是正常的，測(cè)試通過(guò)，如果該管腳的電壓值小于-1. 5V，則該管腳是開(kāi)路，測(cè)試不通過(guò)，如果該管腳的電壓值大于-0. 2V，則該管腳短路，測(cè)試不通過(guò)。傳統(tǒng)的測(cè)試方法中，每ー個(gè)管腳都有一個(gè)完整的測(cè)試電路，每ー個(gè)測(cè)試電路都需要2-3個(gè)開(kāi)關(guān)，待測(cè)集成電路有N個(gè)管腳就會(huì)有N個(gè)完整的測(cè)試電路，則整個(gè)待測(cè)集成電路的測(cè)試電路就會(huì)有2N-3N個(gè)開(kāi)關(guān)，有N個(gè)待測(cè)管腳就需要測(cè)試2N次，同時(shí)模擬信號(hào)的切換只能用繼電器，繼電器 的缺點(diǎn)是壽命短、體積大、成本高，且有繼電器矩陣的測(cè)試系統(tǒng)其穩(wěn)定性和可維護(hù)性都不高。繼電器的壽命只有10萬(wàn)次左右，繼電器矩陣的更換不方便，這大大降低了測(cè)試效率。

發(fā)明內(nèi)容
本發(fā)明的目的是提供ー種開(kāi)/短路測(cè)試系統(tǒng)及方法替代傳統(tǒng)的繼電器矩陣完成開(kāi)/短路測(cè)試，大大節(jié)約了測(cè)試成本同時(shí)也保證了測(cè)試系統(tǒng)的穩(wěn)定性和可維護(hù)性。為實(shí)現(xiàn)上述目的，本發(fā)明提供ー種開(kāi)/短路測(cè)試系統(tǒng)，包括測(cè)試模塊及與所述測(cè)試模塊相連的待測(cè)集成電路，其特征在于，所述測(cè)試模塊包括分別與所述待測(cè)集成電路對(duì)應(yīng)待測(cè)管腳相連的電壓測(cè)量工具陣列、功能測(cè)試邏輯模塊陣列、第一供電接ロ及第ニ供電接ロ，所述待測(cè)集成電路的每個(gè)待測(cè)管腳都有一個(gè)保護(hù)電路，所述保護(hù)電路由ー個(gè)接電源的ニ極管和ー個(gè)接地的ニ極管組成，所述接電源的ニ極管和所述接地的保護(hù)ニ極管首尾相連，所述待測(cè)管腳置于所述接電源的ニ極管和所述接地的保護(hù)ニ極管之間，所述第一供電接ロ與所述接電源的ニ極管的陰極相連，所述第二供電接ロ與所述接地的ニ極管的陽(yáng)極相連；較佳的，所述電壓測(cè)量工具陣列中的電壓測(cè)量工具的數(shù)量為N個(gè)，所述功能測(cè)試邏輯模塊陣列中的功能測(cè)試邏輯模塊的數(shù)量為N個(gè)，與所述待測(cè)管腳的數(shù)量相同，且N ^ 2 ；較佳的，所述功能測(cè)試邏輯模塊包括限流電阻及與所述限流電阻相連的功能測(cè)試邏輯，所述限流電阻保護(hù)所述接電源的ニ極管的陽(yáng)極及所述接地的ニ極管的陰極與功能測(cè)試邏輯不短路；較佳的，所述第一供電接ロ及所述第二供電接ロ為選擇開(kāi)關(guān)，當(dāng)測(cè)試所述接電源的ニ極管時(shí)，所述第一供電接ロ及所述第二供電接ロ均接地，則當(dāng)測(cè)試時(shí)，功能測(cè)試邏輯輸出高電平，所述接電源的ニ極管導(dǎo)通，所述接地的ニ極管不導(dǎo)通；較佳的，所述第 一供電接ロ及所述第二供電接ロ為選擇開(kāi)關(guān)，當(dāng)測(cè)試所述接地的ニ極管時(shí)，所述第一供電接ロ及所述第二供電接ロ均接電源，則當(dāng)測(cè)試時(shí)，功能測(cè)試邏輯輸出低電平，所述接地的ニ極管導(dǎo)通，所述接電源的ニ極管不導(dǎo)通。較佳的，所述第一供電接ロ的電壓范圍大于與其相連的所述接電源的ニ極管的壓降范圍，所述第二供電接ロ的電壓范圍大于與其相連的所述接地的ニ極管的壓降范圍，且所述第一供電接ロ和所述第二供電接ロ的電源電壓相同。較佳的，所述第一供電接ロ和所述第二供電接ロ的電壓可以根據(jù)待測(cè)集成電路的設(shè)計(jì)要求進(jìn)行調(diào)整。較佳的，所述接電源的ニ極管和所述接地的ニ極管的壓降范圍為0. 2V 1. 5V。本發(fā)明還提供了ー種開(kāi)/短路測(cè)試方法，具體步驟如下將所述第一供電接口和所述第二供電接ロ同時(shí)接地；所述功能測(cè)試邏輯模塊輸出高電壓至所述接電源的ニ極管的陽(yáng)極，使得所述接電源的ニ極管導(dǎo)通；所述電壓測(cè)量工具測(cè)量所述待測(cè)管腳的電壓值是否和所述接電源的ニ極管的壓降值相同，是則進(jìn)入下一歩，否則測(cè)試不通過(guò)；將所述第一供電接口和所述第二供電接ロ同時(shí)接電源；所述功能測(cè)試邏輯模塊輸出零電壓至所述接地的ニ極管的陰極，使得所述接地的ニ極管導(dǎo)通；所述電壓測(cè)量工具測(cè)量所述待測(cè)管腳的電壓值是否和所述第二供電接ロ的電源電壓減去所述接地的ニ極管的壓降值相同，是則測(cè)試通過(guò)，否則測(cè)試不通過(guò)。較佳的，所述步驟還可如下
將所述第一供電接口和所述第二供電接ロ同時(shí)接電源；所述功能測(cè)試邏輯模塊輸出零電壓至所述接地的ニ極管的陰極，使得所述接地的ニ極管導(dǎo)通；所述電壓測(cè)量工具測(cè)量所述待測(cè)管腳的電壓值是否和所述第二供電接ロ的電源電壓減去所述接地的ニ極管的壓降值相同，是則進(jìn)入下一歩，否則測(cè)試不通過(guò)；將所述第一供電接口和所述第二供電接ロ同時(shí)接地；所述功能測(cè)試邏輯模塊輸出高電壓至所述接電源的ニ極管的陽(yáng)極，使得所述接電源的ニ極管導(dǎo)通；所述電壓測(cè)量工具測(cè)量所述待測(cè)管腳的電壓值是否和所述接電源的ニ極管的壓降值相同，是則測(cè)試通過(guò)，否則測(cè)試不通過(guò)。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案中只需要兩個(gè)繼電器，并且只需要測(cè)試兩次即可測(cè)完所有的待測(cè)管腳大大降低了成本，提高了系統(tǒng)的穩(wěn)定性和可維護(hù)性。同時(shí)不管是測(cè)試接電源的ニ極管還是測(cè)試接地的ニ極管，待測(cè)管腳上的電壓都是正電壓，降低了測(cè)量電壓工具的要求。以下結(jié)合附圖進(jìn)行描述，以下附圖用于解釋本發(fā)明。


圖1為背景技術(shù)傳統(tǒng)開(kāi)/短路測(cè)試系統(tǒng)框2為背景技術(shù)傳統(tǒng)開(kāi)/短 路測(cè)試電路3為本發(fā)明技術(shù)方案系統(tǒng)框4為本發(fā)明技術(shù)方案電路5為本發(fā)明技術(shù)方案流程6為本發(fā)明技術(shù)方案另一流程圖
具體實(shí)施例方式現(xiàn)結(jié)合附圖描述本發(fā)明，如上所述本發(fā)明提供了ー種開(kāi)/短路測(cè)試系統(tǒng)及方法，本發(fā)明的實(shí)施可以很大程度上降低成本，同時(shí)可以提高系統(tǒng)的穩(wěn)定性和可維護(hù)性。結(jié)合圖3和圖4，如圖所示，本發(fā)明實(shí)施例提供ー種開(kāi)/短路測(cè)試系統(tǒng)，包括測(cè)試模塊及與所述測(cè)試模塊相連的待測(cè)集成電路，其特征在于，所述測(cè)試模塊包括分別與待測(cè)集成電路對(duì)應(yīng)待測(cè)管腳相連的電壓測(cè)量工具ADC陣列、功能測(cè)試邏輯模塊陣列、第一供電接ロ Kl及第ニ供電接ロ K2，所述待測(cè)集成電路的每個(gè)待測(cè)管腳都有ー個(gè)保護(hù)電路，所述保護(hù)電路由一個(gè)接電源的ニ極管Dl和ー個(gè)接地的ニ極管D2組成，所述接電源的ニ極管Dl和所述接地的保護(hù)ニ極管D2首尾相連，所述待測(cè)管腳置于所述接電源的ニ極管Dl和所述接地的保護(hù)ニ極管D2之間，所述第一供電接ロ Kl與所述接電源的ニ極管Dl的陰極相連，所述第二供電接ロ K2與所述接地的ニ極管D2的陽(yáng)極相連；較佳的，所述電壓測(cè)量工具ADC陣列中的電壓測(cè)量工具ADC的數(shù)量為N個(gè)，所述功能測(cè)試邏輯模塊陣列中的功能測(cè)試邏輯模塊的數(shù)量為N個(gè)，與所述待測(cè)管腳的數(shù)量相同，且N彡2較佳的，所述功能測(cè)試邏輯模塊包括限流電阻R及與所述限流電阻相連的功能測(cè)試邏輯，所述限流電阻R保護(hù)所述接電源的ニ極管Dl的陽(yáng)極及所述接地的ニ極管D2的陰極與所述功能測(cè)試邏輯不短路；較佳的，所述第一供電接ロ Kl及所述第二供電接ロ K2為選擇開(kāi)關(guān)，當(dāng)測(cè)試所述接電源的ニ極管Dl時(shí)，所述第一供電接ロ Kl及所述第二供電接ロ K2均接地，則當(dāng)測(cè)試時(shí)，功能測(cè)試邏輯輸出高電平，所述接電源的ニ極管Dl導(dǎo)通，所述接地的ニ極管D2不導(dǎo)通；較佳的，所述第一供電接ロ Kl及所述第二供電接ロ K2為選擇開(kāi)關(guān)，當(dāng)測(cè)試所述接地的ニ極管D2時(shí)，所述第一供電接ロ Kl及所述第二供電接ロ K2均接電源，則當(dāng)測(cè)試時(shí)，功能測(cè)試邏輯輸出低電平，所述接地的ニ極管D2導(dǎo)通，所述接電源的ニ極管Dl不導(dǎo)通。較佳的，所述第一供電接ロ Kl的電壓范圍大于與其相連的所述接電源的ニ極管Dl的壓降范圍，所述第二供電接ロ K2的電壓范圍大于與其相連的所述接地的ニ極管D2的壓降范圍，且所述第一供電接ロ Kl和所述第二供電接ロ K2的電源電壓相同。較佳的，所述第一供電接ロ Kl和所述第二供電接ロ K2的電壓可以根據(jù)待測(cè)集成電路的設(shè)計(jì)要求進(jìn)行調(diào)整。較佳的，所述接電源的ニ極管Dl和所述接地的ニ極管D2的壓降范圍為0. 2V 1. 5V。結(jié)合圖5，本發(fā)明實(shí)施例還提供了ー種開(kāi)/短路測(cè)試方法，具體步驟如下將所述第一供電接ロ Kl和所述第二供電接ロ K2同時(shí)接地；所述功能測(cè)試邏輯模塊輸出高電壓3. 3V至所述接電源的ニ極管Dl的陽(yáng)極，使得所述接電源的ニ極管Dl導(dǎo)通 ；所述電壓測(cè)量工具ADC測(cè)量所述待測(cè)管腳的電壓值是否和所述接電源的ニ極管Dl的壓降值相同，是則進(jìn)入下一歩，否則測(cè)試不通過(guò)；將所述第一供電接ロ Kl和所述第二供電接ロ K2同時(shí)接電源；所述功能測(cè)試邏輯模塊輸出零電壓至所述接地的ニ極管D2的陰極，使得所述接地的ニ極管D2導(dǎo)通；所述電壓測(cè)量工具ADC測(cè)量待測(cè)管腳的電壓值是否和所述第二供電接ロ的電源電壓減去所述接地的ニ極管D2的壓降值相同，是則測(cè)試通過(guò)，否則測(cè)試不通過(guò)。較佳的，所述步驟還可如下將所述第一供電接ロ Kl和所述第二供電接ロ K2同時(shí)接電源；所述功能測(cè)試邏輯模塊輸出零電壓至所述接地的ニ極管D2的陰極，使得所述接地的ニ極管D2 ；所述電壓測(cè)量工具ADC測(cè)量待測(cè)管腳的電壓值是否和所述第二供電接ロ的電源電壓減去所述接地的ニ極管D2的壓降值相同，是則進(jìn)入下一歩，否則測(cè)試不通過(guò)；將所述第一供電接ロ Kl和所述第二供電接ロ K2同時(shí)接地；所述功能測(cè)試邏輯模塊輸出高電壓3. 3V至所述接電源的ニ極管Dl的陽(yáng)極，使得所述接電源的ニ極管Dl導(dǎo)通；所述電壓測(cè)量工具ADC測(cè)量待測(cè)管腳的電壓值是否和所述接電源的ニ極管D2的壓降值相同，是則測(cè)試通過(guò)，否則測(cè)試不通過(guò)。本發(fā)明實(shí)施例的工作原理如下，參看圖4，測(cè)試所述接電源的ニ極管Dl時(shí)，所述第一供電接ロ Kl和所述第二供電接ロ K2同時(shí)接地，也就是說(shuō)所述接地的ニ極管D2的陽(yáng)極接地，所以所述接地的ニ極管D2永遠(yuǎn)都不會(huì)導(dǎo)通，這樣就不會(huì)對(duì)測(cè)試所述接電源的ニ極管Dl產(chǎn)生影響，所述功能測(cè)試邏輯輸出3. 3V的高電壓經(jīng)限流電阻R至所述接電源的ニ極管Dl的陽(yáng)極，由于所述接電源的ニ極管Dl的陽(yáng)極被所述功能測(cè)試邏輯輸出的3. 3V高電壓驅(qū)動(dòng)為高電壓了，所以所述接電源的ニ極管Dl導(dǎo)通，一般的普通ニ極管的導(dǎo)通壓降為0. 65V左右，故所述接電源的ニ極管的陽(yáng)極即待測(cè)集成電路管腳的電壓就會(huì)被鉗定在0. 65V左右，有些ニ極管的壓降為0. 2V，有些ニ極管的壓降會(huì)高于0. 65V但低于1. 5V，所以設(shè)定所述待測(cè)管腳的正常電壓在0. 2V 1. 5V之間，如果所述電壓測(cè)量工具ADC測(cè)量待測(cè)集成電路管腳的電壓在0. 2V 1. 5V之間，則測(cè)試通過(guò)，如果不在0. 2V 1. 5V之間，則測(cè)試不通過(guò)。測(cè)試所述接地的ニ極管D2時(shí)，所述第一供電接ロ Kl和所述第二供電接ロ K2同時(shí)接電源，也就是說(shuō)所述接電源的ニ極管Dl的陰極接電源，所以所述接電源的ニ極管Dl永遠(yuǎn)都不會(huì)導(dǎo)通，這樣就不會(huì)對(duì)測(cè)試所述接地的ニ極管D2產(chǎn)生影響，所述功能測(cè)試邏輯輸出0電壓經(jīng)所述限流電阻R至所述接地的ニ極管D2的陰極，此時(shí)所述接地的ニ極管D2的陰陽(yáng)極存在壓差，所以所述接地的ニ極管D2導(dǎo)通，此時(shí)待測(cè)管腳上的電壓就會(huì)被鉗定在(VDD-0. 65V)左右，有些ニ極管的壓降為0. 2V，有些ニ極管的壓降會(huì)高于0. 65V但低于1. 5V，所以設(shè)定所述待測(cè)管腳的正常電壓在0. 2V 1. 5V之間，如果所述電壓測(cè)量工具ADC測(cè)量待測(cè)集成電路管腳的電壓在(VDD-1. 5V) (VDD-0. 2V)之間，則測(cè)試通過(guò)，如果不在(VDD-1. 5V) (VDD-0. 2V)之間，則測(cè)試不通過(guò)。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案中只需要兩個(gè)繼電器，并且只需要測(cè)試兩次即可測(cè)完所有的待測(cè)管腳大大降低了成本，提高了系統(tǒng)的穩(wěn)定性和可維護(hù)性。同時(shí)不管是測(cè)試接電源的ニ極管還是測(cè)試接地的ニ極管，待測(cè)管腳上的電壓都是正電壓，降低了測(cè)量電壓工具的要求。以上結(jié)合最佳實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但本發(fā)明并不局限于以上掲示的實(shí)施例，而應(yīng)當(dāng)涵蓋各種根據(jù)本發(fā) 明的本質(zhì)進(jìn)行的修改、等效組合。
權(quán)利要求
1.ー種開(kāi)/短路測(cè)試系統(tǒng)，包括測(cè)試模塊及與所述測(cè)試模塊相連的待測(cè)集成電路，其特征在于，所述測(cè)試模塊包括分別與所述待測(cè)集成電路對(duì)應(yīng)待測(cè)管腳相連的電壓測(cè)量工具陣列、功能測(cè)試邏輯模塊陣列、第一供電接ロ及第ニ供電接ロ，所述待測(cè)集成電路的每個(gè)待測(cè)管腳都有ー個(gè)保護(hù)電路，所述保護(hù)電路由一個(gè)接電源的ニ極管和ー個(gè)接地的ニ極管組成，所述接電源的ニ極管和所述接地的保護(hù)ニ極管首尾相連，所述待測(cè)管腳置于所述接電源的ニ極管和所述接地的保護(hù)ニ極管之間，所述第一供電接ロ與所述接電源的ニ極管的陰極相連，所述第二供電接ロ與所述接地的ニ極管的陽(yáng)極相連。
2.根據(jù)權(quán)利要求1所述的開(kāi)/短路測(cè)試系統(tǒng)，其特征在于所述電壓測(cè)量工具陣列中的電壓測(cè)量工具的數(shù)量為N個(gè)，所述功能測(cè)試邏輯模塊陣列中的功能測(cè)試邏輯模塊的數(shù)量為N個(gè)，與所述待測(cè)管腳的數(shù)量相同，且N > 2。
3.根據(jù)權(quán)利要求1所述的開(kāi)/短路測(cè)試系統(tǒng)，其特征在于所述功能測(cè)試邏輯模塊包括限流電阻及與所述限流電阻相連的功能測(cè)試邏輯，所述限流電阻保護(hù)所述接電源的ニ極管的陽(yáng)極及所述接地的ニ極管的陰極與功能測(cè)試邏輯不短路。
4.根據(jù)權(quán)利要求1所述的開(kāi)/短路測(cè)試系統(tǒng)，其特征在于所述第一供電接ロ及所述第二供電接ロ為選擇開(kāi)關(guān)，當(dāng)測(cè)試所述接電源的ニ極管時(shí)，所述第一供電接ロ及所述第二供電接ロ均接地，則當(dāng)測(cè)試時(shí)，功能測(cè)試邏輯輸出高電平，所述接電源的ニ極管導(dǎo)通，所述接地的ニ極管不導(dǎo)通。
5.根據(jù)權(quán)利要求1所述的開(kāi)/短路測(cè)試系統(tǒng)，其特征在于所述第一供電接ロ及所述第二供電接ロ為選擇開(kāi)關(guān)，當(dāng)測(cè)試所述接地的ニ極管時(shí)，所述第一供電接ロ及所述第二供電接ロ均接電源，則當(dāng)測(cè)試時(shí)，功能測(cè)試邏輯輸出低電平，所述接地的ニ極管導(dǎo)通，所述接電源的ニ極管不導(dǎo)通。
6.根據(jù)權(quán)利要求1所述的開(kāi)/短路測(cè)試系統(tǒng)，其特征在于所述第一供電接ロ的電壓范圍大干與其相連的所述接電源的ニ極管的壓降范圍，所述第二供電接ロ的電壓范圍大干與其相連的所述接地的ニ極管的壓降范圍，且所述第一供電接口和所述第二供電接ロ的電源電壓相同。
7.根據(jù)權(quán)利要求1所述的開(kāi)/短路測(cè)試系統(tǒng)，其特征在于所述第一供電接口和所述第二供電接ロ的電壓可以根據(jù)待測(cè)集成電路的設(shè)計(jì)要求進(jìn)行調(diào)整。
8.根據(jù)權(quán)利要求1所述的開(kāi)/短路測(cè)試系統(tǒng)，其特征在于所述接電源的ニ極管和所述接地的ニ極管的壓降范圍為0. 2V 1. 5V。
9.ー種開(kāi)/短路測(cè)試方法，具體步驟如下 將所述第一供電接口和所述第二供電接ロ同時(shí)接地； 所述功能測(cè)試邏輯模塊輸出高電壓至所述接電源的ニ極管的陽(yáng)極，使得所述接電源的ニ極管導(dǎo)通； 所述電壓測(cè)量工具測(cè)量所述待測(cè)管腳的電壓值是否和所述接電源的ニ極管的壓降值相同，是則進(jìn)入下一歩，否則測(cè)試不通過(guò)； 將所述第一供電接口和所述第二供電接ロ同時(shí)接電源； 所述功能測(cè)試邏輯模塊輸出零電壓至所述接地的ニ極管的陰極，使得所述接地的ニ極管導(dǎo)通； 所述電壓測(cè)量工具測(cè)量所述待測(cè)管腳的電壓值是否和所述第二供電接ロ的電源電壓減去所述接地的ニ極管的壓降值相同，是則測(cè)試通過(guò)，否則測(cè)試不通過(guò)。
10.根據(jù)權(quán)利要求8所述的開(kāi)/短路測(cè)試方法，其具體步驟還可以如下 將所述第一供電接口和所述第二供電接ロ同時(shí)接電源； 所述功能測(cè)試邏輯模塊輸出零電壓至所述接地的ニ極管的陰極，使得所述接地的ニ極管導(dǎo)通； 所述電壓測(cè)量工具測(cè)量所述待測(cè)管腳的電壓值是否和所述第二供電接ロ的電源電壓減去所述接地的ニ極管的壓降值相同，是則進(jìn)入下一歩，否則測(cè)試不通過(guò)； 將所述第一供電接口和所述第二供電接ロ同時(shí)接地； 所述功能測(cè)試邏輯模塊輸出高電壓至所述接電源的ニ極管的陽(yáng)極，使得所述接電源的ニ極管導(dǎo)通； 所述電壓測(cè)量工具測(cè)量所述待測(cè)管腳的電壓值是否和所述接電源的ニ極管的壓降值相同，是則測(cè)試通過(guò)，否則測(cè)試不通過(guò)。
全文摘要
本發(fā)明提供一種開(kāi)/短路測(cè)試系統(tǒng)，包括測(cè)試模塊及與所述測(cè)試模塊相連的待測(cè)集成電路，其特征在于，所述測(cè)試模塊包括分別與所述待測(cè)集成電路對(duì)應(yīng)待測(cè)管腳相連的電壓測(cè)量工具陣列、功能測(cè)試邏輯模塊陣列、第一供電接口及第二供電接口，所述待測(cè)集成電路的每個(gè)待測(cè)管腳都有一個(gè)保護(hù)電路，所述保護(hù)電路由一個(gè)接電源的二極管和一個(gè)接地的二極管組成，所述第一供電接口與所述接電源的二極管的陰極相連，所述第二供電接口與所述接地的二極管的陽(yáng)極相連。本發(fā)明還提供了一種開(kāi)/短路測(cè)試方法。本發(fā)明通過(guò)提供一種開(kāi)/短路測(cè)試系統(tǒng)及方法替代傳統(tǒng)的繼電器矩陣完成開(kāi)/短路測(cè)試，大大節(jié)約了測(cè)試成本同時(shí)也保證了測(cè)試系統(tǒng)的穩(wěn)定性和可維護(hù)性。
文檔編號(hào)G01R31/02GK103063975SQ20121057838
公開(kāi)日2013年4月24日 申請(qǐng)日期2012年12月26日 優(yōu)先權(quán)日2012年12月26日
發(fā)明者徐正元 申請(qǐng)人:成都市中州半導(dǎo)體科技有限公司