專利名稱：一種針對(duì)cpu模塊的測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種針對(duì)CPU模塊的測(cè)試系統(tǒng)，屬于電子產(chǎn)品制造技術(shù)領(lǐng)域。
背景技術(shù)：
在CPU模塊在制板焊接之后，需要進(jìn)行全面測(cè)試，以確保所生產(chǎn)的CPU模塊沒有短路、斷路等質(zhì)量問題。已有CPU模塊的測(cè)試方法，只能將待測(cè)CPU模塊置入應(yīng)用裝置后，進(jìn)行整機(jī)功能和性能測(cè)試。如果整機(jī)出現(xiàn)故障，更換CPU模塊后修復(fù)，則確認(rèn)原CPU模塊損壞。這種測(cè)試方法，操作流程復(fù)雜，不能直接定位CPU模塊上具體的故障線路、芯片損壞等質(zhì)量問題，無法對(duì)焊接問題進(jìn)行針對(duì)性的修復(fù)，測(cè)試效率低。當(dāng)前CPU功能越來越強(qiáng)，CPU管腳多，CPU模塊線路復(fù)雜。必須設(shè)計(jì)針對(duì)CPU模塊的專用測(cè)試系統(tǒng)，實(shí)現(xiàn)快速簡(jiǎn)便的檢測(cè)功能，準(zhǔn)確定位故障問題，從而實(shí)現(xiàn)焊接問題修復(fù)，解決故障。同時(shí)，隨之CPU性能提高，CPU具有內(nèi)置或外擴(kuò)的USB調(diào)試接口，電腦可以通過該接口訪問CPU的狀態(tài)寄存器，控制程序加載和運(yùn)行，由此為設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單、操作便捷的新型CPU模塊測(cè)試系統(tǒng)，提供了技術(shù)基礎(chǔ)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種針對(duì)CPU模塊的測(cè)試系統(tǒng)，以解決目前由于CPU管腳多以及線路復(fù)雜等問題，導(dǎo)致測(cè)試操作流程復(fù)雜，不能直接定位CPU模塊上具體的故障線路等問題。本發(fā)明為解決上述技術(shù)問題而提供一種針對(duì)CPU模塊的測(cè)試系統(tǒng)，該測(cè)試系統(tǒng)包括
電腦測(cè)試主機(jī)，用于訪問待測(cè)CPU模塊上CPU的狀態(tài)寄存器，控制測(cè)試程序在待測(cè)CPU上的加載和運(yùn)行；
CPU模塊測(cè)試裝置，通過USB連接線與所述電腦測(cè)試主機(jī)相連接，用于為待測(cè)CPU模塊提供電源和擴(kuò)展的測(cè)試電路；
CPU模塊測(cè)試接口，與所述CPU模塊測(cè)試裝置和待測(cè)CPU模塊相連接，用于將CPU模塊測(cè)試裝置上的信號(hào)線與待測(cè)CPU模塊的對(duì)應(yīng)信號(hào)線連接起來；
所述的CPU模塊測(cè)試裝置包括USB調(diào)試從接口，該接口的輸入通過USB連接線與所述電腦測(cè)試主機(jī)的USB接口相連，輸出通過CPU模塊測(cè)試接口與待測(cè)CPU模塊的USB調(diào)試從口相連；電源控制電路，該電源控制電路的輸入與所述USB調(diào)試從接口中的電源信號(hào)線相連，輸出通過CPU模塊測(cè)試接口與待測(cè)CPU模塊的電源信號(hào)線相連，用于實(shí)現(xiàn)對(duì)電腦測(cè)試主機(jī)USB接口的保護(hù)以及為待測(cè)CPU模塊提供工作電源；USB主接口測(cè)試電路、外擴(kuò)總線測(cè)試電路、IO測(cè)試電路和以太網(wǎng)接口測(cè)試電路，它們分別與CPU模塊測(cè)試接口中各自對(duì)應(yīng)的信號(hào)線相連接，USB主接口測(cè)試電路、外擴(kuò)總線測(cè)試電路、IO測(cè)試電路和以太網(wǎng)接口測(cè)試電路都由電源控制電路供電。所述的電源控制電路包括電源保護(hù)電路、DC電源轉(zhuǎn)換電路、延時(shí)供電控制電路和短路報(bào)警電路，電源保護(hù)電路輸入端通過USB調(diào)試從接口與5V電源信號(hào)線相連，輸出連接DC電源轉(zhuǎn)換電路，由DC電源轉(zhuǎn)換電路轉(zhuǎn)換為待測(cè)CPU模塊的工作電源電壓，所述的短路報(bào)警電路并聯(lián)在CPU模塊測(cè)試接口輸入的電源信號(hào)線上。所述的延時(shí)供電控制電路包括定時(shí)器控制電路和可控的功率開關(guān)，定時(shí)器控制電路的輸入端與DC電源轉(zhuǎn)換電路的輸出端相連，定時(shí)器控制電路的輸出端用于與待測(cè)CPU模塊的電源相連，定時(shí)器控制電路的控制端與CPU模塊測(cè)試接口的一個(gè)IO信號(hào)線相連。所述的以太網(wǎng)接口測(cè)試電路包括網(wǎng)絡(luò)變壓器和可控開關(guān)，網(wǎng)絡(luò)變壓器的輸入端與CPU模塊測(cè)試接口的以太網(wǎng)信號(hào)端相連，網(wǎng)絡(luò)變壓器的發(fā)送信號(hào)端和接收信號(hào)端通過可控開關(guān)連接在一起，可控開關(guān)的控制端與CPU模塊測(cè)試接口的一個(gè)IO相連。所述的USB主接口測(cè)試電路包括一個(gè)USB存儲(chǔ)器，該USB存儲(chǔ)器的信號(hào)線與CPU模塊測(cè)試接口的USB主口信號(hào)線相連接，用于實(shí)現(xiàn)對(duì)待測(cè)CPU模塊上的USB主接口功能的測(cè)試。所述的IO測(cè)試電路包括工作電源、一個(gè)上拉電阻和N-I個(gè)限流電阻，工作電源的輸出端與DC電源轉(zhuǎn)換電路的輸出端相連,工作電源的正電壓信號(hào)端經(jīng)過一個(gè)上拉電阻和CPU模塊測(cè)試接口的一個(gè)IO信號(hào)線相連，該IO信號(hào)線在經(jīng)過N-I個(gè)限流電阻分別與CPU模塊測(cè)試接口的其余N-I個(gè)IO信號(hào)線相連接，N是CPU模塊測(cè)試接口中的IO信號(hào)線的個(gè)數(shù)。所述的CPU模塊測(cè)試裝置中還包括時(shí)鐘后備電源測(cè)試電路，該時(shí)鐘后備電源測(cè)試電路的輸入端與DC電源轉(zhuǎn)換的輸出端相連，輸出端與CPU模塊測(cè)試接口的時(shí)鐘后備電源信號(hào)線相連接。本發(fā)明的有益效果是本發(fā)明的測(cè)試系統(tǒng)包括電腦測(cè)試主機(jī)和CPU模塊測(cè)試裝置，電腦測(cè)試主機(jī)通過USB數(shù)據(jù)線經(jīng)過CPU模塊測(cè)試裝置實(shí)現(xiàn)對(duì)待測(cè)CPU模塊上CPU的狀態(tài)寄存器訪問和測(cè)試程序執(zhí)行；CPU模塊測(cè)試裝置由CPU模塊測(cè)試接口、USB調(diào)試從接口、電源控制電路、USB主接口測(cè)試電路、外擴(kuò)總線測(cè)試電路、IO測(cè)試電路、以太網(wǎng)接口測(cè)試電路和時(shí)鐘后備電源測(cè)試電路組成。本發(fā)明不僅實(shí)現(xiàn)了對(duì)CPU模塊質(zhì)量的測(cè)試，而且能夠定位具體故障的線路和芯片位置；通過電源控制電路實(shí)現(xiàn)了待測(cè)CPU模塊的延時(shí)上電保護(hù)和電源短路檢測(cè)，從而實(shí)現(xiàn)檢測(cè)過程的帶電插拔；整個(gè)測(cè)試裝置結(jié)構(gòu)簡(jiǎn)單、操作便捷。


圖I是本發(fā)明針對(duì)CPU模塊的測(cè)試系統(tǒng)的結(jié)構(gòu)框 圖2是本發(fā)明實(shí)施例中的電源控制電路的結(jié)構(gòu)框 圖3是本發(fā)明實(shí)施例中IO測(cè)試電路的結(jié)構(gòu)框 圖4是本發(fā)明實(shí)施例中以太網(wǎng)接口測(cè)試電路的結(jié)構(gòu) 圖5是本發(fā)明實(shí)施例中針對(duì)CPU模塊的測(cè)試系統(tǒng)的測(cè)試操作流程圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步的說明。本發(fā)明實(shí)施例的總體結(jié)構(gòu)框圖如圖I所示，該CPU模塊的測(cè)試系統(tǒng)包括電腦測(cè)試主機(jī)和CPU模塊測(cè)試裝置，其中CPU模塊測(cè)試裝置下列的接口和電路組成。CPU模塊測(cè)試接口，通過接插針與CPU模塊測(cè)試裝置的電源信號(hào)線、USB調(diào)試從口信號(hào)線、USB主口信號(hào)線、外擴(kuò)總線信號(hào)線、IO信號(hào)線、以太網(wǎng)信號(hào)線、時(shí)鐘后備電源信號(hào)線對(duì)應(yīng)連接，并通過插座與待測(cè)CPU模塊對(duì)應(yīng)信號(hào)線連接起來。USB調(diào)試從接口，通過數(shù)據(jù)線連接電腦測(cè)試主機(jī),輸入連接電腦測(cè)試主機(jī)USB接口，輸出連接待測(cè)CPU模塊的USB調(diào)試從口信號(hào)線，用以實(shí)現(xiàn)對(duì)待測(cè)CPU模塊上的CPU的調(diào)試模式訪問。同時(shí)，USB接口的5V電源信號(hào)線，接入CPU模塊測(cè)試裝置的電源控制電路，為整個(gè)測(cè)試裝置提供工作電源。電源控制電路，如圖2所示，由電源保護(hù)電路、DC電源轉(zhuǎn)換電路、延時(shí)供電控制電路、短路報(bào)警電路組成。電源保護(hù)電路輸入通過USB調(diào)試從接口接入5V電源信號(hào)線，輸出連接DC電源轉(zhuǎn)換電路，用以保護(hù)待測(cè)CPU模塊的電源。DC電源轉(zhuǎn)換電路采用DC-DC變換電路，將從電源保護(hù)電路輸入的5V電壓信號(hào)，轉(zhuǎn)換為待測(cè)CPU模塊的3. 3V工作電源電壓。電源控制電路中的延時(shí)供電控制電路，基于定時(shí)器和可控的功率開關(guān)組成。定時(shí)器的啟動(dòng)控制信號(hào)與CPU模塊測(cè)試接口的一個(gè)IO信號(hào)線IOl相連接，當(dāng)待測(cè)CPU模塊與CPU模塊測(cè)試裝置的CPU模塊測(cè)試接口未連接時(shí)，IOl信號(hào)為無效的高電平。當(dāng)IOl信號(hào)為高電平時(shí)，定時(shí)器不啟動(dòng)，其輸出信號(hào)控制功率開關(guān)斷開，從而向待測(cè)CPU模塊輸出的電源信號(hào)線無電壓輸出。待測(cè)CPU模塊通過CPU模塊測(cè)試接口和CPU模塊測(cè)試裝置連接后，待測(cè)(PU模塊加載程序前，IOl保持低電平。由此，當(dāng)IOl信號(hào)從高電平變?yōu)榈碗娖綍r(shí)，定時(shí)器將經(jīng)過設(shè)定的時(shí)間之后再控制功率開關(guān)導(dǎo)通，CPU模塊測(cè)試接口的電源信號(hào)線給待測(cè)CPU模塊供電。這段設(shè)定的延時(shí)用于實(shí)現(xiàn)CPU模塊和CPU模塊測(cè)試裝置的熱插拔，避免了接口未穩(wěn)定時(shí)，過早給待測(cè)CPU模塊上電，造成上電時(shí)序錯(cuò)誤，影響測(cè)試的穩(wěn)定性。電源控制電路中的延時(shí)供電控制電路還用于對(duì)待測(cè)CPU模塊的時(shí)鐘后備電源進(jìn)行測(cè)試。電腦測(cè)試主機(jī)通過設(shè)置待測(cè)CPU模塊上CPU的狀態(tài)寄存器，可以控制IOl切換為高電平輸出，從而主動(dòng)通過功率開關(guān)切斷待測(cè)CPU模塊供電。由于待測(cè)CPU模塊斷電后，IOl又恢復(fù)低電平，所以定時(shí)器將經(jīng)過設(shè)定的時(shí)間再次導(dǎo)通功率開關(guān)，給待測(cè)CPU模塊上電。待測(cè)CPU模塊斷電過程，如果時(shí)鐘后備電源正常，則不影響時(shí)鐘的繼續(xù)計(jì)時(shí)。如果時(shí)鐘后備電源出現(xiàn)斷路故障，則計(jì)時(shí)復(fù)位。由此，通過比較待測(cè)CPU模塊在斷電前后的時(shí)鐘計(jì)時(shí)值，可以檢測(cè)和判斷時(shí)鐘后備電源部分的質(zhì)量問題。電源控制電路中的短路報(bào)警電路并聯(lián)接在CPU模塊測(cè)試接口輸入的電源信號(hào)線上。當(dāng)電源信號(hào)線短路時(shí)，將控制101信號(hào)無效切斷供電，并觸發(fā)蜂鳴器發(fā)聲報(bào)警。USB主接口測(cè)試電路，采用IG的USB存儲(chǔ)器，該USB存儲(chǔ)器的信號(hào)線與CPU模塊測(cè)試接口的USB主口信號(hào)線相連接。待測(cè)CPU模塊上的USB主接口通過寫入和讀取訪問該USB存儲(chǔ)器的數(shù)據(jù)，檢驗(yàn)USB主接口的質(zhì)量問題。外擴(kuò)總線測(cè)試電路，采用擴(kuò)展到32位地址線、32位數(shù)據(jù)線的SRAM存儲(chǔ)電路，該存儲(chǔ)器的總線與CPU模塊測(cè)試接口的外擴(kuò)總線信號(hào)線相連接。待測(cè)CPU模塊上的外擴(kuò)總線通過寫入和讀取訪問該存儲(chǔ)器的數(shù)據(jù)，檢驗(yàn)外擴(kuò)總線的質(zhì)量問題。IO測(cè)試電路，電路圖如圖3所示，該電路與CPU模塊測(cè)試接口的IO信號(hào)線相連接，其中I個(gè)IO信號(hào)線102經(jīng)過330 Q上拉電阻連接工作電源3. 3V電壓信號(hào)，同時(shí)該IO信號(hào)線分別經(jīng)過一個(gè)限流電阻IkQ連接PA0、PA1、PA2等每條IO信號(hào)線。通過電腦測(cè)試主機(jī)控制CPU模塊的和脈沖控制信號(hào)線產(chǎn)生周期I秒、占空比50%的秒脈沖信號(hào)，所有IO作為輸入時(shí)，當(dāng)秒脈沖為高時(shí)，所有IO應(yīng)該輸入I。當(dāng)秒脈沖為低時(shí)，所有IO應(yīng)該輸入O。依次選擇一個(gè)IO作為輸出狀態(tài)x=l或0，其余的做輸入，并使能上拉，檢驗(yàn)其余IO是否仍然保持為X0如果都一致，則檢測(cè)正常。如果出現(xiàn)不一致，則檢測(cè)發(fā)現(xiàn)CPU模塊上IO走線斷路或電源線的斷路情況。以太網(wǎng)接口測(cè)試電路，結(jié)構(gòu)圖如圖4所示，該電路由網(wǎng)絡(luò)變壓器和可控開關(guān)組成。網(wǎng)絡(luò)變壓器的輸入信號(hào)線與CPU模塊測(cè)試接口的以太網(wǎng)信號(hào)線相連接，用以實(shí)現(xiàn)RJ45網(wǎng)絡(luò)接口信號(hào)驅(qū)動(dòng)輸出。網(wǎng)絡(luò)變壓器輸出的發(fā)送信號(hào)線和接收信號(hào)線通過可控開關(guān)連接在一起?？煽亻_關(guān)的控制端與CPU模塊測(cè)試接口的一個(gè)IO信號(hào)線103相連接。103信號(hào)有效時(shí)，可控開關(guān)閉合，此時(shí)待測(cè)CPU模塊的以太網(wǎng)接口收發(fā)閉合，如果檢測(cè)程序通過以太網(wǎng)發(fā)送的數(shù)據(jù)與以太網(wǎng)接收數(shù)據(jù)相同，則檢測(cè)正確。103信號(hào)無效時(shí)，可控開關(guān)斷開，此時(shí)當(dāng)檢測(cè)程序通過以太網(wǎng)發(fā)送數(shù)據(jù)時(shí)，以太網(wǎng)有接收數(shù)據(jù)，則說明電路板上存在收發(fā)數(shù)據(jù)線短路故障。時(shí)鐘后備電源測(cè)試電路，該電路輸入連接DC電源轉(zhuǎn)換電路的輸出，輸出連接CPU模塊測(cè)試接口的時(shí)鐘后備電源信號(hào)線。該電路主要給待測(cè)CPU模塊提供時(shí)鐘后備電源，配合前述電源控制電路中的延時(shí)供電控制電路，可以實(shí)現(xiàn)對(duì)待測(cè)CPU模塊上時(shí)鐘芯片和線路的檢測(cè)?；诒緦?shí)施例的針對(duì)CPU模塊的測(cè)試操作流程如圖5所示，具體測(cè)試步驟如下 步驟I :通過USB連接線連接CPU模塊測(cè)試裝置與電腦測(cè)試主機(jī)，運(yùn)行測(cè)試軟件；
步驟2 :通過CPU模塊測(cè)試接口連接CPU模塊測(cè)試裝置和待測(cè)CPU模塊；
步驟3 :等待延時(shí)供電控制電路所設(shè)定的待測(cè)CPU模塊上電延時(shí)；
步驟4 :通過短路報(bào)警電路判斷蜂鳴器是否鳴響，如果有鳴響表示有電源短路情況，SP可終止測(cè)試；如果蜂鳴器沒有鳴響，則繼續(xù)下一步檢測(cè)；
步驟5 :通過測(cè)試軟件控制待測(cè)CPU模塊上CPU狀態(tài)寄存器的訪問和程序的執(zhí)行，檢測(cè)USB主接口、外擴(kuò)總線、10、以太網(wǎng)、時(shí)鐘以及時(shí)鐘后備電源的工作是否正常；
步驟6 :測(cè)試結(jié)束，從CPU模塊測(cè)試接口斷開待測(cè)CPU模塊。
權(quán)利要求
1.一種針對(duì)CPU模塊的測(cè)試系統(tǒng)，其特征在于該測(cè)試系統(tǒng)包括 電腦測(cè)試主機(jī)，用于訪問待測(cè)CPU模塊上CPU的狀態(tài)寄存器，控制測(cè)試程序在待測(cè)CPU上的加載和運(yùn)行； CPU模塊測(cè)試裝置，通過USB連接線與所述電腦測(cè)試主機(jī)相連接，用于為待測(cè)CPU模塊提供電源和擴(kuò)展的測(cè)試電路； CPU模塊測(cè)試接口，與所述CPU模塊測(cè)試裝置和待測(cè)CPU模塊相連接，用于將CPU模塊測(cè)試裝置上的信號(hào)線與待測(cè)CPU模塊的對(duì)應(yīng)信號(hào)線連接起來； 所述的CPU模塊測(cè)試裝置包括USB調(diào)試從接口，該接口的輸入通過USB連接線與所述電腦測(cè)試主機(jī)的USB接口相連，輸出通過CPU模塊測(cè)試接口與待測(cè)CPU模塊的USB調(diào)試從口相連；電源控制電路，該電源控制電路的輸入與所述USB調(diào)試從接口中的電源信號(hào)線相連，輸出通過CPU模塊測(cè)試接口與待測(cè)CPU模塊的電源信號(hào)線相連，用于實(shí)現(xiàn)對(duì)電腦測(cè)試主機(jī)USB接口的保護(hù)以及為待測(cè)CPU模塊提供工作電源；USB主接口測(cè)試電路、外擴(kuò)總線測(cè)試電路、IO測(cè)試電路和以太網(wǎng)接口測(cè)試電路，它們分別與CPU模塊測(cè)試接口中各自對(duì)應(yīng)的信號(hào)線相連接，USB主接口測(cè)試電路、外擴(kuò)總線測(cè)試電路、IO測(cè)試電路和以太網(wǎng)接口測(cè)試電路都由電源控制電路供電。
2.根據(jù)權(quán)利要求I所述的針對(duì)CPU模塊的測(cè)試系統(tǒng)，其特征在于所述的電源控制電路包括電源保護(hù)電路、DC電源轉(zhuǎn)換電路、延時(shí)供電控制電路和短路報(bào)警電路，電源保護(hù)電路輸入端通過USB調(diào)試從接口與5V電源信號(hào)線相連，輸出連接DC電源轉(zhuǎn)換電路，由DC電源轉(zhuǎn)換電路轉(zhuǎn)換為待測(cè)CPU模塊的工作電源電壓，所述的短路報(bào)警電路并聯(lián)在CPU模塊測(cè)試接口輸入的電源信號(hào)線上。
3.根據(jù)權(quán)利要求2所述的針對(duì)CPU模塊的測(cè)試系統(tǒng)，其特征在于所述的延時(shí)供電控制電路包括定時(shí)器控制電路和可控的功率開關(guān)，定時(shí)器控制電路的輸入端與DC電源轉(zhuǎn)換電路的輸出端相連，定時(shí)器控制電路的輸出端用于與待測(cè)CPU模塊的電源相連，定時(shí)器控制電路的控制端與CPU模塊測(cè)試接口的一個(gè)IO信號(hào)線相連。
4.根據(jù)權(quán)利要求3所述的針對(duì)CPU模塊的測(cè)試系統(tǒng)，其特征在于所述的以太網(wǎng)接口測(cè)試電路包括網(wǎng)絡(luò)變壓器和可控開關(guān)，網(wǎng)絡(luò)變壓器的輸入端與CPU模塊測(cè)試接口的以太網(wǎng)信號(hào)端相連，網(wǎng)絡(luò)變壓器的發(fā)送信號(hào)端和接收信號(hào)端通過可控開關(guān)連接在一起，可控開關(guān)的控制端與CPU模塊測(cè)試接口的一個(gè)IO相連。
5.根據(jù)權(quán)利要求3所述的CPU模塊的測(cè)試系統(tǒng)，其特征在于所述的USB主接口測(cè)試電路包括一個(gè)USB存儲(chǔ)器，該USB存儲(chǔ)器的信號(hào)線與CPU模塊測(cè)試接口的USB主口信號(hào)線相連接，用于實(shí)現(xiàn)對(duì)待測(cè)CPU模塊上的USB主接口功能的測(cè)試。
6.根據(jù)權(quán)利要求3所述的CPU模塊的測(cè)試系統(tǒng)，其特征在于所述的IO測(cè)試電路包括工作電源、一個(gè)上拉電阻和N-I個(gè)限流電阻，工作電源的輸出端與DC電源轉(zhuǎn)換電路的輸出端相連，工作電源的正電壓信號(hào)端經(jīng)過一個(gè)上拉電阻和CPU模塊測(cè)試接口的一個(gè)IO信號(hào)線相連，該IO信號(hào)線在經(jīng)過N-I個(gè)限流電阻分別與CPU模塊測(cè)試接口的其余N-I個(gè)IO信號(hào)線相連接，N是CPU模塊測(cè)試接口中的IO信號(hào)線的個(gè)數(shù)。
7.根據(jù)權(quán)利要求3所述的CPU模塊的測(cè)試系統(tǒng)，其特征在于所述的CPU模塊測(cè)試裝置中還包括時(shí)鐘后備電源測(cè)試電路，該時(shí)鐘后備電源測(cè)試電路的輸入端與DC電源轉(zhuǎn)換的輸出端相連，輸出端與CPU模塊測(cè)試接口的時(shí)鐘后備電源信號(hào)線相連接。
全文摘要
本發(fā)明涉及一種針對(duì)CPU模塊的測(cè)試系統(tǒng)，該系統(tǒng)包括電腦測(cè)試主機(jī)和CPU模塊測(cè)試裝置，電腦測(cè)試主機(jī)通過USB數(shù)據(jù)線經(jīng)過CPU模塊測(cè)試裝置實(shí)現(xiàn)對(duì)待測(cè)CPU模塊上CPU的狀態(tài)寄存器訪問和測(cè)試程序執(zhí)行；CPU模塊測(cè)試裝置由CPU模塊測(cè)試接口、USB調(diào)試從接口、電源控制電路、USB主接口測(cè)試電路、外擴(kuò)總線測(cè)試電路、IO測(cè)試電路、以太網(wǎng)接口測(cè)試電路和時(shí)鐘后備電源測(cè)試電路組成。本發(fā)明不僅實(shí)現(xiàn)了對(duì)CPU模塊質(zhì)量的測(cè)試，而且能夠定位具體故障的線路和芯片位置；通過電源控制電路實(shí)現(xiàn)了待測(cè)CPU模塊的延時(shí)上電保護(hù)和電源短路檢測(cè)，從而實(shí)現(xiàn)檢測(cè)過程的帶電插拔；整個(gè)測(cè)試系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、操作便捷。
文檔編號(hào)G01R31/02GK102981093SQ20121046300
公開日2013年3月20日 申請(qǐng)日期2012年11月16日 優(yōu)先權(quán)日2012年11月16日
發(fā)明者張錦春, 龐浩, 張長(zhǎng)江, 侯高雷, 黃明山, 陳淘, 張志穎, 耿偉鵬, 周志輝, 王振舉, 歹志陽(yáng) 申請(qǐng)人:許繼集團(tuán)有限公司, 河南許繼儀表有限公司, 國(guó)家電網(wǎng)公司