一種雙cpu結構的電纜局部放電監(jiān)測系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，包括現(xiàn)場監(jiān)測主機、通過交換機與現(xiàn)場監(jiān)測主機相接的多個局域網內監(jiān)測機和通過Internet網絡與現(xiàn)場監(jiān)測主機相接的多個遠程監(jiān)測機，現(xiàn)場監(jiān)測主機上接有一個或多個監(jiān)測終端，監(jiān)測終端包括FPGA處理器模塊、與FPGA處理器模塊相接的ARM處理器模塊和與ARM處理器模塊相接的USB通信電路模塊，F(xiàn)PGA處理器模塊的輸入端接有信號調理電路模塊，信號調理電路模塊由依次相接的放大電路、濾波電路和A/D轉換電路構成，放大電路的輸入端接有甚高頻傳感器和特高頻傳感器。本發(fā)明靈敏度高，可靠性高，抗干擾能力強，實時性高，使用安裝方便，使用效果好，便于推廣使用。
【專利說明】—種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)
【技術領域】
[0001]本發(fā)明涉及電纜狀態(tài)監(jiān)測【技術領域】，尤其是涉及一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)。
【背景技術】
[0002]由于電纜跟架空電線相比具有安全可靠、受氣候影響小、占地面積小、隱蔽等優(yōu)點，所以電纜越來越多的被應用到高低壓輸電線路上。但是，電纜使用的增多又伴隨著電纜故障的不斷發(fā)生，因為電力電纜一般都埋藏于地下，一旦發(fā)生故障，尋找起來非常困難，往往需要花費幾小時，甚至幾天的時間。電纜局部放電在線監(jiān)測技術是及時發(fā)現(xiàn)事故隱患、提高供電可靠性的重要手段，因此研究電纜局部局部放電在線監(jiān)測技術具有重要的意義?，F(xiàn)有技術中的局部放電特高頻在線監(jiān)測系統(tǒng)，通常是通過特高頻傳感器接收局部放電產生的特高頻信號，但是特高頻信號無法標定局部放電量，同時現(xiàn)在多是單CPU處理多通道數(shù)據(jù)，數(shù)據(jù)采集傳輸和處理時間要比實際信號有效時間長的多，實時性差，處理時間長，處理一秒的放電信號要用數(shù)十秒到數(shù)分鐘時間，突發(fā)性放電易被漏掉，監(jiān)測的可靠性差，維護成本聞。

【發(fā)明內容】

[0003]本發(fā)明所要解決的技術問題在于針對上述現(xiàn)有技術中的不足，提供一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其靈敏度高，可靠性高，抗干擾能力強，實時性高，維護成本低，使用安裝方便，使用壽命長，使用效果好，便于推廣使用。
[0004]為解決上述技術問題，本發(fā)明采用的技術方案是:一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其特征在于:包括現(xiàn)場監(jiān)測主機、通過交換機與現(xiàn)場監(jiān)測主機相接的多個局域網內監(jiān)測機和通過Internet網絡與現(xiàn)場監(jiān)測主機相接的多個遠程監(jiān)測機，所述現(xiàn)場監(jiān)測主機上接有一個或多個用于對電纜局部放電進行監(jiān)測的監(jiān)測終端，所述監(jiān)測終端包括FPGA處理器模塊、與FPGA處理器模塊相接的ARM處理器模塊和與ARM處理器模塊相接的USB通信電路模塊，所述ARM處理器模塊通過USB通信電路模塊與現(xiàn)場監(jiān)測主機相接，所述FPGA處理器模塊的輸入端接有用于對信號進行放大、濾波和A/D轉換處理的信號調理電路模塊，所述信號調理電路模塊由依次相接的放大電路、濾波電路和A/D轉換電路構成，所述放大電路的輸入端接有用于對電纜局部放電信號中的甚高頻信號進行檢測并用于提取電纜中的工頻信號用作相位參考和測量觸發(fā)的甚高頻傳感器和用于對電纜局部放電信號中的超高頻信號進行檢測的特高頻傳感器，所述甚高頻傳感器套在電纜中間接頭端部，所述特高頻傳感器套在電纜中間接頭交叉互聯(lián)線根部。
[0005]上述的一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其特征在于:所述現(xiàn)場監(jiān)測主機、局域網內監(jiān)測機和遠程監(jiān)測機均為工業(yè)控制計算機。
[0006]上述的一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其特征在于:所述FPGA處理器模塊為芯片EP3C55F484C7N。[0007]上述的一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其特征在于:所述ARM處理器模塊為芯片ARM1156T2。
[0008]本發(fā)明與現(xiàn)有技術相比具有以下優(yōu)點:
[0009]1、本發(fā)明采用了甚高頻傳感器和特高頻傳感器對電纜局部放電信號進行檢測，并設計了 FPGA處理器模塊和ARM處理器模塊的雙CPU結構對信號進行分析處理，能有效地避開電暈等干擾信號的影響，克服了傳統(tǒng)電纜局部放電在線監(jiān)測系統(tǒng)抗干擾能力差的缺點，大大提高了系統(tǒng)的靈敏度、可靠性和抗干擾能力。
[0010]2、本發(fā)明能夠測出電纜局部放電量的大小，準確分析出電纜局部的運行情況。
[0011]3、本發(fā)明的實時性高，安裝使用方便，使用壽命長，維護成本低。
[0012]4、本發(fā)明的實用性強，使用效果好，便于推廣使用。
[0013]綜上所述，本發(fā)明靈敏度高，可靠性高，抗干擾能力強，實時性高，維護成本低，使用安裝方便，使用壽命長，使用效果好，便于推廣使用。
[0014]下面通過附圖和實施例，對本發(fā)明的技術方案做進一步的詳細描述。
【專利附圖】

【附圖說明】
[0015]圖1為本發(fā)明的電路原理框圖。
[0016]附圖標記說 明:
[0017]I 一現(xiàn)場監(jiān)測主機；2—交換機；3—局域網內監(jiān)測機；
[0018]4—Internet網絡；5—遠程監(jiān)測機； 6—FPGA處理器模塊；
[0019]7—ARM處理器模塊；8 — USB通信電路模塊；9一放大電路；
[0020]10—濾波電路；11一 A/D轉換電路；12—甚高頻傳感器；
[0021]13—特高頻傳感器。
【具體實施方式】
[0022]如圖1所示，本發(fā)明包括現(xiàn)場監(jiān)測主機1、通過交換機2與現(xiàn)場監(jiān)測主機I相接的多個局域網內監(jiān)測機3和通過Internet網絡4與現(xiàn)場監(jiān)測主機I相接的多個遠程監(jiān)測機5，所述現(xiàn)場監(jiān)測主機I上接有一個或多個用于對電纜局部放電進行監(jiān)測的監(jiān)測終端，所述監(jiān)測終端包括FPGA處理器模塊6、與FPGA處理器模塊6相接的ARM處理器模塊7和與ARM處理器模塊7相接的USB通信電路模塊8，所述ARM處理器模塊7通過USB通信電路模塊8與現(xiàn)場監(jiān)測主機I相接，所述FPGA處理器模塊6的輸入端接有用于對信號進行放大、濾波和A/D轉換處理的信號調理電路模塊，所述信號調理電路模塊由依次相接的放大電路9、濾波電路10和A/D轉換電路11構成，所述放大電路9的輸入端接有用于對電纜局部放電信號中的甚高頻信號進行檢測并用于提取電纜中的工頻信號用作相位參考和測量觸發(fā)的甚高頻傳感器12和用于對電纜局部放電信號中的超高頻信號進行檢測的特高頻傳感器13，所述甚高頻傳感器12套在電纜中間接頭端部，所述特高頻傳感器13套在電纜中間接頭交叉互聯(lián)線根部。
[0023]本實施例中，所述現(xiàn)場監(jiān)測主機1、局域網內監(jiān)測機3和遠程監(jiān)測機5均為工業(yè)控制計算機。所述FPGA處理器模塊6為芯片EP3C55F484C7N。所述ARM處理器模塊7為芯片ARM1156T2。[0024]本發(fā)明的工作過程是:甚高頻傳感器12采集電纜局部放電信號中的甚高頻信號，特高頻傳感器13采集電纜局部放電信號中的特高頻信號，甚高頻信號和特高頻信號經過放大電路9放大，濾波電路10濾波，A/D轉換電路11采集輸送到FPGA處理器模塊6，F(xiàn)PGA處理器模塊6分析處理甚高頻信號和超高頻信號并通過ARM處理器模塊7、USB通信電路模塊8將數(shù)據(jù)傳輸?shù)浆F(xiàn)場監(jiān)測主機1，現(xiàn)場監(jiān)測主機I分析處理甚高頻和特高頻數(shù)據(jù)，訪問者可以通過局域網內監(jiān)測機3、交換機2和遠程監(jiān)測機5、Internet網絡4訪問現(xiàn)場監(jiān)測主機I的數(shù)據(jù)，并根據(jù)數(shù)據(jù)電纜局部放電的情況判斷電纜的狀況。
[0025]以上所述，僅是本發(fā)明的較佳實施例，并非對本發(fā)明作任何限制，凡是根據(jù)本發(fā)明技術實質對以上實施例所作的任何簡單修改、變更以及等效結構變化，均仍屬于本發(fā)明技術方案的保護范圍內。
【權利要求】
1.一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其特征在于:包括現(xiàn)場監(jiān)測主機(I)、通過交換機(2)與現(xiàn)場監(jiān)測主機(I)相接的多個局域網內監(jiān)測機(3)和通過Internet網絡(4)與現(xiàn)場監(jiān)測主機(I)相接的多個遠程監(jiān)測機(5)，所述現(xiàn)場監(jiān)測主機(I)上接有一個或多個用于對電纜局部放電進行監(jiān)測的監(jiān)測終端，所述監(jiān)測終端包括FPGA處理器模塊(6)、與FPGA處理器模塊(6 )相接的ARM處理器模塊(7 )和與ARM處理器模塊(7 )相接的USB通信電路模塊(8 )，所述ARM處理器模塊(7 )通過USB通信電路模塊(8 )與現(xiàn)場監(jiān)測主機(I)相接，所述FPGA處理器模塊(6 )的輸入端接有用于對信號進行放大、濾波和A/D轉換處理的信號調理電路模塊，所述信號調理電路模塊由依次相接的放大電路(9)、濾波電路(10)和A/D轉換電路(11)構成，所述放大電路(9)的輸入端接有用于對電纜局部放電信號中的甚高頻信號進行檢測并用于提取電纜中的工頻信號用作相位參考和測量觸發(fā)的甚高頻傳感器(12)和用于對電纜局部放電信號中的超高頻信號進行檢測的特高頻傳感器(13)，所述甚高頻傳感器(12)套在電纜中間接頭端部，所述特高頻傳感器(13)套在電纜中間接頭交叉互聯(lián)線根部。
2.按照權利要求1所述的一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其特征在于:所述現(xiàn)場監(jiān)測主機(I)、局域網內監(jiān)測機(3)和遠程監(jiān)測機(5)均為工業(yè)控制計算機。
3.按照權利要求1所述的一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其特征在于:所述FPGA處理器模塊(6)為芯片EP 3C55F484C 7N。
4.按照權利要求1所述的一種雙CPU結構的電纜局部放電監(jiān)測系統(tǒng)，其特征在于:所述ARM處理器模塊(7 )為芯片ARMl 156T2。
【文檔編號】G01R31/12GK103809083SQ201210455719
【公開日】2014年5月21日 申請日期:2012年11月14日 優(yōu)先權日:2012年11月14日
【發(fā)明者】侯鵬, 王穎 申請人:西安眾智惠澤光電科技有限公司