專利名稱：低電壓檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及檢測出電源電壓的低電壓狀態(tài)并輸出復(fù)位信號的低電壓檢測電路，尤其涉及能有效地用于在解除時間隔預(yù)定的延遲時間使復(fù)位信號變化為解除狀態(tài)的、帶延遲的低電壓檢測電路的技術(shù)。
背景技術(shù)：
在由IC (半導(dǎo)體集成電路)構(gòu)成的系統(tǒng)中，當(dāng)電源電壓降低時IC有可能進(jìn)行誤動作，所以進(jìn)行了如下等對策設(shè)有檢測出電源電壓的低電壓狀態(tài)并輸出用于使系統(tǒng)復(fù)位的信號的低電壓檢測電路，從而使IC的動作停止。如圖5所示，現(xiàn)有的一般的帶延遲的低電壓檢測電路中，通過比較器13將由電阻Rl、R2對電源電壓VDD分壓后的電壓與基準(zhǔn)電壓Vref進(jìn)行比較，當(dāng)電源電壓VDD為預(yù)定電位以下時使晶體管M4導(dǎo)通來降低節(jié)點(diǎn)NI的電位，通過比較器CMP判別出這一情況并使輸出晶體管MO導(dǎo)通，使輸出電壓Vout為低電平(復(fù)位狀態(tài))。此外，當(dāng)電源電壓VDD為預(yù)定電位以上時使晶體管M4截止，通過比較器CMP使輸出晶體管MO截止，使輸出電壓Vout為高電平(解除狀態(tài))。然后，當(dāng)使該輸出晶體管MO截止時，在由電阻Rd和連接到外部端子CD的電容器的時間常數(shù)所決定的預(yù)定延遲時間以后使輸出變化，由此，IC能夠在電源電壓穩(wěn)定的狀態(tài)下開始工作。但是，在圖5所示的帶延遲的低電壓檢測電路中，存在由于電阻Rd的波動或溫度特定導(dǎo)致延遲時間波動這樣的缺點(diǎn)。因此，如下這樣的帶延遲的低電壓檢測電路得以實(shí)際應(yīng)用代替電阻Rd而設(shè)有恒定電流電路，該恒定電流電路具有恒定電流源和將該恒定電流源的電流折回的電流反射鏡電路，通過恒定電流電路對連接到外部端子的電容器進(jìn)行充電，由此能夠設(shè)定不容易受到元件的波動或溫度特性的影響的延遲時間(例如參照專利文獻(xiàn)I)。專利文獻(xiàn)1:日本特開平09-116401號公報在如專利文獻(xiàn)I所提出的發(fā)明的、使用了電流反射鏡電路的低電壓檢測電路中，由于在電流反射鏡電路的恒定電流源中始終持續(xù)流過電流，所以存在增加耗電這樣的不良情況。因此，如圖6所示，考慮了如下抑制耗電的技術(shù)與恒定電流源CI2串聯(lián)地設(shè)有開關(guān)SWl，通過比較器13的輸出使該開關(guān)SWl、2導(dǎo)通、截止。此外，在圖6中，使用MOSFET作為構(gòu)成電路的晶體管，并且雖然沒有人工復(fù)位的功能，但基本結(jié)構(gòu)與專利文獻(xiàn)I相同。然而，在圖6所示的低電壓檢測電路中可以是在電源電壓VDD為預(yù)定電位以下的期間開關(guān)SWl被斷開、在恒定電流源CI2中不流過電流。但是，在電源電壓VDD為預(yù)定電位以上、預(yù)定延遲時間以后輸出晶體管MO被導(dǎo)通以后，開關(guān)SWl還是持續(xù)被接通，所以存在會在恒定電流元CI2中在比較長時間里流過電流、因而無法充分地抑制耗電的問題。

發(fā)明內(nèi)容
本發(fā)明是在上述背景下提出的發(fā)明，其目的在于在通過恒定電流對電容器充電由此能夠設(shè)定不受元件波動或溫度特性的影響的延遲時間的、帶延遲的低電壓檢測電路中，在電源電壓為預(yù)定電位以上、在預(yù)定時間后輸出為解除狀態(tài)以后，不流過恒定電流源的電流，從而能夠抑制耗電。為了達(dá)到上述目的，本發(fā)明的低電壓檢測電路，具有電壓比較電路，其將與檢測對象電壓成比例的電壓和預(yù)定的基準(zhǔn)電壓進(jìn)行比較；用于輸出檢測結(jié)果的輸出級；電流電路，其具備恒定電流源，并以恒定電流對電容器充電，由此獲得預(yù)定的延遲時間；以及判定電路，其判定所述電容器的充電電位達(dá)到了預(yù)定的電位，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以下時，立即使所述輸出級的輸出狀態(tài)變化，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以上時，在基于所述電流電路的延遲時間以后，使所述輸出級的輸出狀態(tài)變化，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以下時，使所述電流電路為切斷所述恒定電流源的電流的狀態(tài)，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以上時，使所述電流電路為流過所述恒定電流源的電流的狀態(tài)，從而開始對所述電容器充電并在所述延遲時間以后，通過來自所述判定電路的控制信號切斷在所述恒定電流源中流過的電流。通過上述方式，在檢測出檢測對象電壓為預(yù)定的電壓值以上時、以恒定電流對電容器充電由此獲得預(yù)定的延遲時間的電流電路的延遲時間以后、使輸出狀態(tài)變化的低電壓檢測電路中，在檢測出低電壓以后、在經(jīng)過預(yù)定延遲時間輸出狀態(tài)發(fā)生了變化以后，在恒定電流源中流過的電流被切斷，所以能夠降低電流電路的耗電。此外，優(yōu)選的是，所述電流電路具備基于所述電壓比較電路的輸出而被控制的、能夠使在所述恒定電流源中流過的電流導(dǎo)通或者切斷的開關(guān)單元；與所述恒定電流源串聯(lián)連接的第一晶體管(M2)；以與所述第一晶體管構(gòu)成電流反射鏡電路的方式連接的、流過與在所述恒定電流源中流過的電流成比例的電流的第二晶體管(M3 );與所述第二晶體管串聯(lián)連接的第三晶體管(M4);以及與所述第二晶體管并聯(lián)連接的第四晶體管(M5)，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓成為了預(yù)定的電壓值以下時，在所述開關(guān)單元為電流切斷狀態(tài)下使所述第三晶體管為導(dǎo)通狀態(tài)(M4)、使所述第四晶體管(M5)為截止?fàn)顟B(tài)，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以上時，在所述開關(guān)單元為電流導(dǎo)通狀態(tài)下使所述第三晶體管(M4)為截止?fàn)顟B(tài)、所述電流電路開始對所述電容器充電、在所述延遲時間以后從所述判定電路輸出控制信號并切斷在所述恒定電流源中流過的電流，并且使所述第四晶體管(M5)為導(dǎo)通狀態(tài)。由此，在檢測出低電壓以后、經(jīng)過預(yù)定延遲時間輸出狀態(tài)發(fā)生了變化以后，在恒定電流源中流過的電流被切斷，從而能夠降低電流電路的耗電，并且，與構(gòu)成電流反射鏡電路的第二晶體管并聯(lián)連接的第四晶體管在恒定電流源中流過的電流被切斷時為導(dǎo)通狀態(tài)，所以通過在恒定電流源中流過的電流被切斷能夠防止電流電路內(nèi)的節(jié)點(diǎn)電位不穩(wěn)定導(dǎo)致后級的判定電路進(jìn)行誤動作。進(jìn)而，優(yōu)選的是，所述電流電路具備以與所述恒定電流源串聯(lián)方式設(shè)置的第二開關(guān)單元，根據(jù)所述電壓比較電路的輸出對所述開關(guān)單元進(jìn)行接通、斷開控制，根據(jù)來自所述判定電路的信號，對所述第二開關(guān)單元和所述第四晶體管進(jìn)行接通、斷開控制。由此，僅通過追加設(shè)置與恒定電流源串聯(lián)的第二開關(guān)單元，能夠在檢測出低電壓以后、經(jīng)過預(yù)定延遲時間輸出狀態(tài)發(fā)生了變化以后，容易地切斷在恒定電流源中流過的電流。或者，還可以設(shè)有邏輯電路，其根據(jù)所述電壓比較電路的輸出和來自所述判定電路的信號，生成對所述開關(guān)單元進(jìn)行接通、斷開控制的信號。由此，當(dāng)實(shí)現(xiàn)在檢測出低電壓以后經(jīng)過預(yù)定延遲時間輸出狀態(tài)發(fā)生了變化以后切斷在恒定電流源中流過的電流的電路時，能夠減少在含有電流電路的恒定電流源的電流路徑中縱向堆積的晶體管的數(shù)量，能夠擴(kuò)大低電壓檢測電路的工作電壓范圍(尤其是下限電壓)。進(jìn)而，優(yōu)選的是，所述判定電路具備以所述電容器的充電電位為輸入的反相器；以及將所述電容器的充電電位或者與其對應(yīng)的信號輸入置位端子、將所述反相器的輸出信號輸入復(fù)位端子的觸發(fā)器，通過所述觸發(fā)器的正相側(cè)輸出來控制所述輸出級，根據(jù)所述觸發(fā)器的逆相側(cè)輸出來對所述第四晶體管(M5)進(jìn)行導(dǎo)通、截止控制。由此，能夠避免由噪聲導(dǎo)致輸出變動這樣的不良情況，并且在使用比較器作為判定單元時能夠以較小的電路規(guī)模實(shí)現(xiàn)判定電路。通過本發(fā)明能夠?qū)崿F(xiàn)以下有益效果在通過以恒定電流對電容器充電由此能夠設(shè)定不受元件的波動或溫度特性的影響的延遲時間的、帶延遲的低電壓檢測電路中，在電源電壓為預(yù)定電位以上、在預(yù)定時間以后輸出成為了解除狀態(tài)以后，使恒定電流源不流過電流，從而能夠抑制耗電。


圖1是表示本發(fā)明涉及的低電壓檢測電路(復(fù)位IC)的一個實(shí)施例的電路結(jié)構(gòu)圖。圖2是表示圖1的實(shí)施例的低電壓檢測電路的變形例的電路結(jié)構(gòu)圖。圖3是表示圖1的低電壓檢測電路中各部分的電壓、信號的變化以及恒定電流電路的耗電的變化情況的時序圖。圖4是表示圖2的低電壓檢測電路中主要部分的電壓、信號的變化情況的時序圖。圖5是表示現(xiàn)有類型的帶延遲的低電壓檢測電路的一個例子的電流結(jié)構(gòu)圖。圖6是表示現(xiàn)有類型的帶延遲的低電壓檢測電路中實(shí)現(xiàn)低耗電化技術(shù)的例子的電路結(jié)構(gòu)圖。符號說明10低電壓檢測電路11基準(zhǔn)電壓電路12電阻分壓電路
13比較器(電壓比較電路)14恒定電流電路15判定電路MO輸出晶體管M2、M3電流反射鏡用的晶體管
具體實(shí)施例方式以下，根據(jù)附圖對本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行說明。圖1表示應(yīng)用了本發(fā)明的帶延遲的低電壓檢測電路(以下簡寫為低電壓檢測電路)的一個實(shí)施方式。此外，并不是進(jìn)行特別限定，但圖1中構(gòu)成以點(diǎn)劃線包圍的部分電路的元件，形成在一個半導(dǎo)體芯片上，構(gòu)成為半導(dǎo)體集成電路(復(fù)位1C)。在本實(shí)施方式中的低電壓檢測電路10即復(fù)位IC中設(shè)有施加來自未圖示的直流電壓源的直流電壓VDD的電壓輸入端子IN;施加接地電位的接地端子GND ;用于向外部輸出復(fù)位信號的輸出端子OUT ;以及用于連接外設(shè)電容器的外部端子CD。此外，低電壓檢測電路10中還設(shè)有用于產(chǎn)生基準(zhǔn)電壓Vref的基準(zhǔn)電壓電路11 ；使該基準(zhǔn)電壓電路11中流過恒定電流的電流源CIl ;由在上述電壓輸入端子IN與接地端子GND之間串聯(lián)連接而成的電阻Rl、R2、R3構(gòu)成的、對直流電壓VDD進(jìn)行分壓的電阻分壓電路12 ;將分壓后的電壓與基準(zhǔn)電壓Vref進(jìn)行比較的、作為電壓比較電路的比較器13 ;將漏極端子連接到輸出端子OUT的、漏極開路(open drain)的輸出晶體管MO ;對連接到外部端子CD的電容器充電的恒定電流電路14;檢測電容器的充電電壓，并對上述輸出晶體管MO進(jìn)行導(dǎo)通、截止控制的判定電路15。上述輸出晶體管MO由N溝道MOSFET (絕緣柵極型場效應(yīng)晶體管以下稱為MOS晶體管)構(gòu)成，上拉(pull up)電阻(省略圖示)與輸出端子OUT連接，由此對應(yīng)輸出晶體管MO的導(dǎo)通/截止?fàn)顟B(tài)生成高電平或低電平的信號(復(fù)位信號)，并將其傳達(dá)給構(gòu)成系統(tǒng)的IC的復(fù)位端子等。具體來講，當(dāng)直流電壓VDD低于預(yù)定電位時輸出低電平的信號，當(dāng)直流電壓VDD高于預(yù)定電位時輸出高電平(解除電平)的信號。然后，自檢測到直流電壓VDD從低于預(yù)定電位的電位變化到高于預(yù)定電位的電位起經(jīng)過預(yù)定延遲時間以后，使輸出信號從低電平變換為高電平?；鶞?zhǔn)電壓電路11通過由齊納二極管構(gòu)成的恒定電壓電路，或者，作為恒定電流源工作的將耗盡型MOS晶體管和增強(qiáng)型MOS晶體管串聯(lián)連接而成的基準(zhǔn)電壓產(chǎn)生電路等構(gòu)成。關(guān)于構(gòu)成電阻分壓電路12的電阻Rl、R2、R3中的R3，與其并聯(lián)地連接有N溝道MOS晶體管M1，該MOS晶體管Ml用于提供滯后(hysteresis)，以使不至于由電壓VDD的微小變動導(dǎo)致比較器13進(jìn)行誤動作。關(guān)于比較器13，其反相輸入端子被輸入來自基準(zhǔn)電壓電路12的基準(zhǔn)電壓Vref，其非反相輸入端子被輸入由電阻分壓電路12分壓后的電壓。在電壓VDD成為了預(yù)定電位時，設(shè)定基準(zhǔn)電壓Vref的值和電阻分壓電路12的分壓比，以使比較器13的輸出變化。恒定電流電路14由以下部分構(gòu)成恒定電流源CI2以及與其串聯(lián)連接的一對開關(guān)SW1、SW2 ;以溝道與這些元件構(gòu)成串聯(lián)的方式連接的、源極端子與電壓輸入端子IN連接的P溝道MOS晶體管M2 ;與該晶體管M2之間將柵極端子彼此共同連接的、同為P溝道的MOS晶體管M3 ；以及與該MOS晶體管M3串聯(lián)連接的、N溝道MOS晶體管M4。并且，上述MOS晶體管M3的漏極端子與所述外部端子⑶連接，在MOS晶體管M4的柵極端子上施加將所述比較器13的輸出翻轉(zhuǎn)的反相器INVl的輸出信號。這里，從低耗電化的觀點(diǎn)出發(fā)，優(yōu)選恒定電流元CI2流出的電流盡可能小的電流源。開關(guān)SWl可以通過P溝道MOS晶體管構(gòu)成，此外開關(guān)SW2可以通過N溝道MOS晶體管構(gòu)成。在本實(shí)施例中，上述晶體管M214中的晶體管M2其柵極端子與漏極端子結(jié)合，作為電壓-電流變換元件發(fā)揮功能，并且M2和M3的柵極端子彼此共同連接，由此M2和M3作為流過與其大小比對應(yīng)的電流的電流反射鏡電路而工作。晶體管M2的大小被設(shè)定為為流過恒定電流源CI2的電流而足夠大的大小，將晶體管M2與M3的大小比設(shè)定為使由在M3中流過的漏極電流和連接到外部端子CD的電容器的容量值而決定的時間常數(shù)即電路的延遲時間，為預(yù)定的延遲時間。進(jìn)而，在本實(shí)施例的恒定電流電路14中，與構(gòu)成電流反射鏡的MOS晶體管M3并聯(lián)地設(shè)有P溝道MOS晶體管M5。并且，在該MOS晶體管M5和M3的共同漏極端子(與外部端子⑶連接的節(jié)點(diǎn)NI)上，連接構(gòu)成判定電路15的反相器INV2的輸入端子，將來自判定電路15的控制信號施加到所述MOS晶體管M5的柵極端子。判定電路15由以下部分構(gòu)成反相器INV2 ;將該反相器INV2的輸出信號輸入到置位端子的RS觸發(fā)器FFl ;將該觸發(fā)器FFl的正相側(cè)輸出Q翻轉(zhuǎn)，供給到所述輸出晶體管MO的柵極端子的反相器INV3。并且，將觸發(fā)器FFl的逆相側(cè)輸出/Q施加到上述MOS晶體管M5的柵極端子和開關(guān)SW2的控制端子。此外，還可以使用比較器來代替反相器INV2。設(shè)有RS觸發(fā)器FFl是為了防止在反相器INV2的輸出上附著噪聲使得輸出晶體管MO反復(fù)導(dǎo)通、截止導(dǎo)致的振動(chattering),也可以將其省略。接下來，使用圖3對如上構(gòu)成的低電壓檢測電路10的動作進(jìn)行說明。在圖1的低電壓檢測電路10中，檢測出低電壓時即在電壓輸入端子IN上施加的電壓VDD成為低于預(yù)定電位時(圖3 (a)的時刻tl)，如圖3 (b)所示比較器13的輸出CMP變化為低電平，恒定電流電路14的開關(guān)SWl斷開，所以在恒定電流電路14中不流過電流。此外，此時如圖3所示反相器INVl的輸出B變化為高電平，使晶體管M4為導(dǎo)通狀態(tài)，所以釋放與外部端子CD連接的電容器的電荷，如圖3 (d)所示，節(jié)點(diǎn)NI的電位Vc向接地電位(低電平)變化。然后，當(dāng)節(jié)點(diǎn)NI的電位Vc為反相器INV2的邏輯閾值以下時，通過反相器INV2使觸發(fā)器Fl為復(fù)位狀態(tài)。因此，如圖3 (e)所示，觸發(fā)器FFl的正相側(cè)輸出Q為低電平，通過反相器INV3使輸出晶體管MO為導(dǎo)通狀態(tài)，輸出端子OUT的電位Vout為低電平(復(fù)位狀態(tài))。此外，如圖3(f)所示，觸發(fā)器FFl的逆相側(cè)輸出/Q為高電平，開關(guān)SW2為接通狀態(tài)，使MOS晶體管M5為截止?fàn)顟B(tài)。由此，能夠防止貫通電流通過MOS晶體管M5、M4進(jìn)行流動，節(jié)點(diǎn)NI的電位Vc下降到接地電位。接下來，當(dāng)施加到電壓輸入端子IN的電壓VDD成為了比預(yù)定的電位高的電壓時(圖3 (a)的時刻t2)，如圖3 (b)所示，比較器13的輸出變化成高電平，使恒定電流電路14的開關(guān)SWl接通。此時，如上所述開關(guān)SW2為導(dǎo)通狀態(tài)，所以恒定電流元IC2的電流12流到接地點(diǎn)。此外，通過使比較器13的輸出翻轉(zhuǎn)的反相器INVl使MOS晶體管M4為截止?fàn)顟B(tài)，因此以通過M2、M3的電流反射鏡復(fù)制后的電流開始對連接到外部端子CD的電容器充電。然后，從比較器13的輸出變化到高電平的時刻(圖3的時刻t2)起，經(jīng)過了由MOS晶體管M3的電流值和電容器的電容值的時間常數(shù)決定的預(yù)定延遲時間Td以后(圖3的時刻t3)，如圖3(d)所示，節(jié)點(diǎn)NI的電位Vc超過反相器INV2和觸發(fā)器FFl的邏輯閾值VLT，如圖3 (e)所示，F(xiàn)Fl的正相側(cè)輸出Q變化為高電平。由此，使輸出晶體管MO為導(dǎo)通狀態(tài)，所以輸出端子OUT的電位變化為高電平(復(fù)位解除狀態(tài))。此外，此時如圖3 (f)所示，觸發(fā)器FFl的逆相側(cè)輸出/Q為低電平，使開關(guān)SW2為截止?fàn)顟B(tài)，因此即使開關(guān)SWl導(dǎo)通，也不會在恒定電流電路14中流過電流。圖3 (g)表示在整個恒定電流電路14中流過的電流Ic的變化。在沒有設(shè)置開關(guān)SW2的低耗電型的低電壓檢測電路(圖6)中，在開關(guān)SWl接通的期間Tl、T2中，如圖3 (g)虛線所示，流過了恒定電流源CI2的電流12大小的電流(數(shù)百nA)。相反，在本實(shí)施例的低電壓檢測電路(圖1)中，在期間T1、T2中的Td以外期間，使開關(guān)SW2為斷開狀態(tài)，所以如圖3 (g)實(shí)線所示，恒定電流電路14幾乎不流過電流，實(shí)現(xiàn)了低耗電化。此外，使開關(guān)SW2斷開從而在恒定電流電路14中切斷電流，會導(dǎo)致在沒有MOS晶體管M5的電路中節(jié)點(diǎn)NI的電位不穩(wěn)定，而本實(shí)施例(圖1)的低電壓檢測電路中，時刻t3以后通過觸發(fā)器FFl的逆相側(cè)輸出/Q (低電平)使MOS晶體管M5為導(dǎo)通狀態(tài)，所以節(jié)點(diǎn)NI的電位成為施加到電壓輸入端子IN的電壓VDD，觸發(fā)器FFl的置位側(cè)輸入電位維持為高電平狀態(tài)。因此，觸發(fā)器FFl的正相側(cè)輸出Q穩(wěn)定為高電平，能夠避免由于設(shè)有開關(guān)SW2而產(chǎn)生的、節(jié)點(diǎn)NI的電位不穩(wěn)定這樣的不良情況。圖2表示上述實(shí)施方式的低電壓檢測電路10的變形例。該變形例為如下結(jié)構(gòu)從圖1的恒定電流電路14中省略開關(guān)SW2而設(shè)有以比較器13的輸出和判定電路15的觸發(fā)器FFl的逆相側(cè)輸出/Q為輸入的邏輯電路16，通過邏輯電路16的輸出對開關(guān)SWl進(jìn)行接通、斷開控制。該變形例的邏輯電路16可以具有輸出在接通圖1的開關(guān)SWl的時刻接通開關(guān)SW1、在斷開開關(guān)SW2的時刻斷開開關(guān)SWl這樣的信號的邏輯，由此能夠進(jìn)行與圖1的電路完全相同的動作。圖4表示邏輯電路16的輸入信號即比較器13的輸出CMP以及觸發(fā)器FFl的逆相偵_出/Q的變化、與邏輯電路16的輸出信號L-OUT的變化之間的關(guān)系。根據(jù)圖4可知邏輯電路16可以具有如下邏輯比較器13的輸出CMP以及觸發(fā)器FFl的逆相側(cè)輸出/Q —起僅在高電平期間輸出高電平。該邏輯電路例如能夠通過AND門電路來實(shí)現(xiàn)。通過成為圖2所示的結(jié)構(gòu)，可以使含有恒定電流電路14的恒定電流源CI2的電流路徑中縱向堆積的晶體管數(shù)量少于圖1中的數(shù)量。由此，具有能夠擴(kuò)大低電壓檢測電路的工作電壓范圍(尤其是下限電壓)這樣的優(yōu)點(diǎn)。以上根據(jù)實(shí)施方式對本發(fā)明者做出的發(fā)明進(jìn)行了具體說明，但本發(fā)明并不局限于上述實(shí)施方式。例如上述實(shí)施方式中示出了使用MOS晶體管作為構(gòu)成電路的晶體管，但本發(fā)明也能適用于使用了雙極性晶體管代替MOS晶體管的電路。另外，在上述實(shí)施方式中示出了使用漏極開路的MOS晶體管作為輸出級的情況，但也可以是其它形式例如使用CMOS反相器的情況。進(jìn)而，在圖1的實(shí)施例中，通過觸發(fā)器FFl的逆相側(cè)輸出/Q來對與恒定電流源CI2串聯(lián)設(shè)置的開關(guān)SW2進(jìn)行接通、斷開控制，但也可以通過驅(qū)動輸出晶體管MO的反相器INV3的輸出來進(jìn)行接通、斷開控制。此外，在上述實(shí)施方式中，設(shè)有用于對比較器13給予滯后的MOS晶體管M1，但也可以使用具有滯后特性的元件作為比較器13來代替設(shè)置Ml。進(jìn)而，在以上說明中以將本發(fā)明應(yīng)用于輸出表示檢測到電源電壓的低電壓狀態(tài)的信號的復(fù)位IC為例進(jìn)行了說明，但本發(fā)明并不局限于此，本發(fā)明可以更廣泛地用于內(nèi)置有低電壓檢測電路的IC中。
權(quán)利要求
1.一種低電壓檢測電路，具有:電壓比較電路，其將與檢測對象電壓成比例的電壓和預(yù)定的基準(zhǔn)電壓進(jìn)行比較；用于輸出檢測結(jié)果的輸出級；電流電路，其具備恒定電流源，并以恒定電流對電容器充電，由此獲得預(yù)定的延遲時間；以及判定電路，其判定所述電容器的充電電位達(dá)到了預(yù)定的電位，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以下時，立即使所述輸出級的輸出狀態(tài)變化，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以上時，在基于所述電流電路的延遲時間以后，使所述輸出級的輸出狀態(tài)變化，所述低電壓檢測電路的特征在于，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以下時，使所述電流電路為切斷所述恒定電流源的電流的狀態(tài)，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以上時，使所述電流電路為流過所述恒定電流源的電流的狀態(tài)，從而開始對所述電容器充電并在所述延遲時間以后，通過來自所述判定電路的控制信號切斷在所述恒定電流源中流過的電流。
2.根據(jù)權(quán)利要求1所述的低電壓檢測電路，其特征在于，所述電流電路具備:基于所述電壓比較電路的輸出而被控制的、能夠使在所述恒定電流源中流過的電流導(dǎo)通或者切斷的開關(guān)單元；與所述恒定電流源串聯(lián)連接的第一晶體管；以與所述第一晶體管構(gòu)成電流反射鏡電路的方式連接的、流過與在所述恒定電流源中流過的電流成比例的電流的第二晶體管；與所述第二晶體管串聯(lián)連接的第三晶體管；以及與所述第二晶體管并聯(lián)連接的第四晶體管，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓成為了預(yù)定的電壓值以下時，在所述開關(guān)單元為電流切斷狀態(tài)下使所述第三晶體管為導(dǎo)通狀態(tài)、使所述第四晶體管為截止?fàn)顟B(tài)，當(dāng)通過所述電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以上時，在所述開關(guān)單元為電流導(dǎo)通狀態(tài)下使所述第三晶體管為截止?fàn)顟B(tài)、所述電流電路開始對所述電容器充電、在所述延遲時間以后從所述判定電路輸出控制信號并切斷在所述恒定電流源中流過的電流，并且使所述第四晶體管為導(dǎo)通狀態(tài)。
3.根據(jù)權(quán)利要求2所述的低電壓檢測電路，其特征在于，設(shè)有邏輯電路，其根據(jù)所述電壓比較電路的輸出和來自所述判定電路的信號，生成對所述開關(guān)單元進(jìn)行接通、斷開控制的信號。
4.根據(jù)權(quán)利要求2所述的低電壓檢測電路，其特征在于，所述電流電路具備以與所述恒定電流源串聯(lián)方式設(shè)置的第二開關(guān)單元，根據(jù)所述電壓比較電路的輸出對所述開關(guān)單元進(jìn)行接通、斷開控制，根據(jù)來自所述判定電路的信號，對所述第二開關(guān)單元和所述第四晶體管進(jìn)行接通、斷開控制。
5.根據(jù)權(quán)利要求3或4所述的低電壓檢測電路，其特征在于， 所述判定電路具備:以所述電容器的充電電位為輸入的反相器；以及將所述電容器的充電電位或者與其對應(yīng)的信號輸入置位端子、將所述反相器的輸出信號輸入復(fù)位端子的觸發(fā)器，通過所述觸發(fā)器的正相側(cè)輸出來控制所述輸出級，根據(jù)所述觸發(fā)器的逆 相側(cè)輸出來對所述第四晶體管進(jìn)行導(dǎo)通、截止控制。
全文摘要
本發(fā)明實(shí)現(xiàn)一種帶延遲的低電壓檢測電路，其能在電源電壓為預(yù)定的電位以上、在預(yù)定時間以后輸出為解除狀態(tài)以后，通過不流過恒定電流源的電流來抑制耗電。當(dāng)通過電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以下時立即使輸出級的輸出狀態(tài)變化、當(dāng)為預(yù)定的電壓值以上時在由電流電路決定的延遲時間以后使輸出狀態(tài)變化的低電壓檢測電路中，當(dāng)通過電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以下時使電流電路為切斷恒定電流源的電流的狀態(tài)，當(dāng)通過電壓比較電路檢測出檢測對象電壓為預(yù)定的電壓值以上時使電流電路為流過恒定電流源的電流的狀態(tài)，從而電流電路開始對電容器充電并在預(yù)定延遲時間以后，切斷在恒定電流源中流過的電流。
文檔編號G01R19/00GK103076483SQ20121041422
公開日2013年5月1日 申請日期2012年10月25日 優(yōu)先權(quán)日2011年10月25日
發(fā)明者寺田明廣, 牧慎一朗 申請人:三美電機(jī)株式會社