專利名稱：一種邏輯故障定位的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種邏輯故障定位的方法。
背景技術(shù)：
伴隨著集成電路規(guī)模的迅速發(fā)展，邏輯結(jié)構(gòu)越來越復(fù)雜，芯片集成度的不斷提高，以及工藝水平的不斷進(jìn)步，從而使芯片在芯片級(jí)和系統(tǒng)級(jí)遭到越來越大的測(cè)試挑戰(zhàn)，此時(shí)早期經(jīng)典的測(cè)試手段和方法已經(jīng)無法滿足要求。此外，隨著集成電路時(shí)鐘頻率的不斷提高和輸入輸出管腳集成門數(shù)的越來越多，以往的單純從改進(jìn)測(cè)試設(shè)備的角度來解決集成電路測(cè)試的問題已無法適應(yīng)集成電路發(fā)展的需要，人們認(rèn)識(shí)到測(cè)試已不再單純的是出現(xiàn)集成電路產(chǎn)品之后的驗(yàn)證手段，而需要從設(shè)計(jì)階段就要對(duì)測(cè)試進(jìn)行考慮。與此 同時(shí)，隨著集成電路復(fù)雜度的不斷提高，測(cè)試占集成電路產(chǎn)品研發(fā)的成本卻迅速遞增。因此隨著芯片的工作頻率逐步增加，晶體管特征長(zhǎng)度越來越小，單位集成度越來越高，由此會(huì)帶來測(cè)試復(fù)雜化的問題以及研發(fā)費(fèi)用的增高。因此集成電路測(cè)試問題已經(jīng)日益突出，急需得到解決。一種既能確保產(chǎn)品較高質(zhì)量，同時(shí)能使成本劃算的測(cè)試方法可測(cè)性設(shè)計(jì)應(yīng)運(yùn)而生。DFT (design for test),即可測(cè)性設(shè)計(jì),是指為使測(cè)試盡可能簡(jiǎn)單而在設(shè)計(jì)中有意識(shí)地加入附加邏輯設(shè)計(jì)的方法?？蓽y(cè)性設(shè)計(jì)的出現(xiàn)很好地解決了芯片級(jí)測(cè)試的問題，為集成電路產(chǎn)品的測(cè)試帶來便利。在通過對(duì)可測(cè)性設(shè)計(jì)理論深入研究的基礎(chǔ)上，對(duì)一款芯片進(jìn)行了可測(cè)性設(shè)計(jì)，然而由于該款專用芯片的特殊性導(dǎo)致邏輯故障無法定位，這會(huì)造成良率過低的問題，從而增加芯片研發(fā)成本。測(cè)試結(jié)果表明有故障的芯片中一部分是由于MBIST(存儲(chǔ)器內(nèi)建自測(cè)試)未通過，另一部分是由于固定型故障和狀態(tài)跳變故障未通過。其中MBIST部分的故障導(dǎo)致測(cè)試未通過的芯片，可以根據(jù)測(cè)試反映的故障信息，利用芯片內(nèi)部冗余設(shè)計(jì)進(jìn)行修復(fù)；而由固定型故障和狀態(tài)跳變故障所引起的故障，從測(cè)試機(jī)臺(tái)上得到的信息，只能提供發(fā)生故障的測(cè)試循環(huán)次數(shù)，以及發(fā)生故障的掃描鏈名，無法準(zhǔn)確及時(shí)提供故障模塊信息。為得到準(zhǔn)確故障信息，需間接從故障文件中逐一搜索，顯然這樣會(huì)耗費(fèi)大量時(shí)間，并且這樣的過程會(huì)出現(xiàn)誤差導(dǎo)致找出的故障位置偏離；而且進(jìn)行故障結(jié)果轉(zhuǎn)換前需要進(jìn)行設(shè)計(jì)規(guī)則的檢查，這往往需要很長(zhǎng)時(shí)間，因此傳統(tǒng)的方法只能用來進(jìn)行故障分析找出故障原因，以作為下次設(shè)計(jì)修改的依據(jù)和分析數(shù)據(jù)，無法滿足在測(cè)試現(xiàn)場(chǎng)進(jìn)行立刻EFUSE修改的需求。

發(fā)明內(nèi)容
本發(fā)明所要解決的問題傳統(tǒng)測(cè)試故障診斷方法無法精確定位到芯片中具體模塊的寄存器單元出現(xiàn)故障，這給冗余修復(fù)工作帶來一定挑戰(zhàn)，并因此可能會(huì)使一些芯片無法修復(fù)而變成廢片，造成損失。本發(fā)明所采取的技術(shù)方案
芯片底層模塊有8條掃描鏈,每個(gè)宏模塊部分(region)有8行8列64個(gè)底層模塊,可以將此看作一個(gè)8*8陣列，如圖I所示。測(cè)試時(shí)將掃描端口(sil-siS)并行輸入掃描鏈進(jìn)行掃描測(cè)試，一旦出現(xiàn)故障，在掃描測(cè)試結(jié)果文件中即顯示出某一列故障信息，由陣列坐標(biāo)原理，只要得到準(zhǔn)確的坐標(biāo)即可定位陣列中的點(diǎn)，即可準(zhǔn)確定位到芯片中的具體模塊，從而實(shí)現(xiàn)邏輯故障定位。本發(fā)明的有益效果
測(cè)試時(shí)將掃描端口 sil-si8并行輸入掃描鏈進(jìn)行掃描測(cè)試,一旦出現(xiàn)故障,在掃描測(cè)試結(jié)果log文件中即顯示出某一列故障信息。由陣列坐標(biāo)原理，只要得到準(zhǔn)確的坐標(biāo)即可定位陣列中的點(diǎn)，即可準(zhǔn)確定位到芯片中的具體模塊，從而實(shí)現(xiàn)邏輯故障定位，降低了成本。


圖I為region 8*8陣列示意圖； 圖2是改進(jìn)后的底層模塊的掃描鏈插入后的示意圖。圖3改進(jìn)后region內(nèi)部掃描鏈插入后的示意圖
具體實(shí)施例方式本發(fā)明的具體實(shí)施步驟如下所示
步驟一在底層模塊中加入8個(gè)二選一選擇器，選擇控制該模塊中8條掃描鏈。步驟二 將宏模塊部分中所有底層模塊以此復(fù)用，同時(shí)在宏模塊部分部分加入一個(gè)譯碼器來控制這8位也就是8行底層模塊的工作狀態(tài)。步驟三掃描設(shè)計(jì)時(shí)每次通過配置譯碼輸出控制一行底層模塊打開(即定位陣列的行)，其余7行56個(gè)底層模塊全部通過二選一選擇器旁路掉，此時(shí)生成的測(cè)試向量是用來掃描測(cè)試這一行的底層模塊。步驟四掃描測(cè)試時(shí)，掃描輸入端口(sil-siS)并行輸入的測(cè)試向量只通過一行的測(cè)試，若此行有故障，即可在故障文件中顯示出是掃描輸入端口 sil-siS中某一列，即定位陣列的列。步驟五8次掃描測(cè)試后即可得到最終測(cè)試結(jié)果，從而可以準(zhǔn)確定位到region中具體哪個(gè)底層模塊出現(xiàn)故障。由于寄存器級(jí)已經(jīng)實(shí)現(xiàn)底層模塊的掃描輸入端口，因此可測(cè)性設(shè)計(jì)掃描插入時(shí)，無需對(duì)端口進(jìn)行重新配置。同時(shí)加入一個(gè)控制底層模塊的二選一選擇器端口命令來控制該底層模塊是否參與掃描。圖2是改進(jìn)后的底層模塊的掃描鏈插入后的示意圖。圖中8條掃描路徑通過8個(gè)二選一選擇器來進(jìn)行連接。定位掃描時(shí)，壓縮掃描可能導(dǎo)致最終的結(jié)果發(fā)散，不易于在故障文件中反映出具體的掃描鏈故障；另外每次掃描只有8個(gè)底層模塊經(jīng)過掃描鏈，因此測(cè)試時(shí)間可以接受?；谏鲜隹剂?，本發(fā)明在進(jìn)行邏輯故障定位掃描測(cè)試設(shè)計(jì)時(shí)采用無壓縮結(jié)構(gòu)，根據(jù)控制掃描的需要，多出一個(gè)4-16譯碼器。圖3所示是改進(jìn)后region內(nèi)部掃描鏈插入后的示意圖，圖中下部黑線表示從掃描控制配置端口中解碼出來的旁路控制信號(hào)線，它們控制掃描的行數(shù)，產(chǎn)生相應(yīng)的測(cè)試向量。本發(fā)明共產(chǎn)生9次測(cè)試向量。首先采用全掃描設(shè)計(jì)下產(chǎn)生的測(cè)試向量，正常掃描，如果通過掃描并無故障，無需再去測(cè)試另外8次所產(chǎn)生的測(cè)試向量；如果出現(xiàn)故障， 并顯示不是由內(nèi)存所產(chǎn)生，再用新型故障定位法產(chǎn)生的測(cè)試向量進(jìn)行掃描定位，確定底層模塊故障地址。
權(quán)利要求
1.一種邏輯故障定位的方法，其特征在于 步驟一在底層模塊中加入8個(gè)二選一選擇器，選擇控制該模塊中8條掃描鏈； 步驟二 將宏模塊部分中所有底層模塊以此復(fù)用，同時(shí)在宏模塊部分部分加入一個(gè)譯碼器來控制這8位也就是8行底層模塊的工作狀態(tài)； 步驟三掃描設(shè)計(jì)時(shí)每次通過配置譯碼輸出控制一行底層模塊打開(即定位陣列的行)，其余7行56個(gè)底層模塊全部通過二選一選擇器旁路掉，此時(shí)生成的測(cè)試向量是用來掃描測(cè)試這一行的底層模塊； 步驟四掃描測(cè)試時(shí)，掃描輸入端口并行輸入的測(cè)試向量只通過一行的測(cè)試，若此行有故障，即可在故障文件中顯示出是掃描輸入端口中某一列，即定位陣列的列； 步驟五8次掃描測(cè)試后即可得到最終測(cè)試結(jié)果，從而可以準(zhǔn)確定位到宏模塊部分中具體底層模塊出現(xiàn)故障的位置。
2.根據(jù)權(quán)利要求I所述的邏輯故障定位的方法，其特征在于在執(zhí)行步驟一之前，加入一個(gè)控制底層模塊的二選一選擇器端口命令來控制該底層模塊是否參與掃描。
3.根據(jù)權(quán)利要求I所述的邏輯故障定位的方法，其特征在于設(shè)置一個(gè)控制掃描4-16譯碼器，進(jìn)行測(cè)試邏輯故障定位掃時(shí)采用無壓縮結(jié)構(gòu)。
4.根據(jù)權(quán)利要求I所述的邏輯故障定位的方法，其特征在于在執(zhí)行步驟一之前，采用全掃描設(shè)計(jì)下產(chǎn)生的測(cè)試向量，如果出現(xiàn)故障，則執(zhí)行步驟一。
全文摘要
本發(fā)明公開了邏輯故障定位的方法，涉及集成電路技術(shù)領(lǐng)域。本發(fā)明為了傳統(tǒng)測(cè)試故障診斷方法無法精確定位到芯片中具體模塊的寄存器單元出現(xiàn)故障，而采取芯片底層模塊有8條掃描鏈，每個(gè)region部分有8行8列64個(gè)底層模塊，可以將此看作一個(gè)8*8陣列，測(cè)試時(shí)將掃描端口si1-si8并行輸入掃描鏈進(jìn)行掃描測(cè)試，一旦出現(xiàn)故障，在掃描測(cè)試結(jié)果log文件中即顯示出某一列故障信息。由陣列坐標(biāo)原理，只要得到準(zhǔn)確的坐標(biāo)即可定位陣列中的點(diǎn)，即可準(zhǔn)確定位到芯片中的具體模塊，從而實(shí)現(xiàn)邏輯故障定位，降低了芯片成本。
文檔編號(hào)G01R31/3177GK102841307SQ20121037086
公開日2012年12月26日 申請(qǐng)日期2012年9月29日 優(yōu)先權(quán)日2012年9月29日
發(fā)明者張震, 戚湧, 方賡 申請(qǐng)人:南京理工大學(xué)常熟研究院有限公司