集成電路及其測試系統(tǒng)的制作方法
【專利摘要】一種集成電路(Integrated?Circuit)，包括輸入單元、核心處理單元及M個輸出緩沖單元，其中M為大于1的自然數(shù)。輸入單元具有輸出控制接腳，以接收輸出控制信號。核心處理單元耦接至輸入單元，以接收輸出控制信號，以提供M個輸出控制信號。M個輸出緩沖單元耦接至核心處理單元，并分別響應(yīng)于M個輸出控制信號時分多工地為致能，以分別在M個操作期間中輸出M個輸出信號。
【專利說明】集成電路及其測試系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種集成電路(Integrated Circuit)及其測試系統(tǒng)。
【背景技術(shù)】
[0002]在科技發(fā)展日新月異的現(xiàn)今時代中，各種集成電路(Integrated Circuit)被開發(fā)出來，以便利人們的生活。一般來說，集成電路的輸出接腳信號需經(jīng)測試，以確保其可正確地執(zhí)行使用者預(yù)期的運算操作。
[0003]隨著芯片制造制程的幾何尺寸不斷縮小，集成電路所能實現(xiàn)的運算功能及其輸出輸入的接腳數(shù)目亦對應(yīng)地提升。這樣一來，將使得使用針對其進(jìn)行測試的后端機臺亦需要對應(yīng)地升級,來因應(yīng)日益增加的接腳數(shù)目。這樣一來,往往導(dǎo)致后端測試成本提高,及測試機臺產(chǎn)能不足的情況。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的第一方面,提出一種集成電路(Integrated Circuit),包括輸入單元、核心處理單元及M個輸出緩沖單元，其中M為大于I的自然數(shù)。輸入單元具有輸出控制接腳，以接收輸出控制信號。核心處理單元耦接至輸入單元，以接收輸出控制信號，并據(jù)以提供M個輸出控制信號。M個輸出緩沖單元耦接至核心處理單元，并分別響應(yīng)于M個輸出控制信號時分多工地為致能，以分別在M個操作期間中輸出M個輸出信號。
[0005]根據(jù)本發(fā)明的第二方面，提出一種測試系統(tǒng)，包括測試裝置、橋接單元及集成電路。測試裝置包括控制單元，用以提供輸出控制信號。橋接單元包括切換單元，其中包括N個輸入端及輸出端，N為大于I的自然數(shù)。集成電路包括輸入單元、核心處理單元及M個輸出緩沖單元，其中M為大于I且小于或等于N的自然數(shù)。輸入單元具有輸出控制接腳，以接收輸出控制信號。核心處理單元耦接至輸入單元以接收輸出控制信號，并據(jù)以提供M個輸出控制信號。M個輸出緩沖單元耦接至核心處理單元，并分別與N個輸入端其中的M個輸入端耦接。M個輸出緩沖單元還分別響應(yīng)于M個輸出控制信號時分多工地為致能，以分別在M個操作期間中輸出M個輸出信號至該M個輸入端。
[0006]為了對本發(fā)明的上述及其它方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細(xì)說明如下。
【專利附圖】

【附圖說明】
[0007]圖1繪示依照一實施范例的測試系統(tǒng)的方塊圖。
[0008]圖2繪示乃圖1測試系統(tǒng)的相關(guān)信號時序圖。
[0009]圖3A繪示依照另一實施范例的測試系統(tǒng)的方塊圖。
[0010]圖3B繪示依照再一實施范例的測試系統(tǒng)的方塊圖。
[0011]圖4繪示依照再一實施范例的測試系統(tǒng)的方塊圖。
[0012]圖5繪不依照再一實施范例的測試系統(tǒng)的方塊圖。[0013]圖6繪示依照再一實施范例的測試系統(tǒng)的方塊圖。
[0014]圖7繪示依照再一實施范例的測試系統(tǒng)的方塊圖。
[0015][主要元件標(biāo)號說明]
[0016]1、1’、1”、1”’、2、3、4:測試系統(tǒng)
[0017]110、110’、110"、210、310、410:測試裝置
[0018]120、120，、120"、220、320、420:探針卡
[0019]130、130’、130〃、230、330、430:待測集成電路
[0020]121、121，、221、323、321、421:切換單元
[0021]112、112’、112"、212、214、312、412:控制單元
[0022]131、231、251、331、351、431、451:輸入模塊
[0023]133、233、253、333、353、433、453:核心處理單元
[0024]135_1-135_M、135，_卜135，_M、135，_卜135 ” _M、235_1_235_M、255_1_255_M、335_1-335_M、355_1-355_M、435_1-435_M、455_1-455_M:輸出緩沖單元
【具體實施方式】
[0025]本實施例所提出的測試系統(tǒng)是通過選擇性地在待測集成電路(IntegratedCircuit)或探針卡上設(shè)計可選擇性地控制集成電路的輸出端進(jìn)入高阻抗?fàn)顟B(tài)(HighImpedance)的機制。本實施例的測試系統(tǒng)還通過適當(dāng)?shù)乜刂萍呻娐分胁糠值慕幽_處于高阻抗?fàn)顟B(tài)，以實現(xiàn)可利用單一個測試裝置的測試模塊來對集成電路中多個待測接腳進(jìn)行測試的測試操作。
[0026]請參照圖1，其繪示依照一實施范例的測試系統(tǒng)的方塊圖。本實施例的測試系統(tǒng)I包括測試裝置100、探針卡(Probe Card) 120及待測集成電路130，其中待測集成電路130通過探針卡120與測試裝置100連接。
[0027]進(jìn)一步地說,探針卡120包括切換單元121。切換單元121包括N個輸入端及輸出端，其中N為大于I的自然數(shù)。切換單元121還響應(yīng)于切換控制信號Ss選擇性地將N個輸入端其中一耦接至輸出端。換言之，探針卡120是配置有外部輸入高阻抗機制，以選擇性地將其的輸入端其中之一耦接至輸出端，并使得其它輸入端實質(zhì)上為高阻抗?fàn)顟B(tài)。
[0028]測試裝置110還包括控制單元112，用以提供輸出控制信號Sc，并提供切換控制信號Ss來控制切換單元121的切換操作。
[0029]待測集成電路130包括輸入單元131、核心處理單元133及輸出緩沖單元135_1、135_2、...、135_Μ，其中M為小于或等于N的自然數(shù)。在圖1中是繪示參數(shù)M等于N的情形。輸入單元131具有輸出控制接腳，接收輸出控制信號Sc。
[0030]核心處理單元133耦接至輸入模塊131，用以接收輸出控制信號Sc，并據(jù)以產(chǎn)生M個輸出控制信號Sc_l、Sc_2、…、Sc_M，并將其分別提供至輸出單元135_1-135_M。核心處理單元133還分別提供輸出信號Sout_l、Sout_2、…、Sout_M至輸出緩沖單元135_1_135_M0舉例來說，核心處理單元133還用以作為主控裝置，以控制待測集成電路130的操作。
[0031]輸出緩沖單元135_1_135_M耦接至核心處理單元133，并分別與切換單元121的N個輸入端其中的M個輸入端耦接。M個輸出緩沖單元135_1-135_M還分別響應(yīng)于M個輸出控制信號Sc_l-Sc_M時分多工地為致能，以分別在M個操作期間TP_1、TP_2、…、ΤΡ_Μ中輸出M個輸出信號Sout_l-Sout_M至切換單元121的M個輸入端。
[0032]舉例來說，輸出緩沖單元135_1_135_11可以三態(tài)(Tr1-state)緩沖器來實現(xiàn)。在一個操作實施例中，輸出緩沖單元135_1-135_M為高電平觸發(fā)的三態(tài)緩沖器，則輸出控制信號Sc_l-Sc_M的信號波形可如圖2所示。換言之，待測集成電路130中是配置有內(nèi)部輸入高阻抗機制，以選擇性地致能輸出緩沖單元135_1-135_11其中之一，并使得其它輸出緩沖單元實質(zhì)上為高阻抗?fàn)顟B(tài)。
[0033]在本實施例中，雖僅以探針卡120及待測集成電路130分別配置有外部及內(nèi)部輸入高阻抗機制的情形為例作說明，然，本實施例的測試系統(tǒng)I并不局限于此。在其它例子中，本實施例的測試系統(tǒng)I’亦可選擇性地僅配置外部及內(nèi)部輸入高阻抗機制其中之一者，如圖3A及圖3B所示。
[0034]在本實施例中，雖僅以探針卡120中包括切換單元121，且待測集成電路130經(jīng)由探針卡120來與測試裝置100耦接的情形為例作說明，然，本實施例的測試系統(tǒng)I并不局限此。在其它例子中，切換單元142是設(shè)置于橋接集成電路(Bridge IC) 140中，且測試裝置110”是經(jīng)由橋接集成電路140及探針卡120”來與集成電路130”連接，如圖4所示。換言之，本實施例的測試系統(tǒng)I’ ”中的切換單元142亦可集成在橋接集成電路140上，而待測集成電路130是通過包括探針卡120”及橋接集成電路140的橋接單元，來與待測集成電路130”相連接。
[0035]在本實施例中，雖僅以各個輸出緩沖單元135_1_135_M以三態(tài)緩沖器的情形為例作說明，然，本實施例的測試系統(tǒng)I并不局限于此。在其它例子中，其亦可通過開關(guān)與緩沖單元的組合來實現(xiàn)，如圖4中的輸出緩沖單元135_1”-135_M”所示。
[0036]在本實施例中，雖僅以測試系統(tǒng)I中利用測試裝置100及探針卡120來針對一個待測集成電路130進(jìn)行測試的情形為例作說明，然，本實施例的測試系統(tǒng)I并不局限于此。
[0037]請參照圖5，繪示依照另一實施范例的測試系統(tǒng)的方塊圖。在其它例子中，測試系統(tǒng)2還包括至少另一個待測集成電路250，而探針卡220配置有兩個切換單元221與223，而測試裝置210包括兩個控制單元212與214，來分別針對待測集成電路230及240進(jìn)行切換控制。進(jìn)一步地說，控制單元214針對待測集成電路250提出輸出控制信號Sc’，以控制其的輸出切換操作。據(jù)此，本實施例的測試系統(tǒng)2亦可同時耦接至兩個或兩個以上的待測集成電路，并經(jīng)由選擇性地控制其進(jìn)行時分多工輸出操作，來對其執(zhí)行測試操作。
[0038]在本實施例中，雖僅以參數(shù)M等于N的情形為例作說明，然，本實施例的測試系統(tǒng)I并不局限于此。在其它例子中，參數(shù)N亦可實質(zhì)上大于Μ，且切換單元321中的N個輸入端亦可被分配為兩個或兩個以上的子集合，以分別針對兩個或兩個以上的待測集成電路330及350來進(jìn)行測試操作，如圖6所示。
[0039]在本實施例中，雖僅以切換單元121的各個輸入端與待測集成電路130的各個輸出緩沖單元135_1-135_11之間具有一對一對應(yīng)關(guān)系的情形為例作說明，然，本實施例的測試系統(tǒng)I并不局限于此。在其它例子中，切換單元421的各個輸入端可同時與兩個或兩個以上的輸出緩沖單元435_1-435_11及455_1-455_Μ對應(yīng)，如圖7所示。以切換單元421的各個輸入端同時對應(yīng)與兩個輸出緩沖單元連接的操作實例來說，通過切換單元421及各輸出緩沖模塊435_1-435_Μ及455_1_455_Μ上的切換操作，探針卡420的輸出端可同時傳輸2Μ個輸出緩沖單元所提供的輸出信號。[0040]綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種集成電路，包括: 一輸入單元，具有一輸出控制接腳，用以接收一輸出控制信號； 一核心處理單元，耦接至該輸入單元，用以接收該輸出控制信號，并據(jù)以提供M個輸出控制信號，M為大于I的自然數(shù)；以及 M個輸出緩沖單元，耦接至該核心處理單元，該M個輸出緩沖單元分別響應(yīng)于該M個輸出控制信號，時分多工地為致能，以分別在M個操作期間中輸出M個輸出信號。
2.根據(jù)權(quán)利要求1所述的集成電路，其中該輸出控制信號是由一測試裝置所提供，該測試裝置是經(jīng)由一探針卡來與該集成電路連接。
3.根據(jù)權(quán)利要求2所述的集成電路，其中該探針卡包括: 一切換單元，包括N個輸入端及一輸出端，N為大于或等于M的自然數(shù)，其中該N個輸出端其中的M個輸入端分別耦接至該M個輸出緩沖單元，該輸出端耦接至該測試裝置，該切換單元還響應(yīng)于該測試裝置提供的一切換控制信號選擇性地將該M個輸入端其中一耦接至該輸出端。
4.根據(jù)權(quán)利要求2所述的集成電路，其中該測試裝置還針對至少另外一個集成電路提出至少一第二輸出控制信號，該另一個集成電路耦接至該探針卡，藉此該測試裝置可通過該探針卡選擇性地控制至少兩個集成電路進(jìn)行時分多工輸出操作。
5.根據(jù)權(quán)利要求1所述的集成電路，其中該輸出控制信號是由一測試裝置所提供，該測試裝置是經(jīng)由一橋接集成電路及一探針卡來與該集成電路連接。
6.根據(jù)權(quán)利要求5所述的集成電路，其中該橋接集成電路包括: 一切換單元，包括N個輸入端及一輸出端，N為大于或等于M的自然數(shù)，其中該N個輸出端其中的M個輸入端分別耦接至該M個輸出緩沖單元，該輸出端經(jīng)由該探針卡耦接至該測試裝置，該切換單元還響應(yīng)于該測試裝置提供的一切換控制信號選擇性地將該M個輸入端其中一耦接至該輸出端。
7.根據(jù)權(quán)利要求5所述的集成電路，其中該測試裝置還針對至少另外一個集成電路提出至少一第二輸出控制信號，該另一個集成電路耦接至該橋接集成電路，藉此該測試裝置可通過該橋接集成電路及該探針卡選擇性地控制至少兩個集成電路進(jìn)行時分多工輸出操作。
8.—種測試系統(tǒng),包括: 一測試裝置，包括: 一控制單元，用以提供該輸出控制信號； 一橋接單元，包括: 一切換單元，包括N個輸入端及一輸出端，N為大于I的自然數(shù)；以及 一集成電路，包括: 一輸入單元，具有一輸出控制接腳，用以接收該輸出控制信號； 一核心處理單元，耦接至該輸入單元，用以接收該輸出控制信號，并據(jù)以提供M個輸出控制信號，M為大于I且小于或等于N的自然數(shù)；及 M個輸出緩沖單元，耦接至該核心處理單元，并分別與該N個輸入端其中的M個輸入端耦接，該M個輸出緩沖單元還分別響應(yīng)于該M個輸出控制信號時分多工地為致能，以分別在M個操作期間中輸出M個輸出信號至該M個輸入端。
9.根據(jù)權(quán)利要求8所述的測試系統(tǒng)，其中該橋接單元包括: 一探針卡，包括該切換單元，并經(jīng)由該切換單元與該集成電路及該測試裝置連接。
10.根據(jù)權(quán)利要求9所述的測試系統(tǒng)，其中該切換單元的該N個輸出端其中的M個輸入端分別耦接至該M個輸出緩沖單元，該輸出端耦接至該測試裝置，該切換單元還響應(yīng)于該測試裝置提供的一切換控制信號選擇性地將該M個輸入端其中一耦接至該輸出端。
11.根據(jù)權(quán)利要求9所述的測試系統(tǒng)，還包括: 至少另一個集成電路； 其中，該控制單元還針對該至少另外一個集成電路提出至少一第二輸出控制信號，該另一個集成電路耦接至該橋接集成電路，藉此選擇性地控制至少兩個集成電路進(jìn)行時分多工輸出操作。
12.根據(jù)權(quán)利要求8所述的測試系統(tǒng)，其中該橋接單元包括: 一橋接集成電路，包括該切換單元；及 一探針卡，將該橋接集成電路耦接至測試裝置。
13.根據(jù)權(quán)利要求12所述的測試系統(tǒng)，其中該切換單元的該N個輸出端其中的M個輸入端分別耦接至該M個輸出緩沖單元，該輸出端經(jīng)由該探針卡耦接至該測試裝置，該切換單元還響應(yīng)于該測試裝置提供的一切換控制信號選擇性地將該M個輸入端其中一耦接至該輸出端。。
14.根據(jù)權(quán)利要求12所述的測試系統(tǒng)，還包括: 至少另一個集成電路； 其中，該控制單元還針對該至少另外一個集成電路提出至少一第二輸出控制信號，該另一個集成電路耦接至該橋接集成電路及該探針卡，藉此選擇性地控制至少兩個集成電路進(jìn)行時分多工輸出操作。
【文檔編號】G01R31/28GK103576072SQ201210259667
【公開日】2014年2月12日 申請日期:2012年7月25日 優(yōu)先權(quán)日:2012年7月25日
【發(fā)明者】程智修, 洪邦楨 申請人:聯(lián)詠科技股份有限公司