專利名稱：一種用于數(shù)字信號(hào)處理器的電壓采集電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種電壓采集電路，尤其涉及一種用于數(shù)字信號(hào)處理器的電壓采集電路。
背景技術(shù)：
數(shù)字信號(hào)處理器(DSP)是ー種獨(dú)特的微處理器，是以數(shù)字信號(hào)來處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為O或I的數(shù)字信號(hào)，再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化等處理。因此，DSP需要相應(yīng)的模擬信號(hào)采集電路配合其工作才行。例如在采集 電壓時(shí)就需要電壓采集電路，如果僅僅使用電壓傳感器采集，因?yàn)楦蓴_等因素，顯然不符合DSP的要求。因此需要能抑制干擾的電壓采集電路，但是目前的此類電路一般直接DSP中的A/D (模/數(shù))轉(zhuǎn)換器，缺乏相應(yīng)的保護(hù)部分，當(dāng)信號(hào)異常時(shí)會(huì)使得DSP芯片損壞。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種用于數(shù)字信號(hào)處理器的電壓采集電路，它不僅能抑制電壓采集時(shí)的干擾，還能避免因輸出信號(hào)異常而損壞DSP芯片的情況。實(shí)現(xiàn)上述目的的技術(shù)方案是一種用于數(shù)字信號(hào)處理器的電壓采集電路，該電壓采集電路的輸入端連接電壓傳感器，輸出端連接數(shù)字信號(hào)處理器，所述電壓采集電路包括第一電阻、第一電容、電壓比較器、第二電阻、第三電阻、第四電阻、電源、第五電阻、第一ニ極管、第二ニ極管和第二電容，其中所述第一電阻的一端連接所述電壓傳感器，另一端連接所述電壓比較器的反相輸入端;所述第一電容的一端連接所述電壓比較器的反相輸入端，另一端接地；所述電壓比較器的同相輸入端接地，輸出端通過所述第二電阻連接該電壓比較器的反相輸入端；所述電壓比較器的輸出端、第三電阻、第五電阻以及數(shù)字信號(hào)處理器依次連接；所述第四電阻的一端連接所述電源，另一端連接所述第三電阻和第五電阻的相接端;所述第一ニ極管的負(fù)極連接所述電源，正極連接所述第五電阻和數(shù)字信號(hào)處理器的相接端；所述第二ニ極管的正極接地，負(fù)極連接所述第五電阻和數(shù)字信號(hào)處理器的相接端;所述第二電容的一端接地，另一端連接所述第五電阻和數(shù)字信號(hào)處理器的相接端。上述的用于數(shù)字信號(hào)處理器的電壓采集電路，其中，所述數(shù)字信號(hào)處理器自帶A/D轉(zhuǎn)換器，該A/D轉(zhuǎn)換器連接所述電壓采集電路的輸出端。
本發(fā)明的有益效果是本發(fā)明采用電壓跟隨器抑制電壓采集時(shí)的干擾，采用電壓抬升電路將零電平波動(dòng)的信號(hào)提為單極性信號(hào)，并且由電阻、電容和ニ極管構(gòu)成保護(hù)電路，防止因輸出信號(hào)異常而導(dǎo)致DSP芯片損壞的情況。同時(shí)，本發(fā)明結(jié)構(gòu)簡單，易于實(shí)現(xiàn)。


圖I是本發(fā)明的用于數(shù)字信號(hào)處理器的電壓采集電路的電路圖。
具體實(shí)施方式
下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)ー步說明。請(qǐng)參閱圖1，本發(fā)明的用于數(shù)字信號(hào)處理器的電壓采集電路的輸入端連接電壓傳感器I，輸出端連接數(shù)字信號(hào)處理器2，該數(shù)字信號(hào)處理器2自帶A/D轉(zhuǎn)換器21，本發(fā)明的電壓采集電路的輸出端連接數(shù)字信號(hào)處理器2，即連接A/D轉(zhuǎn)換器21。本發(fā)明的電壓采集電路包括第一電阻R1、第一電容Cl、電壓比較器U1、第二電阻R2、第三電阻R3、第四電阻R4、電源VDD、第五電阻R5、第一ニ極管D1、第二ニ極管D2和第二電容C2，其中第一電阻Rl的一端連接電壓傳感器1，另一端連接電壓比較器Ul的反相輸入端；第一電容Cl的一端連接電壓比較器Ul的反相輸入端，另一端接地；電壓比較器Ul的同相輸入端接地，輸出端通過第二電阻R2連接該電壓比較器Ul的反相輸入端；電壓比較器Ul的輸出端、第三電阻R3、第五電阻R5以及數(shù)字信號(hào)處理器2依次連接；第四電阻R4的一端連接電源VDD，另一端連接第三電阻R3和第五電阻R5的相接端;第一ニ極管Dl的負(fù)極連接電源VDD，正極連接第五電阻R5和數(shù)字信號(hào)處理器2的相接端；第二ニ極管D2的正極接地，負(fù)極連接第五電阻R5和數(shù)字信號(hào)處理器2的相接端；第二電容C2的一端接地，另一端連接第五電阻R5和數(shù)字信號(hào)處理器2的相接端。第一電阻Rl、第一電容Cl、電壓比較器Ul和第二電阻R2構(gòu)成電壓跟隨器，第一電阻Rl和第一電容Cl起到抑制干擾的作用；第三電阻R3、第四電阻R4和電源VDD組成電平抬升電路，將圍繞零電平波動(dòng)的信號(hào)提升為單極性信號(hào)；電源VDD、第五電阻R5、第一ニ極管D1、第二ニ極管D2和第二電容C2構(gòu)成保護(hù)電路，因?yàn)檩敵鲂盘?hào)直接輸入到A/D轉(zhuǎn)換器21，防止輸出信號(hào)異常而導(dǎo)致數(shù)字信號(hào)處理器2損壞。以上實(shí)施例僅供說明本發(fā)明之用，而非對(duì)本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以作出各種變換或變型，因此所有等同的技術(shù)方案也應(yīng)該屬于本發(fā)明的范疇，應(yīng)由各權(quán)利要求所限定。
權(quán)利要求
1.一種用于數(shù)字信號(hào)處理器的電壓采集電路，該電壓采集電路的輸入端連接電壓傳感器，輸出端連接數(shù)字信號(hào)處理器，其特征在于，所述電壓采集電路包括第一電阻、第一電容、電壓比較器、第二電阻、第三電阻、第四電阻、電源、第五電阻、第一二極管、第二二極管和第二電容，其中 所述第一電阻的一端連接所述電壓傳感器，另一端連接所述電壓比較器的反相輸入端; 所述第一電容的一端連接所述電壓比較器的反相輸入端，另一端接地； 所述電壓比較器的同相輸入端接地，輸出端通過所述第二電阻連接該電壓比較器的反相輸入端； 所述電壓比較器的輸出端、第三電阻、第五電阻以及數(shù)字信號(hào)處理器依次連接； 所述第四電阻的一端連接所述電源，另一端連接所述第三電阻和第五電阻的相接端；所述第一二極管的負(fù)極連接所述電源，正極連接所述第五電阻和數(shù)字信號(hào)處理器的相接端； 所述第二二極管的正極接地，負(fù)極連接所述第五電阻和數(shù)字信號(hào)處理器的相接端； 所述第二電容的一端接地，另一端連接所述第五電阻和數(shù)字信號(hào)處理器的相接端。
2.根據(jù)權(quán)利要求I所述的用于數(shù)字信號(hào)處理器的電壓采集電路，其特征在于，所述數(shù)字信號(hào)處理器自帶A/D轉(zhuǎn)換器，該A/D轉(zhuǎn)換器連接所述電壓采集電路的輸出端。
全文摘要
本發(fā)明公開了一種用于數(shù)字信號(hào)處理器的電壓采集電路，連接電壓傳感器和數(shù)字信號(hào)處理器，包括第一電阻、第一電容、電壓比較器、第二電阻、第三電阻、第四電阻、電源、第五電阻、第一二極管、第二二極管和第二電容，電壓傳感器的反相輸入端分別通過第一電阻連接電壓傳感器、通過第一電容接地以及通過第二電阻連接其輸出端；電壓比較器的輸出端、第三電阻、第五電阻以及數(shù)字信號(hào)處理器依次連接；第四電阻連接電源以及第三電阻、第五電阻的相接端；第一二極管的負(fù)極連接電源，正極連接數(shù)字信號(hào)處理器；第二二極管的正極接地，負(fù)極連接數(shù)字信號(hào)處理器；第二電容與第二二極管并聯(lián)。本發(fā)明結(jié)構(gòu)簡單，能避免因輸出信號(hào)異常而導(dǎo)致DSP芯片損壞的情況。
文檔編號(hào)G01R19/25GK102735917SQ20121023810
公開日2012年10月17日 申請(qǐng)日期2012年7月10日 優(yōu)先權(quán)日2012年7月10日
發(fā)明者倪東海, 周曞昕, 周靜, 唐海強(qiáng), 姚建歆, 徐剛, 徐劍, 李志龍, 王國友, 王飆, 程正敏, 鄭季偉, 顧臨峰 申請(qǐng)人:上海市電力公司