專利名稱：電流源建立時間檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電流源應(yīng)用電路，尤其涉及一種用于電源上電至電流源穩(wěn)定的建立時間檢測電路。
背景技術(shù)：
電流源是普遍應(yīng)用于各類功能電路中的一種具穩(wěn)定輸出的供源形式，在電源上電階段電流源需要一段建立時間才能達(dá)到穩(wěn)定。對于嚴(yán)苛應(yīng)用的芯片而言，這段建立時間的電流不穩(wěn)定可能導(dǎo)致芯片處于錯誤工作狀態(tài)，影響芯片功能。因此，需要檢測電路判斷電流源的建立時間，避免芯片在這段時間因非正常工作而影響功能的風(fēng)險。發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)存在的缺陷，本發(fā)明的目的是提出一種電流源建立時間檢測電路，使芯片實現(xiàn)對其電流源建立過程的監(jiān)視，保護(hù)芯片免處于錯誤工作狀態(tài)。
本發(fā)明目的的技術(shù)解決方案為電流源建立時間檢測電路，其特征在于所述檢測電路主體為由PMOS的電流源PI、P2 和NMOS的電流鏡Ni、N2組成的電流比較器，其中電流源和電流鏡對應(yīng)的共漏端相連，電流鏡Ni、N2共源接地，電流源PI、P2共柵極接偏置電壓，且電流源P2的漏極為感應(yīng)電位端。
進(jìn)一步地，所述檢測電路在電流源P2并聯(lián)一路用于提供調(diào)節(jié)電流Ipad、調(diào)節(jié)感應(yīng)電位端跳轉(zhuǎn)的電流源Pad，作為調(diào)節(jié)電流支路。
更進(jìn)一步地，所述調(diào)節(jié)電流支路設(shè)有動態(tài)調(diào)節(jié)Ipad的PMOS管Plim，所述PMOS管Plim 與調(diào)節(jié)電流支路中的Pad相串聯(lián)。
更進(jìn)一步地，所所述調(diào)節(jié)電流支路設(shè)有動態(tài)調(diào)節(jié)Ipad的PMOS管Plim，所述PMOS管 Pliffl與調(diào)節(jié)電流支路中的Pad構(gòu)成源極負(fù)反饋結(jié)構(gòu)。
本發(fā)明技術(shù)方案的應(yīng)用，通過檢測感應(yīng)電位端的低、高電平跳轉(zhuǎn)，可以測量得到電流源在電源上電階段的建立時間，為芯片正常運作的提供了參考依據(jù)及行之有效的保障。


圖1是本發(fā)明電流源的連接示意圖；圖加和圖2b是該電流源上電階段的電學(xué)特性示意圖； 圖3是本發(fā)明電流源建立時間的檢測電路基本結(jié)構(gòu)示意圖； 圖4是本發(fā)明電流源建立時間檢測電路一優(yōu)選實施例的結(jié)構(gòu)示意圖； 圖5是本發(fā)明進(jìn)一步優(yōu)化旁路調(diào)節(jié)電流支路的實施方式一示意圖； 圖6是本發(fā)明進(jìn)一步優(yōu)化旁路調(diào)節(jié)電流支路的實施方式二示意圖。
具體實施方式
為了更好地保護(hù)芯片免于工作在其電流源建立過程中的非穩(wěn)態(tài)輸出狀態(tài)，使其電流源建立時間能夠準(zhǔn)確地被檢測得到。本發(fā)明創(chuàng)新提出了一種電流源建立時間的檢測電路。如圖1至圖3所示，可見清楚地了解該檢測電路的主要技術(shù)特征，其主體為由PMOS的電流源P1、P2和NMOS的電流鏡m、N2組成的電流比較器，其中電流源和電流鏡對應(yīng)的共漏端相連，電流鏡m、N2共源接地，電流源P1、P2共柵極接偏置電壓，且電流源P2的漏極為感應(yīng)電位端(圖示的SENSE)。
如圖1和圖2所示，電源剛上電階段，電流源PMOS管Pl和P2處于亞閾值區(qū)，這時 Pl和P2大小相差不大，即Ipi ^ Ip2，直到電源電壓高于PMOS閾值電壓，Pl和P2進(jìn)入飽和區(qū)，電流才以Vbias兩次方倍的關(guān)系變大，最終穩(wěn)定至IP1=2X IP2。
如圖3所示，在上電階段，通過一對NMOS電流鏡附和N2進(jìn)行電流變換，N2電流本應(yīng)該為IN2=2XIN1=2XIP1，但如果負(fù)載為P2，IN2會被Ip2限制，進(jìn)入線性區(qū)，此時感應(yīng)電位端的電壓為低電平。當(dāng)電流基本建立，Ipi 2XIP2，與In2相近，此時感應(yīng)電位端的電壓將會跳轉(zhuǎn)為高電平，判定電流源建立完成。
為了保證感應(yīng)電位端有效跳轉(zhuǎn)為高電平，本發(fā)明在電流源P2并聯(lián)一路電流源Pad， 作為調(diào)節(jié)電流支路，用于產(chǎn)生調(diào)節(jié)電流IPad，調(diào)節(jié)感應(yīng)電位端跳轉(zhuǎn)，如圖4所示。但是該調(diào)節(jié)電流支路所產(chǎn)生的電流Ipad如果太大會降低檢測精度，太高則會在某些條件下無法拉高 SENSE，造成電路失效。因此需要對上述調(diào)節(jié)電流支路進(jìn)一步改善，可行的方法較多，以下僅舉兩例加以說明。
如圖5所示，由于固定的小電流對檢測精度影響較大，因此增加PMOS管Plim，動態(tài)調(diào)節(jié)IPad。該PMOS管Plim與調(diào)節(jié)電流支路中的Pad相串聯(lián)，一旦感應(yīng)電位端電壓變高，Plim的導(dǎo)通電阻便增大，將Pad壓至線性區(qū)，減小了 Ipad，提高了檢測精度。
再請如圖6所示，由于固定的小電流對檢測精度影響較大，因此增加PMOS管Plim， 與Pad構(gòu)成源級負(fù)反饋結(jié)構(gòu)，動態(tài)調(diào)節(jié)Ipad。一旦感應(yīng)電位端電壓變高，Plim的導(dǎo)通電阻增大， 也能將Pad壓至線性區(qū)，減小Ipad,提高了檢測精度。
綜上所述，應(yīng)用本發(fā)明的電流源建立時間檢測電路，通過檢測感應(yīng)電位端的低、高電平跳轉(zhuǎn)，可以測量得到電流源在電源上電階段的建立時間，為芯片安全運行的提供了參考依據(jù)及行之有效的保障。
權(quán)利要求
1.電流源建立時間檢測電路，其特征在于所述檢測電路主體為由PMOS的電流源P1、 P2和NMOS的電流鏡N1、N2組成的電流比較器，其中電流源和電流鏡對應(yīng)的共漏端相連，電流鏡m、N2共源接地，電流源P1、P2共柵極接偏置電壓，且電流源P2的漏極為感應(yīng)電位端。
2.如權(quán)利要求1所述的電流源建立時間檢測電路，其特征在于所述檢測電路在電流源P2并聯(lián)一路用于提供調(diào)節(jié)電流Ipad、調(diào)節(jié)感應(yīng)電位端跳轉(zhuǎn)的電流源Pad，作為調(diào)節(jié)電流支路。
3.如權(quán)利要求2所述的電流源建立時間檢測電路，其特征在于所述調(diào)節(jié)電流支路設(shè)有動態(tài)調(diào)節(jié)Ipad的PMOS管Plim，所述PMOS管Plim與調(diào)節(jié)電流支路中的Pad相串聯(lián)。
4.如權(quán)利要求2所述的電流源建立時間檢測電路，其特征在于所述調(diào)節(jié)電流支路設(shè)有動態(tài)調(diào)節(jié)Ipad的PMOS管Plim，所述PMOS管Plim與調(diào)節(jié)電流支路中的Pad構(gòu)成源極負(fù)反饋結(jié)構(gòu)。
全文摘要
本發(fā)明揭示了一種電流源建立時間檢測電路，其主體為由PMOS的電流源P1、P2和NMOS的電流鏡N1、N2組成的電流比較器，其中電流源和電流鏡對應(yīng)的共漏端相連，電流鏡N1、N2共源接地，電流源P1、P2共柵極接偏置電壓，且電流源P2的漏極為感應(yīng)電位端。為保證感應(yīng)電位端跳轉(zhuǎn)至高電平，調(diào)節(jié)電流支路設(shè)有可動態(tài)調(diào)節(jié)IPad的PMOS管Pad。本發(fā)明技術(shù)方案的應(yīng)用，通過檢測感應(yīng)電位端的低、高電平跳轉(zhuǎn)，可以測量得到電流源在電源上電階段的建立時間，為芯片安全運行的提供了參考依據(jù)及行之有效的保障。
文檔編號G01R29/02GK102495296SQ20111037870
公開日2012年6月13日 申請日期2011年11月24日 優(yōu)先權(quán)日2011年11月24日
發(fā)明者何德軍, 劉揚, 周之栩, 應(yīng)峰, 牟陟 申請人:思瑞浦(蘇州)微電子有限公司