專利名稱：一種準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及窄脈沖調(diào)制信號(hào)的測(cè)量，具體說是一種準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法。
背景技術(shù)：
脈沖調(diào)制可廣泛應(yīng)用于雷達(dá)和通信領(lǐng)域，對(duì)于窄脈沖調(diào)制信號(hào)的測(cè)量，主要有以下兩種方法1、頻譜分析測(cè)量方法采用寬帶頻譜儀，可實(shí)現(xiàn)窄脈沖調(diào)制信號(hào)的測(cè)量。通過對(duì)脈沖調(diào)制信號(hào)的頻譜分析，可以得到脈沖調(diào)制信號(hào)的脈沖寬度、脈沖周期和脈沖幅度等信息。采用頻譜分析測(cè)量方法，其優(yōu)點(diǎn)是動(dòng)態(tài)范圍較寬，但是缺點(diǎn)是只能測(cè)量窄脈沖調(diào)制信號(hào)的脈沖寬度、脈沖周期和脈沖幅度的信息，而無法測(cè)量脈沖的上升時(shí)間、下降時(shí)間等時(shí)間參數(shù)。而頻譜測(cè)量無法對(duì)非周期的脈沖調(diào)制信號(hào)進(jìn)行測(cè)試。因此該方法并不能很好的滿足測(cè)量要求。2、寬帶檢波器+寬帶示波器測(cè)量方法脈沖調(diào)制信號(hào)經(jīng)過寬帶檢波器后，檢波輸出脈沖包絡(luò)信號(hào)，用寬帶示波器對(duì)檢波輸出的脈沖包絡(luò)信號(hào)進(jìn)行實(shí)時(shí)采集和顯示，用戶可從示波器屏幕上獲得脈沖信號(hào)的時(shí)間參數(shù)和幅度參數(shù)。采用寬帶檢波器+寬帶示波器測(cè)量方法，可通過示波器獲得脈沖包絡(luò)的參數(shù)。但是由于受示波器靈敏度的限制，其測(cè)量動(dòng)態(tài)范圍小、靈敏度差；并且由于脈沖信號(hào)經(jīng)過檢波器后再由示波器測(cè)量，其測(cè)量的一致性較差；該測(cè)量方法無法對(duì)檢波器進(jìn)行線性、頻響和溫度響應(yīng)的補(bǔ)償，其功率參數(shù)測(cè)量的準(zhǔn)確度較差。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，所要解決的技術(shù)問題包括1、寬帶、大動(dòng)態(tài)范圍二極管檢波電路和寬帶通道電路的設(shè)計(jì)；2、窄脈沖展寬電路和高速觸發(fā)電路的設(shè)計(jì)；3、高速ADC(模數(shù)轉(zhuǎn)換)數(shù)據(jù)的處理，二極管檢波器線性、頻響和溫度響應(yīng)的補(bǔ)償， 以及隨機(jī)取樣電路的設(shè)計(jì)。為達(dá)到以上目的，本發(fā)明采取的技術(shù)方案是一種準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于窄脈沖調(diào)制信號(hào)RF首先經(jīng)過雙二極管檢波器進(jìn)行檢波，輸出正、負(fù)兩路的脈沖包絡(luò)信號(hào)，檢波器輸出的兩路脈沖包絡(luò)信號(hào)送至寬帶對(duì)數(shù)放大器進(jìn)行對(duì)數(shù)放大；對(duì)數(shù)放大器輸出的信號(hào)經(jīng)過通道運(yùn)放單元線性調(diào)整后，將脈沖的動(dòng)態(tài)范圍調(diào)整至高速ADC模塊的A/D輸入端工作范圍之內(nèi)，通道運(yùn)放單元輸出的信號(hào)分為兩路，其中一路送入帶寬控制單元，另一路通道運(yùn)
4放單元輸出的信號(hào)送至高速觸發(fā)電路，窄脈沖調(diào)制信號(hào)經(jīng)過帶寬調(diào)整以后，送至高精度的高速ADC模塊進(jìn)行模數(shù)轉(zhuǎn)換， 高速ADC模塊根據(jù)高速觸發(fā)電路產(chǎn)生的脈沖信號(hào)觸發(fā)A/D轉(zhuǎn)換，經(jīng)過高速ADC模塊模數(shù)轉(zhuǎn)換后得到的有效ADC數(shù)據(jù)送至FPGA，有效ADC數(shù)據(jù)由高速觸發(fā)電路產(chǎn)生的觸發(fā)信號(hào)控制，存儲(chǔ)于FPGA的內(nèi)部存儲(chǔ)區(qū)；DSP單元從FPGA的內(nèi)部存儲(chǔ)區(qū)中將有效ADC數(shù)據(jù)讀出，在DSP單元內(nèi)部完成數(shù)據(jù)處理，并將運(yùn)算結(jié)果儲(chǔ)存于大容量RAM內(nèi)。在上述技術(shù)方案的基礎(chǔ)上，所述帶寬控制單元為一組可調(diào)低通濾波器，用于控制通道帶寬的選擇。在上述技術(shù)方案的基礎(chǔ)上，所述帶寬控制單元包括三個(gè)可調(diào)低通濾波器，三個(gè)可調(diào)低通濾波器的帶寬分別為5MHz、15MHz和30MHz。在上述技術(shù)方案的基礎(chǔ)上，所述高速觸發(fā)電路為一高速比較器，高速比較器對(duì)脈沖包絡(luò)進(jìn)行高速比較，更具體的說是對(duì)脈沖包絡(luò)信號(hào)中的脈沖檢波包絡(luò)進(jìn)行高速比較整形，產(chǎn)生與被測(cè)窄脈沖同步的觸發(fā)信號(hào)和與被測(cè)脈沖包絡(luò)信號(hào)在時(shí)間上嚴(yán)格同步的脈沖信號(hào)，該觸發(fā)信號(hào)的作用是觸發(fā)有效ADC數(shù)據(jù)的存儲(chǔ)，該脈沖信號(hào)的作用是用來準(zhǔn)確觸發(fā)高速ADC模塊的A/D轉(zhuǎn)換。在上述技術(shù)方案的基礎(chǔ)上，所述高速比較器型號(hào)為AD96687。在上述技術(shù)方案的基礎(chǔ)上，所述高精度的高速ADC模塊選用型號(hào)為AD6645的14 位、lOOM/s采樣率的A/D轉(zhuǎn)換器，A/D數(shù)據(jù)轉(zhuǎn)換持續(xù)進(jìn)行。在上述技術(shù)方案的基礎(chǔ)上，所述FPGA選用型號(hào)為EP3C55F484的FPGA芯片；高速觸發(fā)電路產(chǎn)生的觸發(fā)信號(hào)控制有效ADC數(shù)據(jù)的存儲(chǔ)，F(xiàn)PGA芯片根據(jù)FPGA內(nèi)部計(jì)數(shù)器的設(shè)置，將計(jì)數(shù)器時(shí)間內(nèi)的ADC數(shù)據(jù)存儲(chǔ)于FPGA的內(nèi)部存儲(chǔ)器。在上述技術(shù)方案的基礎(chǔ)上，所述DSP單元選用型號(hào)為TMS320C6713的DSP芯片，所述大容量RAM選用型號(hào)為ffl~48LC16M16的RAM芯片；DSP單元根據(jù)觸發(fā)信號(hào)上升沿的相對(duì)位置和FPGA內(nèi)部計(jì)數(shù)器的設(shè)置，等待一個(gè)計(jì)數(shù)周期結(jié)束后，從FPGA內(nèi)部存儲(chǔ)器讀取有效ADC 數(shù)據(jù)，并在DSP內(nèi)部進(jìn)行計(jì)算和處理。在上述技術(shù)方案的基礎(chǔ)上，所述DSP單元為32位浮點(diǎn)處理器，且主頻至少為300M/ s ；DSP內(nèi)存儲(chǔ)有用于完成A/D數(shù)據(jù)取樣、各種數(shù)據(jù)補(bǔ)償和校準(zhǔn)的軟件，其中對(duì)二極管的線性度，采用了已有的基于自然樣條插值的功率線性校準(zhǔn)補(bǔ)償算法；對(duì)于頻率響應(yīng)，采用已有的基于線性插值的頻響補(bǔ)償算法；對(duì)于溫度響應(yīng)，采用已有的基于拉格朗日插值的補(bǔ)償算法。在上述技術(shù)方案的基礎(chǔ)上，在小時(shí)基測(cè)量時(shí)，將隨機(jī)取樣電路與FPGA連接，通過多次重復(fù)采樣將窄脈沖還原以提高測(cè)量的分辨率。本發(fā)明所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，可對(duì)最小脈沖寬度為30ns，動(dòng)態(tài)范圍為-27dBm +20dBm的窄脈沖調(diào)制參數(shù)進(jìn)行測(cè)量，而且既可以測(cè)量窄脈沖調(diào)制信號(hào)的時(shí)間參數(shù)，又可以測(cè)量窄脈沖調(diào)制信號(hào)的幅度參數(shù)?？蓽y(cè)量的窄脈沖調(diào)制信號(hào)的時(shí)間參數(shù)包括脈沖寬度、脈沖周期、上升時(shí)間、下降時(shí)間、脈沖頻率、脈沖占空比等；可測(cè)量的窄脈沖調(diào)制信號(hào)的幅度參數(shù)包括峰值功率、均值功率、頂部功率、底部功率、過沖等。


本發(fā)明有如下附圖圖1窄脈沖測(cè)量電路圖，圖2 二極管檢波曲線，圖3 二極管檢波器溫度誤差特性示意圖，圖4窄脈沖調(diào)制幅度參數(shù)測(cè)量，圖5窄脈沖調(diào)制時(shí)間參數(shù)測(cè)量。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。本發(fā)明所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，以圖1所示的窄脈沖測(cè)量電路圖為基礎(chǔ)，其具體步驟為窄脈沖調(diào)制信號(hào)RF首先經(jīng)過雙二極管檢波器進(jìn)行檢波，輸出正、負(fù)兩路的脈沖包絡(luò)信號(hào)，檢波器輸出的兩路脈沖包絡(luò)信號(hào)送至寬帶對(duì)數(shù)放大器進(jìn)行對(duì)數(shù)放大；送至寬帶對(duì)數(shù)放大器進(jìn)行對(duì)數(shù)放大是為了調(diào)整檢波輸出的動(dòng)態(tài)范圍，便于后端通道處理和高速ADC模塊的A/D轉(zhuǎn)換(取樣)；對(duì)數(shù)放大器輸出的信號(hào)經(jīng)過通道運(yùn)放單元線性調(diào)整后，將脈沖的動(dòng)態(tài)范圍調(diào)整至高速ADC模塊的A/D輸入端工作范圍之內(nèi)，通道運(yùn)放單元輸出的信號(hào)分為兩路，其中一路送入帶寬控制單元，另一路通道運(yùn)放單元輸出的信號(hào)送至高速觸發(fā)電路，所述帶寬控制單元為一組可調(diào)低通濾波器，用于控制通道帶寬的選擇；通道帶寬決定了被測(cè)窄脈沖的最小脈沖寬度、脈沖上升時(shí)間等時(shí)間參數(shù)和脈沖動(dòng)態(tài)范圍等幅度參數(shù)，用戶可根據(jù)實(shí)際需求，選擇不同的通道帶寬進(jìn)行測(cè)量；例如通道運(yùn)放單元輸出的信號(hào)一路送入帶寬控制單元，所述帶寬控制單元包括三個(gè)可調(diào)低通濾波器，三個(gè)可調(diào)低通濾波器的帶寬分別為5MHz、15MHz和30MHz。當(dāng)選擇5MHz帶寬的可調(diào)低通濾波器時(shí)，則可測(cè)最小窄脈沖為200ns，最小脈沖功率為-40dBm ；當(dāng)選擇15MHz帶寬的可調(diào)低通濾波器時(shí)，則可測(cè)最小窄脈沖為75ns，最小脈沖功率為-35dBm ；當(dāng)選擇30MHz帶寬的可調(diào)低通濾波器時(shí)，則可測(cè)最小窄脈沖為30ns，最小脈沖功率為-27dBm ；所述高速觸發(fā)電路為一高速比較器，高速比較器對(duì)脈沖包絡(luò)進(jìn)行高速比較，更具體的說是對(duì)脈沖包絡(luò)信號(hào)中的脈沖檢波包絡(luò)進(jìn)行高速比較整形，產(chǎn)生與被測(cè)窄脈沖同步的觸發(fā)信號(hào)和與被測(cè)脈沖包絡(luò)信號(hào)在時(shí)間上嚴(yán)格同步的脈沖信號(hào)，該觸發(fā)信號(hào)的作用是觸發(fā)有效ADC數(shù)據(jù)的存儲(chǔ)，該脈沖信號(hào)的作用是用來準(zhǔn)確觸發(fā)高速ADC模塊的A/D轉(zhuǎn)換(取樣)； 例如可以選用型號(hào)為AD96687的高速比較器；窄脈沖調(diào)制信號(hào)經(jīng)過帶寬調(diào)整以后，送至高精度的高速ADC模塊進(jìn)行模數(shù)(A/D) 轉(zhuǎn)換，高速ADC模塊根據(jù)高速觸發(fā)電路產(chǎn)生的脈沖信號(hào)觸發(fā)A/D轉(zhuǎn)換，例如所述高精度的高速ADC模塊可以選用型號(hào)為AD6645的14位、ΙΟΟΜ/s采樣率的A/D轉(zhuǎn)換器；A/D數(shù)據(jù)轉(zhuǎn)換持續(xù)進(jìn)行； 經(jīng)過高速ADC模塊模數(shù)轉(zhuǎn)換后得到的有效ADC數(shù)據(jù)送至FPGA (現(xiàn)場(chǎng)可編程門陣列)，有效ADC數(shù)據(jù)由高速觸發(fā)電路產(chǎn)生的觸發(fā)信號(hào)控制，存儲(chǔ)于FPGA的內(nèi)部存儲(chǔ)區(qū)；例如所述FPGA可以選用型號(hào)為EP3C55F484的FPGA芯片；高速觸發(fā)電路產(chǎn)生的觸發(fā)信號(hào)控制有效ADC數(shù)據(jù)的存儲(chǔ)，F(xiàn)PGA芯片根據(jù)FPGA內(nèi)部計(jì)數(shù)器的設(shè)置，將計(jì)數(shù)器時(shí)間內(nèi)的ADC數(shù)據(jù)存儲(chǔ)于FPGA的內(nèi)部存儲(chǔ)器； DSP單元從FPGA的內(nèi)部存儲(chǔ)區(qū)中將有效ADC數(shù)據(jù)讀出，在DSP單元內(nèi)部完成數(shù)據(jù)處理，并將運(yùn)算結(jié)果儲(chǔ)存于大容量RAM內(nèi)；例如所述DSP單元可以選用型號(hào)為 TMS320C6713的DSP芯片，所述大容量RAM可以選用型號(hào)為MT48LC16M16的RAM芯片；DSP單元根據(jù)觸發(fā)信號(hào)上升沿的相對(duì)位置和FPGA內(nèi)部計(jì)數(shù)器的設(shè)置，等待一個(gè)計(jì)數(shù)周期結(jié)束后， 從FPGA內(nèi)部存儲(chǔ)器讀取有效ADC數(shù)據(jù)，并在DSP內(nèi)部進(jìn)行計(jì)算和處理。在上述技術(shù)方案的基礎(chǔ)上，為了保證數(shù)據(jù)處理的實(shí)時(shí)性，所述DSP單元為32位浮點(diǎn)處理器，且主頻至少為300M/s。例如可以選擇Ti公司的型號(hào)為TMS320C6713的32位浮點(diǎn)DSP作為處理器，主頻至少為300M/S的32位浮點(diǎn)DSP能夠很好的滿足數(shù)據(jù)處理的要求。在上述技術(shù)方案的基礎(chǔ)上，為了提高窄脈沖測(cè)量的分辨率，在小時(shí)基測(cè)量時(shí)，將隨機(jī)取樣電路與FPGA連接，通過多次重復(fù)采樣將窄脈沖還原以提高測(cè)量的分辨率。在小時(shí)基測(cè)量時(shí)，需要采用隨機(jī)取樣技術(shù)，通過多次重復(fù)采樣將窄脈沖還原，而隨機(jī)取樣電路可實(shí)現(xiàn)隨機(jī)取樣的過程，有效地提高測(cè)量的分辨率。在上述技術(shù)方案的基礎(chǔ)上，在小時(shí)基測(cè)量時(shí)，隨機(jī)取樣電路與FPGA連接后，在 FPGA中，將觸發(fā)信號(hào)上升沿與其后面的第一個(gè)采樣時(shí)鐘上升沿之間的短時(shí)間間隔，送至隨機(jī)取樣電路；在短時(shí)間間隔內(nèi)，對(duì)330pF的電容進(jìn)行充電；在短時(shí)間間隔結(jié)束后，電容放電；通過調(diào)節(jié)充電電阻和放電電阻的阻值，使電容的充、放電時(shí)間比為1 250;通過對(duì)電容充放電的過程，將短時(shí)間間隔擴(kuò)展250倍，將展寬后的時(shí)間間隔送至 FPGA，由IOOMHz的時(shí)鐘計(jì)數(shù)，得到展寬后時(shí)間間隔，短時(shí)間間隔的寬度為展寬后時(shí)間間隔 /250 ；根據(jù)短時(shí)間間隔，通過多次重復(fù)采樣，將窄脈沖還原。在上述技術(shù)方案的基礎(chǔ)上，DSP內(nèi)存儲(chǔ)有用于完成A/D數(shù)據(jù)取樣、各種數(shù)據(jù)補(bǔ)償和校準(zhǔn)的軟件，其中對(duì)二極管的線性度，采用了已有的基于自然樣條插值的功率線性校準(zhǔn)補(bǔ)償算法；對(duì)于頻率響應(yīng)，采用已有的基于線性插值的頻響補(bǔ)償算法；對(duì)于溫度響應(yīng)，采用已有的基于拉格朗日插值的補(bǔ)償算法。二極管檢波器具有非線性的i_V特性，可利用整流將高頻能量轉(zhuǎn)換為直流。在數(shù)學(xué)上，其檢波特性服從二極管檢波方程i = Is(eav_l)，如圖2所示。且二極管檢波器輸出功率對(duì)環(huán)境溫度有不同的響應(yīng)，如圖3所示。為了保證功率測(cè)量的準(zhǔn)確，本發(fā)明軟件對(duì)二極管的線性度、頻率響應(yīng)和溫度響應(yīng)進(jìn)行補(bǔ)償，保證脈沖功率測(cè)量的準(zhǔn)確度。相對(duì)于采用頻率測(cè)量法和寬帶檢波器+寬帶示波器的測(cè)量方法，本發(fā)明采用寬帶二極管檢波電路和寬帶通道組合設(shè)計(jì)方案，可以有效地拓寬脈沖測(cè)量的動(dòng)態(tài)范圍；并采用軟件對(duì)二極管的線性、頻響和溫度響應(yīng)的特性進(jìn)行補(bǔ)償設(shè)計(jì)，可保證脈沖參數(shù)測(cè)量的準(zhǔn)確度；采用高速A/D取樣和高速DSP，可實(shí)時(shí)采樣和處理窄脈沖調(diào)制的數(shù)據(jù)，并實(shí)時(shí)顯示窄脈沖的時(shí)域波形。 因此本發(fā)明能夠準(zhǔn)確測(cè)量各種脈沖參數(shù)脈沖寬度、脈沖周期、脈沖上升時(shí)間、脈沖下降時(shí)間等時(shí)間參數(shù)(如圖4所示)；峰值功率、均值功率、頂部功率、底部功率、過沖等幅度參數(shù)(如圖5所示)。
權(quán)利要求
1.一種準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于窄脈沖調(diào)制信號(hào)RF首先經(jīng)過雙二極管檢波器進(jìn)行檢波，輸出正、負(fù)兩路的脈沖包絡(luò)信號(hào)，檢波器輸出的兩路脈沖包絡(luò)信號(hào)送至寬帶對(duì)數(shù)放大器進(jìn)行對(duì)數(shù)放大； 對(duì)數(shù)放大器輸出的信號(hào)經(jīng)過通道運(yùn)放單元線性調(diào)整后，將脈沖的動(dòng)態(tài)范圍調(diào)整至高速 ADC模塊的A/D輸入端工作范圍之內(nèi)，通道運(yùn)放單元輸出的信號(hào)分為兩路，其中一路送入帶寬控制單元，另一路通道運(yùn)放單元輸出的信號(hào)送至高速觸發(fā)電路，窄脈沖調(diào)制信號(hào)經(jīng)過帶寬調(diào)整以后，送至高精度的高速ADC模塊進(jìn)行模數(shù)轉(zhuǎn)換，高速 ADC模塊根據(jù)高速觸發(fā)電路產(chǎn)生的脈沖信號(hào)觸發(fā)A/D轉(zhuǎn)換，經(jīng)過高速ADC模塊模數(shù)轉(zhuǎn)換后得到的有效ADC數(shù)據(jù)送至FPGA，有效ADC數(shù)據(jù)由高速觸發(fā)電路產(chǎn)生的觸發(fā)信號(hào)控制，存儲(chǔ)于FPGA的內(nèi)部存儲(chǔ)區(qū)；DSP單元從FPGA的內(nèi)部存儲(chǔ)區(qū)中將有效ADC數(shù)據(jù)讀出，在DSP單元內(nèi)部完成數(shù)據(jù)處理， 并將運(yùn)算結(jié)果儲(chǔ)存于大容量RAM內(nèi)。
2.如權(quán)利要求1所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于所述帶寬控制單元為一組可調(diào)低通濾波器，用于控制通道帶寬的選擇。
3.如權(quán)利要求2所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于所述帶寬控制單元包括三個(gè)可調(diào)低通濾波器，三個(gè)可調(diào)低通濾波器的帶寬分別為5MHz、15MHz和30MHz。
4.如權(quán)利要求1所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于所述高速觸發(fā)電路為一高速比較器，高速比較器對(duì)脈沖包絡(luò)進(jìn)行高速比較，更具體的說是對(duì)脈沖包絡(luò)信號(hào)中的脈沖檢波包絡(luò)進(jìn)行高速比較整形，產(chǎn)生與被測(cè)窄脈沖同步的觸發(fā)信號(hào)和與被測(cè)脈沖包絡(luò)信號(hào)在時(shí)間上嚴(yán)格同步的脈沖信號(hào)，該觸發(fā)信號(hào)的作用是觸發(fā)有效ADC數(shù)據(jù)的存儲(chǔ)， 該脈沖信號(hào)的作用是用來準(zhǔn)確觸發(fā)高速ADC模塊的A/D轉(zhuǎn)換。
5.如權(quán)利要求4所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于所述高速比較器型號(hào)為AD96687。
6.如權(quán)利要求1所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于所述高精度的高速ADC模塊選用型號(hào)為AD6645的14位、ΙΟΟΜ/s采樣率的A/D轉(zhuǎn)換器，A/D數(shù)據(jù)轉(zhuǎn)換持續(xù)進(jìn)行。
7.如權(quán)利要求1所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于所述FPGA選用型號(hào)為EP3C55F484的FPGA芯片；高速觸發(fā)電路產(chǎn)生的觸發(fā)信號(hào)控制有效ADC數(shù)據(jù)的存儲(chǔ)， FPGA芯片根據(jù)FPGA內(nèi)部計(jì)數(shù)器的設(shè)置，將計(jì)數(shù)器時(shí)間內(nèi)的ADC數(shù)據(jù)存儲(chǔ)于FPGA的內(nèi)部存儲(chǔ)器。
8.如權(quán)利要求1所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于所述DSP單元選用型號(hào)為TMS320C6713的DSP芯片，所述大容量RAM選用型號(hào)為ffl~48LC16M16的RAM芯片；DSP單元根據(jù)觸發(fā)信號(hào)上升沿的相對(duì)位置和FPGA內(nèi)部計(jì)數(shù)器的設(shè)置，等待一個(gè)計(jì)數(shù)周期結(jié)束后，從FPGA內(nèi)部存儲(chǔ)器讀取有效ADC數(shù)據(jù)，并在DSP內(nèi)部進(jìn)行計(jì)算和處理。
9.如權(quán)利要求1所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于所述DSP單元為32位浮點(diǎn)處理器，且主頻至少為300M/S ；DSP內(nèi)存儲(chǔ)有用于完成A/D數(shù)據(jù)取樣、各種數(shù)據(jù)補(bǔ)償和校準(zhǔn)的軟件，其中對(duì)二極管的線性度，采用了已有的基于自然樣條插值的功率線性校準(zhǔn)補(bǔ)償算法； 對(duì)于頻率響應(yīng)，采用已有的基于線性插值的頻響補(bǔ)償算法； 對(duì)于溫度響應(yīng)，采用已有的基于拉格朗日插值的補(bǔ)償算法。
10.如權(quán)利要求1所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，其特征在于在小時(shí)基測(cè)量時(shí)，將隨機(jī)取樣電路與FPGA連接，通過多次重復(fù)采樣將窄脈沖還原以提高測(cè)量的分辨率。
全文摘要
本發(fā)明涉及一種準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，窄脈沖調(diào)制信號(hào)RF依次經(jīng)過雙二極管檢波器、對(duì)數(shù)放大器、通道運(yùn)放單元后分為兩路信號(hào)，一路經(jīng)帶寬控制單元送入高速ADC模塊進(jìn)行模數(shù)轉(zhuǎn)換，另一路送至高速觸發(fā)電路，高速ADC模塊根據(jù)高速觸發(fā)電路產(chǎn)生的脈沖信號(hào)觸發(fā)A/D轉(zhuǎn)換，得到的有效ADC數(shù)據(jù)送至FPGA，且根據(jù)高速觸發(fā)電路產(chǎn)生的觸發(fā)信號(hào)存儲(chǔ)于FPGA內(nèi)；DSP單元從FPGA中讀出有效ADC數(shù)據(jù)，完成數(shù)據(jù)處理后將運(yùn)算結(jié)果儲(chǔ)存于大容量RAM內(nèi)。本發(fā)明所述的準(zhǔn)確測(cè)量窄脈沖調(diào)制參數(shù)的方法，可對(duì)最小脈沖寬度為30ns，動(dòng)態(tài)范圍為-27～+20dBm的窄脈沖調(diào)制參數(shù)進(jìn)行測(cè)量，而且既可以測(cè)量窄脈沖調(diào)制信號(hào)的時(shí)間參數(shù)，又可以測(cè)量窄脈沖調(diào)制信號(hào)的幅度參數(shù)。
文檔編號(hào)G01R29/06GK102508045SQ20111032151
公開日2012年6月20日 申請(qǐng)日期2011年10月21日 優(yōu)先權(quán)日2010年12月20日
發(fā)明者寧澤洪, 徐達(dá)旺, 李金山, 董占勇 申請(qǐng)人:中國電子科技集團(tuán)公司第四十一研究所