專利名稱：一種脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于雷達(dá)工程技術(shù)領(lǐng)域，涉及一種信號產(chǎn)生裝置，具體來講是一種脈壓雷達(dá)體制下中頻射頻通用目標(biāo)模擬器。
背景技術(shù)：
雷達(dá)目標(biāo)模擬器是實(shí)現(xiàn)雷達(dá)回波信號中目標(biāo)信息的模擬裝置，用于在產(chǎn)品研制與調(diào)試階段雷達(dá)系統(tǒng)前端尚不具備或者基于節(jié)省試驗(yàn)成本的情況下，對雷達(dá)系統(tǒng)后端進(jìn)行評估和檢測。雷達(dá)目標(biāo)回波信號主要包括三種有效信息幅度信息，是由目標(biāo)距離、目標(biāo)反射截面積(RCQ、天線方向圖調(diào)制等因素變化帶來的；頻域信息，即運(yùn)動目標(biāo)引起的多普勒頻移 (fd)；時域信息，即運(yùn)動目標(biāo)距離改變引起的回波時間延時。雷達(dá)目標(biāo)模擬器模擬以上各種信息，其參數(shù)設(shè)置需要靈活方便，該需求使得數(shù)字實(shí)現(xiàn)的方式更為適宜，而在所有模擬信息中，模擬運(yùn)動目標(biāo)引起的多普勒頻移(fd)是關(guān)鍵點(diǎn)。目前行業(yè)內(nèi)有主要四種技術(shù)DDS技術(shù)實(shí)現(xiàn)，F(xiàn)PGA技術(shù)實(shí)現(xiàn)，通用計(jì)算機(jī)技術(shù)實(shí)現(xiàn)及通用計(jì)算機(jī)與DSP技術(shù)結(jié)合來實(shí)現(xiàn)。DDS技術(shù)是隨著數(shù)字技術(shù)快速發(fā)展緊步跟進(jìn)的新技術(shù)，它采用全數(shù)字結(jié)構(gòu)，具有寬的相對頻帶、精確的頻率分辨率、極快的頻率轉(zhuǎn)換速度、低相位噪聲等優(yōu)點(diǎn)，因此成為目前雷達(dá)模擬器設(shè)計(jì)的主流方式。目前采用DDS技術(shù)實(shí)現(xiàn)的兩類目標(biāo)模擬器1、FPGA (現(xiàn)場可編程邏輯陣列)+DDS (直接數(shù)字頻率合成)+DQUC (直接正交上變頻)電路。該方式在視頻段運(yùn)用FPGA控制DDS產(chǎn)生多普勒頻率fd，fd與接收機(jī)差頻信號f。 經(jīng)過DQUC電路，產(chǎn)生一個受fd調(diào)制的模擬回波信號&+4或&-4。兩者模擬目標(biāo)的移動方向，fo+fd代表“近前”，f0"fd代表“遠(yuǎn)離”。如圖1所示，DQUC電路雖然完成并選取了上下某個邊帶的信號，但仍然存在的載頻泄露和無用邊帶信息是與現(xiàn)實(shí)情況不符的，且DQUC電路調(diào)試不便，易出現(xiàn)一個目標(biāo)“遠(yuǎn)去”與“近前”同時出現(xiàn)的困擾。2、FPGA (現(xiàn)場可編程邏輯陣列)+雙DDS (直接數(shù)字頻率合成)+混頻濾波電路。如圖2所示，該方式在中頻段運(yùn)用兩個DDS產(chǎn)生不同頻率的信號f\、f2，分別與雷達(dá)本振信號 Fl經(jīng)上變頻器得到兩個本振信號Fu、&2 ；同時模擬器會接收到一個射頻信號Fs，F(xiàn)s信號先與FLl下變頻，經(jīng)可控時間延遲電路再與R2上變頻，利用兩次變頻得到一個與Fs相差fd的射頻信號，fd即為模擬的多普勒頻率，其實(shí)質(zhì)為兩片DDS產(chǎn)生的頻率差f2_f1;該方式利用中頻混頻濾波的思路巧妙的濾除了無用邊帶的困擾，但該方式的電路過為復(fù)雜，增加了體積和成本。因此，研究一種電路簡單且能夠更加真實(shí)地模擬現(xiàn)況的模擬器是非常有必要的。

發(fā)明內(nèi)容
針對上述兩類模擬器存在的缺陷或不足，本發(fā)明的目的在于，提供一種脈壓雷達(dá)
4中頻射頻通用目標(biāo)模擬器，該模擬器模擬多普勒頻率fd的產(chǎn)生僅用1片F(xiàn)PGA和1片DDS來完成，無需DQUC電路或更多的DDS芯片及混頻濾波電路，同時，本發(fā)明的模擬器能夠更加真實(shí)地模擬現(xiàn)況。為了實(shí)現(xiàn)上述功能，本發(fā)明采用如下的技術(shù)解決方案一種脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，其特征在于，包括電源模塊、基準(zhǔn)源產(chǎn)生模塊、控制顯示模塊、中頻模擬信號產(chǎn)生模塊、幅度調(diào)整模塊和混頻濾波模塊；幅度調(diào)整模塊分為A幅度調(diào)整模塊和B幅度調(diào)整模塊兩個子模塊，混頻濾波模塊分為A混頻濾波模塊和B混頻濾波模塊兩個子模塊，其中，電源模塊連接其余各模塊，基準(zhǔn)源產(chǎn)生模塊分別連接控制顯示模塊、中頻模擬信號產(chǎn)生模塊，控制顯示模塊分別連接中頻模擬信號產(chǎn)生模塊、A 幅度調(diào)整模塊、B幅度調(diào)整模塊；中頻模擬信號產(chǎn)生模塊的輸出端分別連接A幅度調(diào)整模塊和B幅度調(diào)整模塊，A幅度調(diào)整模塊的輸出端連接A混頻濾波模塊，B幅度調(diào)整模塊的輸出端連接B混頻濾波模塊。所述的基準(zhǔn)源產(chǎn)生模塊包括恒溫晶振、第一功分器、第一放大器、第二放大器、第三放大器，其中，所述恒溫晶振的輸出端連接所述第一功分器，第一功分器的三路輸出端分別連接所述第一放大器、第二放大器和第三放大器；所述的控制顯示模塊包括控制面板、FPGA和顯示屏，所述控制面板、FPGA和顯示屏依次相連；所述的中頻模擬信號產(chǎn)生模塊包括DDS芯片和第二功分器；所述DDS芯片的輸出端連接所述第二功分器；所述A幅度調(diào)整模塊由第四放大器、第一數(shù)控衰減器，第三數(shù)控衰減器依次相連構(gòu)成，所述B幅度調(diào)整模塊由第五放大器、第二數(shù)控衰減器，第四數(shù)控衰減器依次相連構(gòu)成；所述A混頻濾波模塊由第一混頻器、第六放大器和第一濾波器依次相連構(gòu)成；B混頻濾波模塊由第二混頻器、第七放大器和第二濾波器依次相連構(gòu)成；其中，第一放大器的輸出端連接到外部的信號處理器作為基準(zhǔn)信號外部輸出，第二放大器的輸出端連接控制顯示模塊的FPGA ；第三放大器的輸出端連接中頻模擬目標(biāo)信號產(chǎn)生模塊的DDS ；控制顯示模塊的FPGA的輸出端分別連接中頻模擬目標(biāo)信號產(chǎn)生模塊的DDS、幅度調(diào)整模塊的第一數(shù)控衰減器，第三數(shù)控衰減器、第二數(shù)控衰減器、第四數(shù)控衰減器、外部的頻率綜合器和外部的信號處理器；中頻模擬目標(biāo)信號產(chǎn)生模塊的第二功分器的輸出端分別連接幅度調(diào)整模塊中的第四放大器和第五放大器；幅度調(diào)整模塊的第三數(shù)控衰減器的輸出端連接A混頻濾波模塊中的第一混頻器的中頻信號輸入端，第四數(shù)控衰減器的輸出端連接B混頻濾波模塊中的第二混頻器的中頻信號輸入端；另外，第三數(shù)控衰減器、第四數(shù)控衰減器分別連接外部的信號處理器；外部的頻率綜合器的輸出端分別連接到混頻濾波模塊的第一混頻器和第二混頻器的射頻信號輸入端；第一濾波器和第二濾波器的輸出端分別連接外部的雷達(dá)接收機(jī)。所述的恒溫晶振選用S0X018-A100M，第一功分器選用AD4PS-1+，第一放大器、第二放大器、第三放大器均選用HMC479MP86E。
所述的FPGA采用EP1C6T144I7N，顯示屏采用128*64像素的單色OLED屏。所述的DDS芯片選用AD9854ASQ，第二功分器選用ADP-2-1W+的功分器。所述的第一數(shù)控衰減器、第二數(shù)控衰減器、第三數(shù)控衰減器和第四數(shù)控衰減器均采用6位數(shù)控衰減器HMC542LP4E。所述的混頻器均采用HMC175MS8E，濾波器均采用-IdB帶寬120MHz的帶通濾波器。本發(fā)明的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器與傳統(tǒng)的模擬器相比，具有如下特占.
^ \\\ ·1、去除了傳統(tǒng)的DQUC(直接正交上變頻)電路或更多的DDS芯片，電路簡化，調(diào)試方便，避免了 I/Q兩路幅度平衡，相位平衡，消除多普勒頻率中的直流偏置以及兩片DDS的同步使用的調(diào)試工作，節(jié)省了調(diào)試時間，縮短了開發(fā)周期，并徹底消除了無用邊帶和載頻信息的干擾。2、在中頻模擬器中加入了混頻濾波模塊，使得中頻模擬信號可以上變頻至射頻段，集中頻和射頻于一體，豐富了模擬器的功能，既可輸出供信號處理器使用，也可供雷達(dá)接收機(jī)使用。3、省去了傳統(tǒng)的建立天線模型的程序設(shè)計(jì)工作，卻更接近產(chǎn)品的實(shí)際使用狀態(tài)。 將實(shí)裝天線的測量數(shù)據(jù)求均值制成真值表，由控制電路實(shí)時查表寫入兩路數(shù)控衰減器，利用比幅測角的原理實(shí)現(xiàn)目標(biāo)方位信息的模擬，數(shù)據(jù)真實(shí)，頻譜純凈，針對性強(qiáng)。


圖1為現(xiàn)有技術(shù)DQUC電路原理及輸出頻譜特性，其中，圖1(a)為DQUC電路原理框圖，其中，f0為接收機(jī)差頻信號，f0+fd為模擬目標(biāo)中頻信號；圖1 (b)為DQUC電路輸出頻譜特性。圖2為現(xiàn)有技術(shù)中的雙DDS變頻電路原理框圖。圖3為中頻模擬目標(biāo)信號產(chǎn)生模塊的輸出信號特征，其中，圖3(a)為DDS輸出信號時域特性，圖3(b)為DDS輸出頻譜寬帶特性，圖3(c)為DDS輸出頻譜窄帶特性。圖4為中頻射頻通用目標(biāo)模擬器原理框圖。圖5為本發(fā)明各模塊內(nèi)部框圖，其中，圖5(a)為基準(zhǔn)源產(chǎn)生模塊框圖，圖5 (b)為控制顯示模塊框圖，圖5(c)為中頻模擬信號產(chǎn)生模塊框圖，圖5(d)為幅度調(diào)整模塊框圖， 圖5(e)為混頻濾波模塊框圖。圖6為數(shù)控衰減器真值表構(gòu)圖；以下結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。
具體實(shí)施例方式如圖4所示，本發(fā)明的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，包括電源模塊1、基準(zhǔn)源產(chǎn)生模塊2、控制顯示模塊3、中頻模擬信號產(chǎn)生模塊4、幅度調(diào)整模塊和混頻濾波模塊； 幅度調(diào)整模塊分為A幅度調(diào)整模塊5-1和B幅度調(diào)整模塊5-2兩個子模塊，混頻濾波模塊分為A混頻濾波模塊6-1和B混頻濾波模塊6-2兩個子模塊，其中，電源模塊1連接其余各模塊，基準(zhǔn)源產(chǎn)生模塊2分別連接控制顯示模塊3、中頻模擬信號產(chǎn)生模塊4，控制顯示模塊 3分別連接中頻模擬信號產(chǎn)生模塊4、A幅度調(diào)整模塊5-1、B幅度調(diào)整模塊5-2 ；中頻模擬信號產(chǎn)生模塊4的輸出端分別連接A幅度調(diào)整模塊5-1和B幅度調(diào)整模塊5-2，A幅度調(diào)整模塊5-1的輸出端連接A混頻濾波模塊6-1，Β幅度調(diào)整模塊5-2的輸出端連接B混頻濾波模塊6-2。電源模塊1 為其他模塊供電，包括外部的電源適配器和內(nèi)部的三端穩(wěn)壓器。電源適配器用以將AC220V轉(zhuǎn)換成DC7. 5V，額定電流為5A ；三端穩(wěn)壓器分別為MC7805BD2TG、 SPX1117M3-3. 3、SPX1117M3-1. 5，產(chǎn)生3種低紋波噪聲的電壓輸出，分別為5V，3. 3V，1. 5V?；鶞?zhǔn)源產(chǎn)生模塊2 用以產(chǎn)生正弦波信號，并將該正弦波信號分配為3路分別進(jìn)行放大處理，以滿足控制顯示模塊3、中頻模擬信號產(chǎn)生模塊4及外部的信號處理器使用。如圖5(a)所示，基準(zhǔn)源產(chǎn)生模塊2包括恒溫晶振21、第一功分器22、第一放大器 23、第二放大器M、第三放大器25，其中，恒溫晶振的輸出端連接第一功分器22，第一功分器22的三路輸出端分別連接第一放大器23、第二放大器M、第三放大器25。其中，恒溫晶振選用成都天傲公司的S0X018-A100M，其頻率輸出為100MHz，輸出幅度約13dBm，頻率溫度穩(wěn)定度小于士7X10—8，相位噪聲小于-140dBC/100MHz。第一功分器22選用MINI公司的AD4PS-1+，插入損耗0. 55dB,隔離度約34dB。第一放大器23、第二放大器M、第三放大器25均選用HITTITE公司的HMC479MP86E，其噪聲系數(shù)低，小封裝，增益15dB，IOOMHz最大輸出可達(dá)20dBm?？刂骑@示模塊3 用以為用戶提供人機(jī)交互界面及顯示界面，并根據(jù)用戶設(shè)置的參數(shù)對中頻模擬信號產(chǎn)生模塊4、幅度調(diào)整模塊進(jìn)行時序控制；如圖5(b)所示，控制顯示模塊3包括控制面板31、FPGA32和顯示屏33，控制面板 3UFPGA32和顯示屏33依次相連。其中，控制面板31可根據(jù)需要制作，F(xiàn)PGA32用以完成時序控制指令，采用ALTERA 公司的EP1C6T144I7N，價(jià)格低廉，簡單易用。顯示屏33采用128*64像素的單色OLED屏。中頻模擬信號產(chǎn)生模塊4 用以產(chǎn)生模擬目標(biāo)引起的多普勒頻移fd和距離引起的時間延遲差仁的中頻脈沖調(diào)制信號fp，并將該信號功分兩路(即信號09-1、09-2)輸出到幅度調(diào)整模塊。如圖5 (c)所示，中頻模擬信號產(chǎn)生模塊4包括DDS芯片41和第二功分器42 ；DDS 芯片的輸出端連接第二功分器42。其中，DDS芯片41選用ADI公司的AD9854ASQ。第二功分器42選用MINI公司的 ADP-2-1W+，插入損耗0. 18dB,隔離度約44dB。模擬多普勒頻率產(chǎn)生及距離信息的實(shí)時變化原理如下線性調(diào)頻模式下，假設(shè)雷達(dá)發(fā)射信號為Ui (t) =AXa (t) cos (2 π Ft+k π t2) a(t) = 1 (0 ^ t ^ τ )(1)式(1)中A為振幅，F(xiàn)為工作頻率，k為調(diào)頻斜率，τ為發(fā)射脈寬；天線接收回波信號經(jīng)混頻濾波后的中頻表達(dá)式為s (t) = A ‘ Xg(Q)a (t-tr) cos [(2 π (f0+fd) (t_tr) +k π (t_tr)2] (2)其中tr= 2R/C(3)式(2)、(3)中A'為回波振幅，fQ為接收機(jī)差頻信號，、為回波相對發(fā)射脈沖的延時，k為調(diào)頻斜率，fd為多普勒頻率，R為目標(biāo)距離，C為光速。另有fd = 2Vd/X(4)
Vd為目標(biāo)徑向速度，λ為雷達(dá)系統(tǒng)工作波長R = Vdt(5)式(5)中R為目標(biāo)距離由式(3)、(4)和(5)可得δ tr = 2Rn/C-2Rn^/C = fd λ T/C(6)式(6)中H1為第η和第η_1兩個相鄰回波脈沖信號反映的目標(biāo)距離，δ tr為相鄰兩個回波脈沖信號時間延時之差。由式(6)可看出δ、值隨fd變化而變化，即模擬目標(biāo)的初始距離確定后，利用計(jì)數(shù)器對每一個線性調(diào)頻脈沖信號做一個依照fd值而存在的δ tr積累，即可實(shí)現(xiàn)模擬目標(biāo)距離變化與多普勒頻率fd的自關(guān)聯(lián)。如圖三(a)所示，由于δ、的存在，兩個相鄰回波脈沖信號相對于發(fā)射脈沖信號(RF)的時間延遲與發(fā)生了變化，fd為正值，δ tr即為正值，< trl ;fd為負(fù)值，δ tr即為負(fù)值，tr2 > trl。同時，由式( 可見，每經(jīng)過一個調(diào)頻脈沖周期T，由多普勒頻率引起的接收信號相位增加δ φ =2JifdT，因此，在產(chǎn)生的滿足延時特性的線性調(diào)頻基礎(chǔ)上，每一個線性調(diào)頻周期增加一個固定的相位值S Φ就可完成多普勒頻移的功能。如圖3(a)所示，由于δ φ 的存在，經(jīng)過一個調(diào)頻脈沖周期Τ，回波脈沖信號的初始相位Φ發(fā)生了變化，fd為正值，初始相位Φ減?。籪d為負(fù)值，初始相位Φ增加。圖3 (b)、圖3 (c)為DDS芯片41的輸出頻譜特性，由于采用直接頻率合成f^+fd的方法，所以不會出現(xiàn)差頻信號fo和無用邊帶信號fcrfd的干擾問題，圖中虛線所示的差頻信號fo僅作指示，實(shí)際中不存在。幅度調(diào)整模塊用以將中頻模擬信號產(chǎn)生模塊4輸出的中頻脈沖調(diào)頻信號09-1、 09-2進(jìn)行同步衰減，加入模擬目標(biāo)距離引起的幅度變化以及方位信息，得到調(diào)整后的中頻模擬信號fA、fB。幅度調(diào)整模塊分為A幅度調(diào)整模塊5-1和B幅度調(diào)整模塊5-2兩個子模塊；如圖 5(d)所示，第四放大器51-1、第一數(shù)控衰減器52-1，第三數(shù)控衰減器53-1依次相連構(gòu)成A 幅度調(diào)整模塊5-1 ；第五放大器51-2、第二數(shù)控衰減器52-2，第四數(shù)控衰減器53_2依次相連構(gòu)成B幅度調(diào)整模塊5-2。其中，數(shù)控衰減器均采用HITTITE公司的6位數(shù)控衰減器HMC542LP4E，步進(jìn)為 0. 5dB ；第一數(shù)控衰減器52-1、第二數(shù)控衰減器52-2用來模擬距離變化對回波信號強(qiáng)度的影響，第三數(shù)控衰減器53-1、第四數(shù)控衰減器53-2利用比幅測角原理對目標(biāo)方位信息進(jìn)行模擬。混頻濾波模塊該模塊用以將調(diào)整后的中頻目標(biāo)模擬信號fA、fB上變頻至射頻目標(biāo)模擬信號FA、!V混頻濾波模塊包括A混頻濾波模塊6-1和B混頻濾波模塊6-2兩個子模塊；如圖 5 (e)所示，第一混頻器61-1、第六放大器62-1和第一濾波器63_1依次相連構(gòu)成A混頻濾波模塊6-1 ；第二混頻器61-2、第七放大器62-2和第二濾波器63_2依次相連構(gòu)成B混頻濾波模塊6-2。其中，混頻器均采用HITTITE公司的HMC175MS8E，變頻損耗8dB，隔離度不低于 30dB。濾波器均采用-IdB帶寬120MHz，帶外抑制大于70dBc的帶通濾波器。
上述各模塊的連接關(guān)系如下第一放大器23的輸出端連接到外部的信號處理器作為基準(zhǔn)信號外部輸出，第二放大器M的輸出端連接控制顯示模塊3的FPGA 32 ；第三放大器25的輸出端連接中頻模擬目標(biāo)信號產(chǎn)生模塊4的DDS 41 ；控制顯示模塊3的FPGA 32的輸出端分別連接中頻模擬目標(biāo)信號產(chǎn)生模塊4的 DDS 41、幅度調(diào)整模塊的第一數(shù)控衰減器52-1、第三數(shù)控衰減器53-1、第二數(shù)控衰減器
52-2、第四數(shù)控衰減器53-2、外部的頻率綜合器和外部的信號處理器；中頻模擬目標(biāo)信號產(chǎn)生模塊4的第二功分器42的輸出端分別連接幅度調(diào)整模塊中的第四放大器51-1和第五放大器51-2 ；幅度調(diào)整模塊的第三數(shù)控衰減器53-1的輸出端連接A混頻濾波模塊6-1中的第一混頻器61-1的中頻信號輸入端，第四數(shù)控衰減器53-2的輸出端連接B混頻濾波模塊 6-2中的第二混頻器61-2的中頻信號輸入端；另外，第三數(shù)控衰減器53-1、第四數(shù)控衰減器
53-2分別連接外部的信號處理器。外部的頻率綜合器的輸出端分別連接到混頻濾波模塊的第一混頻器61-1和第二混頻器61-2的射頻信號輸入端；另外，第一濾波器63-1和第二濾波器63-2的輸出端分別連接外部的雷達(dá)接收機(jī)。本發(fā)明的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器的工作流程如下該脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器可在中頻和射頻段進(jìn)行切換。在中頻模式下，控制顯示模塊3中的FPGA 32不向外部頻率綜合器發(fā)出任何指令，頻率綜合器本振無輸出，射頻段無輸出。在射頻模式下，外部頻綜模塊接收到控制顯示模塊3中FPGA 32發(fā)出的 07指令，頻率綜合器輸出的本振信號FJ即信號08-1、08-幻與來自A、B幅度調(diào)整模塊調(diào)整后的中頻模擬信號06-1、06-2分別在A、B混頻濾波模塊中實(shí)現(xiàn)變頻，該模式下中頻模擬信號依然可以使用。本發(fā)明的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器的工作流程啟動電源模塊1;基準(zhǔn)源產(chǎn)生模塊2的恒溫晶振21產(chǎn)生正弦波信號，第一功分器22將該正弦波信號分為3路IOOMHz正弦波信號01、02、03，正弦波信號01作為相參基準(zhǔn)信號外部輸出到信號處理器，正弦波信號02發(fā)送到控制顯示模塊3中的FPGA 32作為參考時鐘，正弦波信號 03給中頻模擬目標(biāo)信號產(chǎn)生模塊4中的DDS 41作為參考時鐘；操作人員通過控制顯示模塊3中的控制面板31對FPGA 32發(fā)出信號，顯示屏32 顯示有效指令，F(xiàn)PGA 32將時序控制指令04輸出至中頻模擬目標(biāo)信號產(chǎn)生模塊4中的DDS 41 ；FPGA 32將時序控制信號05-1發(fā)送到A幅度調(diào)整模塊5-1中的第一數(shù)控衰減器52-1和第三數(shù)控衰減器53-1，F(xiàn)PGA 32將時序控制信號05_2發(fā)送到B幅度調(diào)整模塊中的第二數(shù)控衰減器52-2和第四數(shù)控衰減器53-2 ；FPGA 32將時序控制指令12輸出至外部信號處理器； 如果工作在射頻模式下，F(xiàn)PGA 32還需將時序控制指令07輸出給外部的頻率綜合器。中頻模式下，中頻模擬目標(biāo)信號產(chǎn)生模塊4中的DDS 41接收正弦波信號03、時序控制指令04，輸出中頻信號，該中頻信號經(jīng)第二功分器42分為兩路中頻脈沖調(diào)制信號 09-1,09-2,中頻脈沖調(diào)制信號09-1被發(fā)送到幅度調(diào)整模塊5的第四放大器51_1，然后依次進(jìn)入第一數(shù)控衰減器52-1、第三數(shù)控衰減器53-1，同時，第一數(shù)控衰減器52-1、第三數(shù)控衰減器53-1接收時序控制指令05-1，中頻脈沖調(diào)制信號09-1經(jīng)過距離、方位幅度調(diào)整后， 得到調(diào)整后的目標(biāo)中頻模擬信號11-1到達(dá)外部信號處理器；同理，中頻脈沖調(diào)制信號09-2 被發(fā)送到第五放大器51-2，然后依次進(jìn)入第二數(shù)控衰減器、第四數(shù)控衰減器53-2，同時，第二數(shù)控衰減器52-2、第四數(shù)控衰減器53-2接收時序控制指令05-2，中頻脈沖調(diào)制信號09-2 經(jīng)過距離、方位幅度調(diào)整后，得到調(diào)整后的中頻模擬信號11-2到達(dá)外部的信號處理器。射頻模式下，控制顯示模塊3中的控制面板31對FPGA 32發(fā)出信號，F(xiàn)PGA 32將時序控制指令07輸入給外部的頻率綜合器，頻率綜合器接收時序控制指令07后輸出兩路本振信號FJ即信號08-1和08-2)，并將本振信號08-1發(fā)送到A混頻濾波模塊6_1的第一混頻器61-1，將本振信號08-2發(fā)送到B混頻濾波模塊6-2的第二混頻器61_2，同時，第一混頻器61-1接收來自A幅度調(diào)整模塊5-1中第三數(shù)控衰減器53-1輸出的調(diào)整后的中頻模擬信號fA(即信號06-1)、第二混頻器61-2接收來自B幅度調(diào)整模塊5-2中第四數(shù)控衰減器53-2輸出的調(diào)整后的中頻模擬信號fB (即信號06-2)；第一混頻器61-1輸出信號依次經(jīng)過第六放大器62-1和第一濾波器63-1變?yōu)槟M目標(biāo)的射頻信號Fa (即信號10-1)；第二混頻器61-2輸出信號依次經(jīng)第七放大器62-2和第二濾波器63-2變?yōu)槟M目標(biāo)的射頻信號 Fb (即信號10-2)，模擬目標(biāo)的射頻信號10-1、10-2分別被發(fā)送到外部雷達(dá)接收機(jī)。圖6為以天線真實(shí)數(shù)據(jù)制作的真值表圖形形式，將實(shí)裝天線的測量數(shù)據(jù)求均值制成真值表，由控制電路FPGA實(shí)時查找真值表并將指令寫入兩路數(shù)控衰減器，第三數(shù)控衰減器53-1、第四數(shù)控衰減器53-2接收到控制顯示模塊3發(fā)送的時序控制指令05-1和05_2， 對來自第一數(shù)控衰減器52-1、第四數(shù)控衰減器52-2的信號進(jìn)行同步調(diào)整，該方式利用比幅測角的原理，模擬出目標(biāo)在相鄰天線A、B的實(shí)時幅度值，從而得到目標(biāo)方位信息，圖中，A路衰減值曲線模擬了 A路天線方向圖，B路衰減值曲線模擬了 B路天線方向圖。本發(fā)明通過對DDS功能的深層開發(fā)，直接輸出一個含有移動目標(biāo)多普勒頻率&及距離引起的時間延遲仁的中頻脈沖調(diào)制信號fp，同時利用比幅測角的原理將以天線真實(shí)數(shù)據(jù)制作的真值表實(shí)時寫入兩路衰減器，然后fp功分兩路經(jīng)過兩路衰減器完成目標(biāo)方位信息的模擬。因此，本發(fā)明的方法電路簡單，輸出信號頻譜指標(biāo)優(yōu)良，不存在無用邊帶信息的干擾，模擬效果接近實(shí)際使用狀態(tài)。
權(quán)利要求
1.一種脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，其特征在于，包括電源模塊(1)、基準(zhǔn)源產(chǎn)生模塊O)、控制顯示模塊(3)、中頻模擬信號產(chǎn)生模塊G)、幅度調(diào)整模塊和混頻濾波模塊；幅度調(diào)整模塊分為A幅度調(diào)整模塊(5-1)和B幅度調(diào)整模塊(5- 兩個子模塊，混頻濾波模塊分為A混頻濾波模塊(6-1)和B混頻濾波模塊(6- 兩個子模塊，其中，電源模塊 (1)連接其余各模塊，基準(zhǔn)源產(chǎn)生模塊( 分別連接控制顯示模塊(3)、中頻模擬信號產(chǎn)生模塊G)，控制顯示模塊C3)分別連接中頻模擬信號產(chǎn)生模塊G)、A幅度調(diào)整模塊(5-1)、B 幅度調(diào)整模塊(5-2)；中頻模擬信號產(chǎn)生模塊(4)的輸出端分別連接A幅度調(diào)整模塊(5-1) 和B幅度調(diào)整模塊(5-2)，A幅度調(diào)整模塊(5-1)的輸出端連接A混頻濾波模塊(6-1)，Β幅度調(diào)整模塊(5-2)的輸出端連接B混頻濾波模塊(6-2)。
2.如權(quán)利要求1所述的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，其特征在于，所述的基準(zhǔn)源產(chǎn)生模塊( 包括恒溫晶振、第一功分器0 、第一放大器、第二放大器04)、 第三放大器(25)，其中，所述恒溫晶振的輸出端連接所述第一功分器(22)，第一功分器 (22)的三路輸出端分別連接所述第一放大器(23)、第二放大器04)和第三放大器05)；所述的控制顯示模塊C3)包括控制面板(31)、FPGA(3》和顯示屏(33)，所述控制面板 (31)、FPGA (32)和顯示屏(33)依次相連；所述的中頻模擬信號產(chǎn)生模塊(4)包括DDS芯片和第二功分器02)；所述DDS芯片的輸出端連接所述第二功分器G2)；所述A幅度調(diào)整模塊(5-1)由第四放大器(51-1)、第一數(shù)控衰減器(52-1)，第三數(shù)控衰減器(53-1)依次相連構(gòu)成，所述B幅度調(diào)整模塊(5-2)由第五放大器(51-2)、第二數(shù)控衰減器(52-2)，第四數(shù)控衰減器(53- 依次相連構(gòu)成；所述A混頻濾波模塊(6-1)由第一混頻器(61-1)、第六放大器(62-1)和第一濾波器 (63-1)依次相連構(gòu)成；B混頻濾波模塊(6-2)由第二混頻器(61-2)、第七放大器(62_2)和第二濾波器(63- 依次相連構(gòu)成；其中，第一放大器的輸出端連接到外部的信號處理器作為基準(zhǔn)信號外部輸出，第二放大器04)的輸出端連接控制顯示模塊(3)的FPGA(32)；第三放大器05)的輸出端連接中頻模擬目標(biāo)信號產(chǎn)生模塊的DDS(41)；控制顯示模塊(3)的FPGA(32)的輸出端分別連接中頻模擬目標(biāo)信號產(chǎn)生模塊的 DDS(41)、幅度調(diào)整模塊的第一數(shù)控衰減器(52-1)，第三數(shù)控衰減器(53-1)、第二數(shù)控衰減器(52-2)，第四數(shù)控衰減器(53-2)、外部的頻率綜合器和外部的信號處理器；中頻模擬目標(biāo)信號產(chǎn)生模塊的第二功分器0 的輸出端分別連接幅度調(diào)整模塊中的第四放大器(51-1)和第五放大器(51-2)；幅度調(diào)整模塊的第三數(shù)控衰減器(53-1)的輸出端連接A混頻濾波模塊(6-1)中的第一混頻器(61-1)的中頻信號輸入端，第四數(shù)控衰減器(53- 的輸出端連接B混頻濾波模塊(6-2)中的第二混頻器(61- 的中頻信號輸入端；另外，第三數(shù)控衰減器(53-1)、第四數(shù)控衰減器(53- 分別連接外部的信號處理器；外部的頻率綜合器的輸出端分別連接到混頻濾波模塊的第一混頻器(61-1)和第二混頻器(61- 的射頻信號輸入端；另外，第一濾波器(63-1)和第二濾波器(63- 的輸出端分別連接外部的雷達(dá)接收機(jī)。
3.如權(quán)利要求2所述的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，其特征在于，所述的恒溫晶振選用S0X018-A100M，第一功分器Q2)選用AD4PS-1+，第一放大器Q3)、第二放大器(M)、第三放大器05)均選用HMC479MP86E。
4.如權(quán)利要求2所述的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，其特征在于，所述的 FPGA (32)采用EP1C6T144I7N，顯示屏(33)采用128*64像素的單色OLED屏。
5.如權(quán)利要求2所述的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，其特征在于，所述的DDS芯片Gl)選用AD9854ASQ，第二功分器02)選用ADP-2-1W+的功分器。
6.如權(quán)利要求2所述的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，其特征在于，所述的第一數(shù)控衰減器(52-1)、第二數(shù)控衰減器(52-2)、第三數(shù)控衰減器(53-1)和第四數(shù)控衰減器 (53-2)均采用6位數(shù)控衰減器HMC542LP4E。
7.如權(quán)利要求2所述的脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，其特征在于，所述的混頻器均采用HMC175MS8E，濾波器均采用-IdB帶寬120MHz的帶通濾波器。
全文摘要
本發(fā)明公開了一種脈壓雷達(dá)中頻射頻通用目標(biāo)模擬器，包括電源模塊、基準(zhǔn)源產(chǎn)生模塊、控制顯示模塊、中頻模擬信號產(chǎn)生模塊、幅度調(diào)整模塊和混頻濾波模塊；幅度調(diào)整模塊分為A、B幅度調(diào)整模塊，混頻濾波模塊分為A、B混頻濾波模塊，電源模塊連接其余各模塊，基準(zhǔn)源產(chǎn)生模塊分別連接控制顯示模塊、中頻模擬信號產(chǎn)生模塊，控制顯示模塊分別連接中頻模擬信號產(chǎn)生模塊、A幅度調(diào)整模塊、B幅度調(diào)整模塊；中頻模擬信號產(chǎn)生模塊分別連接A、B幅度調(diào)整模塊，A幅度調(diào)整模塊連接A混頻濾波模塊，B幅度調(diào)整模塊連接B混頻濾波模塊。本發(fā)明電路簡化，頻譜純凈，集中頻射頻于一體，功能豐富，數(shù)據(jù)真實(shí)，針對性強(qiáng)。
文檔編號G01S7/40GK102419434SQ20111023066
公開日2012年4月18日 申請日期2011年8月12日 優(yōu)先權(quán)日2011年8月12日
發(fā)明者王孟, 許會艷 申請人:西安天偉電子系統(tǒng)工程有限公司