專利名稱：雙通道實時相關(guān)機(jī)的實現(xiàn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及天文測量中雙通道實時相關(guān)機(jī)的實現(xiàn)。
背景技術(shù)：
對口徑面天線的微波全息測量，主要是通過測量復(fù)數(shù)平面內(nèi)天線輻射場的振幅和相位求出天線口徑場的振幅和相位分布，從而了解天線表面面形偏離拋物面的情況。通常情況下，口徑面天線是拋物面形，如果是理想拋物面，在焦點上有發(fā)射源，信號經(jīng)過拋物面反射，在口徑平面上的波前相位值處處相等(因為從焦點到口徑平面的光程距離相等)。然而現(xiàn)實情況下，天線面不是完全理想的拋物面，所以在口徑平面上的相位也必然不相等，在信號源波長已知的情況下，通過檢測這個相位差，理論上就可以確定天線面與理想拋物面之間的微小差別。在實際測量過程中，被測天線口徑往往比較龐大(一般幾十米以上)，同時為了取得相位差，要用一面口徑較小的天線作為參考(這種方法在測量天線相位時普遍使用，參考天線的口徑也不宜過小，過小會使獲取的衛(wèi)星信號信噪比很低，而檢測的精度與參考天線的信噪比又有很大的關(guān)系，一般取一米左右的口徑)。由于參考天線和主天線(被測天線)的接收信號經(jīng)過兩次混頻后得到O 40MHz的中頻信號(功率在OdBm左右)，并且同時進(jìn)入了相關(guān)機(jī)。相關(guān)機(jī)是信號處理的第一個關(guān)鍵環(huán)節(jié)，相關(guān)機(jī)的數(shù)學(xué)原理是兩個復(fù)數(shù)的相乘過程。

發(fā)明內(nèi)容
本發(fā)明的目的，提供一種解決雙通道實時相關(guān)機(jī)容量過大，速率過慢的問題。本發(fā)明是這樣實現(xiàn)的，一種雙通道實時相關(guān)機(jī)的實現(xiàn)，包括PCI本地端接口核、DMA接口控制邏輯、16K深度FIF0、DSP核、ADC控制邏輯和時鐘管理單元；其特征在于所述DSP核的處理流程為，ADC采樣數(shù)據(jù)通過延遲補償模塊進(jìn)入雙通道FFT核，經(jīng)通道數(shù)據(jù)分離和數(shù)據(jù)切割，進(jìn)入自相關(guān)和互相關(guān)運算單元，最后進(jìn)入積分器進(jìn)行積分，再進(jìn)入FIFO單元。所述雙通道FFT核采用單個FFT核結(jié)構(gòu)，可以有效地減少實數(shù)序列FFT的計算工作量，提高計算速度；具體方法如下
①函數(shù)h( η)和g (η)是兩個實函數(shù)，n= 0,1,, N-I ；
②將其中的一個作為實部而另一個作為虛部，構(gòu)成復(fù)函數(shù)z( η)為 ζ ( n)= h ( n)+ jg ( η), η= O, I,, N - I ；
③計算ζ( η)的N點DFT得
權(quán)利要求
1.一種雙通道實時相關(guān)機(jī)的實現(xiàn)，包括PCI本地端接口核(I)、DMA接口控制邏輯(2 )、16K深度FIFO單元(3)、DSP核(4)、ADC控制邏輯(5)和時鐘管理單元；其特征在于所述DSP核(4)的處理流程為，ADC采樣數(shù)據(jù)(41)通過延遲補償模塊(42)進(jìn)入雙通道FFT核(43)，經(jīng)通道數(shù)據(jù)分離(44)和數(shù)據(jù)切割(45)，進(jìn)入自相關(guān)和互相關(guān)運算單元(46)，最后進(jìn)入積分器(47)進(jìn)行積分，再進(jìn)入16K深度FIFO單元(3)。
2.根據(jù)權(quán)利要求I所述的雙通道實時相關(guān)機(jī)的實現(xiàn)，其特征在于所述雙通道FFT核(43)采用單個FFT核結(jié)構(gòu)，可以有效地減少實數(shù)序列FFT的計算工作量，提高計算速度；具體方法如下 ①函數(shù)h ( η)和g (η)是兩個實函數(shù)，n= 0,1, ，N-I ； ②將其中的一個作為實部而另一個作為虛部，構(gòu)成復(fù)函數(shù)ζ( η)為ζ ( n)= h ( n)+ jg ( η), η= O, I, , N - I ； ③計算ζ ( η)的N點DFT得
3.根據(jù)權(quán)利要求I所述的雙通道實時相關(guān)機(jī)的實現(xiàn)，其特征在于所述積分器(47)通過積分把隨機(jī)噪聲抑制掉，同時壓縮數(shù)據(jù)量有利于存盤。
4.根據(jù)權(quán)利要求I所述的雙通道實時相關(guān)機(jī)的實現(xiàn)，其特征在于所述延遲補償模塊(42)主要實現(xiàn)兩路采樣數(shù)據(jù)在時間上對齊，對齊的精度取決于采樣時鐘周期，本發(fā)明為10納秒，提聞互相關(guān)的效率，使互相關(guān)輸出的彳目噪比最大化。
全文摘要
本發(fā)明涉及一種雙通道實時相關(guān)機(jī)在FPGA芯片上的實現(xiàn)，包括PCI本地端接口核、DMA接口控制邏輯、16K深度FIFO、DSP核、ADC控制邏輯和時鐘管理單元；所述DSP核的處理流程為，ADC采樣數(shù)據(jù)通過延遲補償后，進(jìn)入雙通道FFT核，經(jīng)通道數(shù)據(jù)分離和數(shù)據(jù)切割，進(jìn)入自相關(guān)和互相關(guān)運算單元，最后進(jìn)入積分器進(jìn)行積分，再進(jìn)入FIFO單元。這樣可以提高互相關(guān)的信噪比，同時節(jié)省很多芯片資源空間和實現(xiàn)高速運算。
文檔編號G01R29/10GK102778611SQ201110123718
公開日2012年11月14日 申請日期2011年5月13日 優(yōu)先權(quán)日2011年5月13日
發(fā)明者仲偉業(yè), 夏博, 李斌, 李煒, 江永琛, 王錦清, 茍偉, 范慶元, 虞林峰, 趙融冰, 鄭為民, 馬茂麗 申請人:中國科學(xué)院上海天文臺