專利名稱：全站型電子速測儀測距邏輯控制芯片電路的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于全站型電子速測儀領(lǐng)域。
背景技術(shù)：
現(xiàn)有全站儀的邏輯處理電路由6個邏輯門電路組成，6個邏輯門電路IC分別為 74HC390腫2，74HC86D*2, HC393*2組成布線面積較大，工作速度慢，再加上6個IC功耗較高導(dǎo)致電流較高影響電路板布局和生產(chǎn)成本。綜上所述，現(xiàn)有的全站型電子速測儀測距部分的邏輯控制電路結(jié)構(gòu)復(fù)雜，元器件多達6個，電路板布線面積增大，集成度低，生產(chǎn)成本高，測量速度慢，功耗大，電池使用時間短。

實用新型內(nèi)容本實用新型的目的在于克服現(xiàn)有技術(shù)的缺陷，提供一種新的全站型電子速測儀控制電路。使用lattice公司的LC4064，替代原有的6個邏輯芯片，并以LC4064為基礎(chǔ)，制作新型的邏輯控制電路。全站型電子速測儀測距邏輯控制芯片電路，其特征在于主要包括測距邏輯控制芯片LC4064，以及與之連接的器件管腳36為邏輯控制芯片復(fù)位信號線與復(fù)位芯片 MAX809T連接，為邏輯控制芯片提供復(fù)位信號；管腳31、30為發(fā)射管控制信號與發(fā)射二極管 MF228由邏輯芯片連接，控制發(fā)射管發(fā)射紅外光；管腳23、10、1、32為JTAG 口調(diào)試信號線， 用于下載程序，調(diào)試邏輯控制芯片工作狀態(tài)；管腳2、3、4、7、8、9、13、14、15、16、44為與CPU 通信的信號線與中央處理器連接，用于邏輯控制芯片和數(shù)據(jù)交換；管腳39、17為CPLD時鐘信號線，與時鐘信號連接為邏輯控制芯片提供的時鐘信號；管腳19為CPLD的混頻輸出信號，測距混頻信號為測距接收處理電路提供混頻信號；管腳觀、6、33、11、34、12、5、27為電源，為邏輯控制芯片供電。LC4064是新型的可編程邏輯控制芯片與以往的門電路相比有以下優(yōu)點[0007]1.占用體積更小[0008]2.44管腳，30個I/O輸出[0009]3.1. 8V核心供電，3. 3V的工作電壓[0010]4.1. 3mA工作電流[0011]5.執(zhí)行效率高[0012]6.可達400MHz的最大工作速度[0013]7.多種的封裝方式方便電路板布局[0014]8.可自由編程修改，方便以后的再升級[0015]與現(xiàn)有技術(shù)相比，本實用新型的有益效果是減少了電路板面積和器件總量，用1個高集成度的IC元件替代了以往6個元件協(xié)同工作的邏輯電路，減少了生產(chǎn)成本和加工成
本，提高了電路的穩(wěn)定性和處理速度，減少了功耗，延長了電池使用時間。
圖1是本實用新型結(jié)構(gòu)示意圖；圖2是本實用新型邏輯控制電路圖，LC4064為Lattice公司的CPLD。
具體實施方式
參見圖1、圖2，全站型電子速測儀測距邏輯控制芯片電路，其特征在于主要包括測距邏輯控制芯片LC4064，以及與之連接的器件管腳36為邏輯控制芯片復(fù)位信號線與復(fù)位芯片MAX809T連接，為邏輯控制芯片提供復(fù)位信號；管腳31、30為發(fā)射管控制信號與發(fā)射二極管MF228由邏輯芯片連接，控制發(fā)射管發(fā)射紅外光；管腳23、10、1、32為JTAG 口調(diào)試信號線，用于下載程序，調(diào)試邏輯控制芯片工作狀態(tài)；管腳2、3、4、7、8、9、13、14、15、16、44 為與CPU通信的信號線與中央處理器連接，用于邏輯控制芯片和數(shù)據(jù)交換；管腳39、17為 CPLD時鐘信號線，與時鐘信號連接為邏輯控制芯片提供的時鐘信號；管腳19為CPLD的混頻輸出信號，測距混頻信號為測距接收處理電路提供混頻信號；管腳觀、6、33、11、34、12、 5、27為電源，為邏輯控制芯片供電。工作原理邏輯控制芯片(LC4064)負責(zé)部分測距電路的控制，測距信號處理、控制發(fā)光管二極管開關(guān)，以及和處理器件NXP2132信號交換，具體的工作流程是邏輯控制芯片LC4064等待復(fù)位芯片MAX809發(fā)送復(fù)位信號給邏輯控制芯片，邏輯控制芯片接收信號后復(fù)位，并開始監(jiān)測處理器件NXP2132，如果接收到測距信號，則給發(fā)射二極管發(fā)送信號打開發(fā)光二極管發(fā)射紅外光，等測距光信號返回后，邏輯控制芯片發(fā)射測距混頻信號和測距接收鎖相環(huán)處理信號給測距信號放大電路提供混頻信號，然后混頻發(fā)送給處理器件NXP2132進行測距信號進行處理運算得出最后的測距結(jié)果。參見附圖2，圖2是本實用新型微處理器電路圖，LC4064為Lattice公司的邏輯控制器件CPLD。管腳連接說明管腳2、3、4、7、8、9、13、14、15、16、44為與CPU通信的信號線[0022]管腳34、12、5、27為電源地；[0023]管腳28、6、33、11為電源3. 3V ；[0024]管腳31、30為發(fā)射管控制信號；[0025]管腳25、26為測距接收鎖相環(huán)處理信號；[0026]管腳19為CPLD的混頻輸出信號；[0027]管腳39、17為CPLD時鐘信號；[0028]管腳23、10、1、32為JTAG 口調(diào)試信號線；[0029]管腳36為CPU復(fù)位信號線；[0030]管腳42為CPU時鐘信號線。
權(quán)利要求1.全站型電子速測儀測距邏輯控制芯片電路，其特征在于主要包括測距邏輯控制芯片LC4064，以及與之連接的器件管腳36為邏輯控制芯片復(fù)位信號線與復(fù)位芯片MAX809T 連接，為邏輯控制芯片提供復(fù)位信號；管腳31、30為發(fā)射管控制信號與發(fā)射二極管由邏輯芯片連接，控制發(fā)射管發(fā)射紅外光；管腳23、10、1、32為JTAG 口調(diào)試信號線，用于下載程序，調(diào)試邏輯控制芯片工作狀態(tài)；管腳2、3、4、7、8、9、13、14、15、16、44為與CPU通信的信號線與中央處理器連接，用于邏輯控制芯片和數(shù)據(jù)交換；管腳39、17為CPLD時鐘信號線，與時鐘信號連接為邏輯控制芯片提供的時鐘信號；管腳19為CPLD的混頻輸出信號，測距混頻信號為測距接收處理電路提供混頻信號；管腳觀、6、33、11、34、12、5、27為電源，為邏輯控制芯片供電。
專利摘要全站型電子速測儀測距邏輯控制芯片電路，其特征在于主要包括測距邏輯控制芯片LC4064，以及與之連接的器件管腳36為邏輯控制芯片復(fù)位信號線與復(fù)位芯片MAX809T連接；管腳31、30為發(fā)射管控制信號與發(fā)射二極管MF228由邏輯芯片連接，控制發(fā)射管發(fā)射紅外光，管腳23、10、1、32為JTAG口調(diào)試信號線，管腳2、3、4、7、8、9、13、14、15、16、44與CPU通信的信號線與中央處理器連接，管腳39、17為CPLD時鐘信號線，管腳19為CPLD的混頻輸出信號，管腳28、6、33、11、34、12、5、27為電源。減少了生產(chǎn)成本和加工成本，提高了電路的穩(wěn)定性和處理速度，減少了功耗，延長了電池使用時間。
文檔編號G01C3/02GK202033027SQ20102063098
公開日2011年11月9日 申請日期2010年11月29日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者李思廣, 楊嵐 申請人:天津歐波精密儀器股份有限公司