專利名稱：一種led驅(qū)動(dòng)芯片的上電電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路領(lǐng)域，尤其涉及LED驅(qū)動(dòng)方式的集成電路。
背景技術(shù)：
有一類LED驅(qū)動(dòng)芯片，其部分管腳正常工作電壓在8V以上，而芯片內(nèi)部的大部分 電路都工作在8V以下，所以該類驅(qū)動(dòng)芯片通常采用高壓CMOS和低壓CMOS兼容的集成電路 制造工藝，工作在8V以下的電路采用低壓CMOS，而工作在8V以上的電路采用高壓CMOS。該 類LED驅(qū)動(dòng)芯片有高壓CMOS及電阻、電容等組成的基準(zhǔn)電壓電流模塊(高壓基準(zhǔn)電壓電流 模塊)，同時(shí)還有低壓CMOS及電阻、電容等組成的基準(zhǔn)電壓電流模塊(低壓基準(zhǔn)電壓電流模 塊)。對(duì)電源剛開(kāi)始加到芯片的電源管腳時(shí)，芯片的電源管腳會(huì)在一定的時(shí)間內(nèi)從OV 上升到工作電壓范圍，在這過(guò)程中，高壓基準(zhǔn)電壓或基準(zhǔn)電流和低壓基準(zhǔn)電壓或基準(zhǔn)電流 會(huì)先后從零上升到正常工作范圍，一般芯片內(nèi)部器件都有一定的正常工作范圍，當(dāng)超出該 范圍時(shí)，器件會(huì)工作異常，甚至造成LED系統(tǒng)損害。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是提供一種LED驅(qū)動(dòng)芯片的上電電路，能夠?qū)ED驅(qū)動(dòng) 芯片各單元的工作狀態(tài)進(jìn)行有序控制。本發(fā)明為解決上述技術(shù)問(wèn)題所采取的技術(shù)方案為一種LED驅(qū)動(dòng)芯片的上電電 路，其特征在于它包括延時(shí)電路和電源電壓檢測(cè)模塊，其中延時(shí)電路的輸入端輸入高壓基 準(zhǔn)電壓電流和低壓基準(zhǔn)電壓電流，延時(shí)電路的輸出端與電源電壓檢測(cè)模塊的使能端連接； 電源電壓檢測(cè)模塊的輸入端輸入電源電壓和參考電壓，輸出端即為整個(gè)上電電路的輸出端。按上述方案，所述的延時(shí)電路包括由第一 PMOS管和第二 PMOS管構(gòu)成的對(duì)高壓基 準(zhǔn)電流鏡像的高壓電流鏡、由第三PMOS管和第四PMOS管構(gòu)成的一路電流源鏡像的電流鏡、 第三PMOS管、第四PMOS管、第五PMOS管、第一匪OS管、第二匪OS管、第三匪OS管、第一比 較器、第二比較器、第一電阻和電容；第二 PMOS管的漏極一路與第一電阻連接后接地，另一 路與第二 NMOS管的柵極連接，第二 NMOS管的源極接地；第四PMOS管的漏極與第一 NMOS管 的漏極連接，第一 NMOS管的柵極輸入低壓基準(zhǔn)電壓，第一 NMOS管的源極與所述第二 NMOS 管的漏極連接；第一 NMOS管的漏極還與第一比較器的輸入端連接，第一比較器的輸出端與 第三NMOS管的柵極連接，第三NMOS管源極接地，第三NMOS管的漏極與第五PMOS管的漏極 連接；第五PMOS管的柵極接一路電流的源鏡像，第五PMOS管的漏極一路接電容后接地，另 一路接第二比較器的輸入端，第二比較器的輸出端即為延時(shí)電路輸出端。與第五PMOS管 的柵極連接的一路電流的源鏡像可以是低壓基準(zhǔn)電流或其它電流源電流，它的作用是給W 及N2提供一路工作電流。按上述方案，所述的電源電壓檢測(cè)模塊為第三比較器，第三比較器的使能端與延時(shí)電路的輸出端連接，第三比較器的輸出端即所述電源電壓檢測(cè)模塊的輸出端；所述的電 源電壓分壓后輸入第三比較器的反相端連接，參考電壓輸入第三比較器的正相端。本發(fā)明的工作原理為對(duì)電源剛開(kāi)始加到芯片時(shí)，高壓基準(zhǔn)電壓電流和低壓基準(zhǔn) 電壓電流會(huì)首先從零上升到正常工作范圍，當(dāng)電源電壓檢測(cè)模塊檢測(cè)到高壓基準(zhǔn)電壓或基 準(zhǔn)電流上升到一個(gè)規(guī)定值時(shí)，同時(shí)低壓基準(zhǔn)電壓或基準(zhǔn)電流也上升到一個(gè)規(guī)定值時(shí)，由于 延時(shí)電路的作用，高壓基準(zhǔn)電壓或基準(zhǔn)電流和低壓基準(zhǔn)電壓或基準(zhǔn)電流達(dá)到規(guī)定值并維持 了一段時(shí)間，這段時(shí)間即延時(shí)電路設(shè)定的時(shí)間，然后讓電源電壓檢測(cè)模塊開(kāi)始工作；此時(shí)電 源電壓檢測(cè)模塊開(kāi)始對(duì)對(duì)電源電壓進(jìn)行檢測(cè)，當(dāng)檢測(cè)的電源電壓大于等于規(guī)定值Vl時(shí)，電 源電壓檢測(cè)模塊的輸出端才輸出有效的使能信號(hào)給LED系統(tǒng)；當(dāng)有有效的使能信號(hào)輸出狀 態(tài)時(shí)，電源電壓檢測(cè)模塊檢測(cè)到電源電壓低于規(guī)定值V2時(shí)，則輸出無(wú)效的使能信號(hào)，Vl總 是大于(或等于)V2以防止形成振蕩，導(dǎo)致上述功能頻繁的開(kāi)關(guān)而停不下來(lái)。本發(fā)明的有益效果為1、通過(guò)增加延時(shí)電路和電源電壓檢測(cè)模塊，能夠?qū)Ω邏夯鶞?zhǔn)電壓電流、低壓基準(zhǔn) 電壓電流進(jìn)行分析判斷，待高壓基準(zhǔn)電壓電流、低壓基準(zhǔn)電壓電流穩(wěn)定后再發(fā)出有效的使 能信號(hào)，從而達(dá)到控制LED驅(qū)動(dòng)芯片各單元工作狀態(tài)的目的；2、在LED驅(qū)動(dòng)芯片使能信號(hào)前做好預(yù)先判斷，確保電壓/電流穩(wěn)定后再讓LED驅(qū) 動(dòng)芯片的其它單元開(kāi)始工作，保證LED系統(tǒng)安全可靠地工作，防止因上電時(shí)各單元的工作 狀態(tài)失控而導(dǎo)致芯片不能正常工作，甚至對(duì)LED系統(tǒng)造成傷害。


圖1為本發(fā)明一實(shí)施例的結(jié)構(gòu)框2為本發(fā)明一實(shí)施例的電路原理圖
具體實(shí)施例方式圖1為本發(fā)明一實(shí)施例的結(jié)構(gòu)框圖，包括延時(shí)電路和電源電壓檢測(cè)模塊，其中延 時(shí)電路的輸入端輸入高壓基準(zhǔn)電壓電流和低壓基準(zhǔn)電壓電流，延時(shí)電路的輸出端與電源電 壓檢測(cè)模塊的使能端連接；電源電壓檢測(cè)模塊的輸入端輸入電源電壓和參考電壓，輸出端 即為整個(gè)上電電路的輸出端。圖2為本發(fā)明一實(shí)施例的電路原理圖，所述的延時(shí)電路包括由第一 PMOS管Pl和 第二 PMOS管P2構(gòu)成的對(duì)高壓基準(zhǔn)電流IREFl鏡像的高壓電流鏡，由第三PMOS管P3和第 四PMOS管P4構(gòu)成的一路電流源IREF2鏡像的電流鏡；第二 PMOS管P2的漏極一路與第一 電阻Rl連接后接地，另一路與第二 NMOS管N2的柵極連接，第二 NMOS管N2的源極接地；第 四PMOS管P4的漏極與第一 NMOS管m的漏極連接，第一 NMOS管m的柵極輸入低壓基準(zhǔn) 電壓VREFl，第一 NMOS管附的源極與所述第二 NMOS管N2的漏極連接；第一 NMOS管附的 漏極還與第一比較器COMPl的輸入端連接，第一比較器COMPl的輸出端與第三NMOS管N3 的柵極連接，第三NMOS管N3源極接地，第三NMOS管N3的漏極與第五PMOS管P5的漏極連 接；第五PMOS管P5的柵極接一路電流源IREF2鏡像，第五PMOS管P5的漏極一路接電容后 接地，另一路接第二比較器C0MP2的輸入端，第二比較器C0MP2的輸出端即為延時(shí)電路輸出 端。
電源電壓檢測(cè)模塊為第三比較器C0MP3，第三比較器的使能端與第二比較器 C0MP2的輸出端連接，第三比較器C0MP3的輸出端即所述電源電壓檢測(cè)模塊的輸出端；所述 的電源電壓經(jīng)R2和R3分壓后輸入第三比較器C0MP3的反相端連接，參考電壓VREF2輸入 第三比較器的正相端。工作過(guò)程為高壓基準(zhǔn)電流通過(guò)電流鏡鏡像為電流IREFl，通過(guò)PMOS管Pl和PMOS 管P2組成的電流鏡將IREFl鏡像到P2，然后流過(guò)PMOS管P2源漏電流在電阻Rl上形成一 個(gè)電壓，如高壓基準(zhǔn)電流越大則該電壓越大，當(dāng)該電壓大到使NMOS管N2導(dǎo)通，同時(shí)低壓基 準(zhǔn)電壓VREFl也大到使NMOS管附導(dǎo)通，則NMOS管附的漏端會(huì)由高電平變?yōu)榈碗娖?，使?回緩沖器形成的比較器COMPl輸出也由高電平變?yōu)榈碗娖?，?dǎo)致NMOS管N3由導(dǎo)通變?yōu)榻?止，滯回緩沖器形成的比較器C0MP2的輸入端由低電平開(kāi)始通過(guò)由IREF2鏡像到PMOS管P5 的電流對(duì)電容Cl進(jìn)行充電，使C0MP2的輸入端電壓慢慢上升，當(dāng)該電壓上升到超過(guò)C0MP2 的翻轉(zhuǎn)點(diǎn)時(shí)，C0MP2的輸出由低電平變?yōu)楦唠娖郊礈乇容^器C0MP3的使能端由低電平變 為高電平，當(dāng)C0MP3的使能端為高電平時(shí)C0MP3開(kāi)始正常工作，否則C0MP3的輸出Y —直為 高電平。C0MP3開(kāi)始正常工作時(shí)就可以檢測(cè)電源電壓，電源電壓VDD被電阻R2及電阻R3分 壓到C0MP3反向端，當(dāng)C0MP3反向端電壓大于參考電壓VREF2時(shí)C0MP3的輸出Y變?yōu)榈碗?平，使芯片的其它單元開(kāi)始進(jìn)入工作狀態(tài)。如此就可以很好的解決上電時(shí)，LED驅(qū)動(dòng)芯片各 單元的工作狀態(tài)進(jìn)行有序控制問(wèn)題，保證LED系統(tǒng)安全可靠地工作。
權(quán)利要求
1.一種LED驅(qū)動(dòng)芯片的上電電路，其特征在于它包括延時(shí)電路和電源電壓檢測(cè)模塊， 其中延時(shí)電路的輸入端輸入高壓基準(zhǔn)電壓電流和低壓基準(zhǔn)電壓電流，延時(shí)電路的輸出端與 電源電壓檢測(cè)模塊的使能端連接，電源電壓檢測(cè)模塊的輸入端輸入電源電壓和參考電壓， 輸出端即為整個(gè)上電電路的輸出端。
2.根據(jù)權(quán)利要求1所述的LED驅(qū)動(dòng)芯片的上電電路，其特征在于所述的延時(shí)電路包 括由第一 PMOS管和第二 PMOS管構(gòu)成的對(duì)高壓基準(zhǔn)電流鏡像的高壓電流鏡、由第三PMOS管 和第四PMOS管構(gòu)成的一路電流源鏡像的電流鏡、第三PMOS管、第四PMOS管、第五PMOS管、 第一 NMOS管、第二 NMOS管、第三NMOS管、第一比較器、第二比較器、第一電阻和電容；第二 PMOS管的漏極一路與第一電阻連接后接地，另一路與第二NMOS管的柵極連接，第二NMOS管 的源極接地；第四PMOS管的漏極與第一 NMOS管的漏極連接，第一 NMOS管的柵極輸入低壓 基準(zhǔn)電壓，第一 NMOS管的源極與所述第二 NMOS管的漏極連接；第一 NMOS管的漏極還與第 一比較器的輸入端連接，第一比較器的輸出端與第三NMOS管的柵極連接，第三NMOS管源極 接地，第三NMOS管的漏極與第五PMOS管的漏極連接；第五PMOS管的柵極接一路電流的源 鏡像，第五PMOS管的漏極一路接電容后接地，另一路接第二比較器的輸入端，第二比較器 的輸出端即為延時(shí)電路輸出端。
3.根據(jù)權(quán)利要求1或2所述的LED驅(qū)動(dòng)芯片的上電電路，其特征在于所述的電源電 壓檢測(cè)模塊為第三比較器，第三比較器的使能端與延時(shí)電路的輸出端連接，第三比較器的 輸出端即所述電源電壓檢測(cè)模塊的輸出端；所述的電源電壓分壓后輸入第三比較器的反相 端連接，參考電壓輸入第三比較器的正相端。
全文摘要
本發(fā)明提供一種LED驅(qū)動(dòng)芯片的上電電路，其特征在于它包括延時(shí)電路和電源電壓檢測(cè)模塊，其中延時(shí)電路的輸入端輸入高壓基準(zhǔn)電壓電流和低壓基準(zhǔn)電壓電流，延時(shí)電路的輸出端與電源電壓檢測(cè)模塊的使能端連接；電源電壓檢測(cè)模塊的輸入端輸入電源電壓和參考電壓，輸出端即為整個(gè)上電電路的輸出端。本發(fā)明對(duì)高壓基準(zhǔn)電壓電流、低壓基準(zhǔn)電壓電流進(jìn)行分析判斷，待高壓基準(zhǔn)電壓電流、低壓基準(zhǔn)電壓電流穩(wěn)定后再發(fā)出有效的使能信號(hào)，從而達(dá)到控制LED驅(qū)動(dòng)芯片各單元工作狀態(tài)的目的，防止因上電時(shí)各單元的工作狀態(tài)失控而導(dǎo)致芯片不能正常工作，甚至對(duì)LED系統(tǒng)造成傷害。
文檔編號(hào)G01R19/165GK102131328SQ20101060395
公開(kāi)日2011年7月20日 申請(qǐng)日期2010年12月24日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者江石根, 石萬(wàn)文 申請(qǐng)人:蘇州華芯微電子股份有限公司