專利名稱：一種用于機載或星載雷達高度計的多功能數(shù)字信號處理機的制作方法
技術領域：
本發(fā)明涉及一種應用于機載、星載雷達高度計的數(shù)字信號處理與通訊的信號處理 機，特別是涉及一種滿足了子孔徑高度計對數(shù)字信號處理的要求，可實現(xiàn)多種工作模式，支 持多種接口通訊的信號處理機。
背景技術：
雷達高度計是一種搭載于飛機、衛(wèi)星等飛行器上的測高雷達，可用來測量雷達至 目標面的平均高度、目標起伏特性及后向散射系數(shù)等參量。星載雷達高度計自20世紀70 年代面世以來，就以其獨特的優(yōu)勢在海洋、海冰、陸冰等觀測領域發(fā)揮著重要作用。星載雷 達高度計在海洋動力環(huán)境測量中扮演重要角色，可以測量大地水準面的起伏和重力異常、 反演地球深層結(jié)構、探測大尺度洋流和中尺度渦流、跟蹤海洋動力學現(xiàn)象的強弱變化和位 置遷移、精確地測量兩極覆蓋冰量的變化、反演出海洋表面浪高、測量海面風速等等。目前 在海洋動力環(huán)境探測方面，雷達高度計具有其他儀器不可替代的作用，對國民經(jīng)濟和國防 建設都發(fā)揮重要的作用傳統(tǒng)星載脈沖有限體制的雷達高度計功率利用效率很低，因此一般體積和重量都 比較大，功耗一般都在100W左右，所以一般都采用大衛(wèi)星平臺。為提高功率利用效率，人們 提出了將傳統(tǒng)高度計技術和孔徑合成技術相結(jié)合的思路，從而開始了新一代雷達高度計體 制的研制工作，延時多普勒高度計(Delay Doppler Altimeter，簡稱DDA)就是這樣一種正 在研制的新型雷達高度計，它可以將傳統(tǒng)高度計發(fā)射信號的峰值功率降低10dB，同時提高 了沿航跡方向上的空間分辨率。但DDA在孔徑合成方式上采用簡單的非聚焦多普勒銳化孔 徑合成和視配準方法，這在很大程度上制約了功率利用效率和測量精度進一步提高。子孔徑雷達高度計(Sub-aperture Altimeter，簡稱SAA)則采取不同的設計思 路，即通過非聚焦孔徑合成和粗視配準的實時處理模式與聚焦子孔徑合成和精視配準的后 處理模式相結(jié)合，其功率利用效率和測量精度從機理上完全優(yōu)于DDA，而且基本不增加高度 計硬件系統(tǒng)實現(xiàn)的復雜度，是非常有前途的一種新型雷達高度計，對于高度計實現(xiàn)小型化 具有非常重要的意義。子孔徑雷達高度計的關鍵在于數(shù)字信號處理部分，多功能數(shù)字信號處理機正式 滿足其要求的核心部件，例如文獻1(中科院博士論文“高分辨率星載雷達高度計系統(tǒng)研 究”)，許可，2001年6月。文中提到的各種典型傳統(tǒng)高度計的工作原理，其數(shù)字信號處理器 的基本結(jié)構如圖9所示，主要完成了高速A/D采樣及之后的FFT、數(shù)字濾波、模量平方，通過 平均回波功率獲得參量估值，實現(xiàn)跟蹤功能，它們均沒有對脈沖間的回波進行孔徑合成，而 是直接對其求模平方獲得回波功率，從而無法通過利用脈沖間的相關性實現(xiàn)功率利用效率 和方位分辨率的提高，在大平均時間的情況下還存在嚴重的脈沖足跡失配問題，從而影響 了測量精度。至于國際上現(xiàn)有的DDA體制高度計，在數(shù)字處理部分只是進行了非聚焦處理， 同時沒有考慮空變性距離徙動的補償問題，在提高功率利用效率和測量精度方面也存在不 足。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服傳統(tǒng)高度計和延時多普勒高度計在數(shù)字信號處理方面的 不足，為了提高功率利用效率和測量精度，同時支持SAA、傳統(tǒng)高度計和合成孔徑成像等多 種工作模式，從而提供一種采取聚焦處理和帶空變性的距離徙動補償?shù)?、增加了?shù)字回波 模擬、1553B總線通訊和USB通訊功能的多功能數(shù)字信號處理機。該多功能數(shù)字信號處理機 具有高性能、體積小、成本低和通用便攜本發(fā)明的目的是這樣實現(xiàn)的本發(fā)明提供的用于機載或星載雷達高度計的多功能數(shù)字信號處理機(如圖1所 示)，包括高速A/D采樣器件3、隔離保持器1和DSP通用處理器10 ；所述的隔離保持器1由 隔離放大器和電容組成，用于使輸入/輸出信號在電氣上完全隔離；所述的高速A/D采樣器件3具有采樣頻率可調(diào)，可實現(xiàn)ADC直流偏移校正，增益微 調(diào)和采樣抽取的功能；所述的DSP通用處理器10，對接收到的各回波功率觀測矩陣進行最大似然估計和 預測，實時獲得絕對高度、波高和風速等目標信息的估值，用于時序等參量的實時控制；其 特征在于，還包括由FPGA實現(xiàn)的時序控制單元2，它利用外部高穩(wěn)定晶振提供的穩(wěn)頻基準信號，通 過鎖相倍頻和分頻的方式實現(xiàn)上下變頻，在DSP提供的觸發(fā)脈沖控制下，為其它功能單元 提供所需頻率的時鐘信號；由FPGA實現(xiàn)的數(shù)字I/Q處理單元4，用于對A/D后的數(shù)字信號進行數(shù)字混頻和低 通濾波處理得到所需的基帶數(shù)字I、Q信號，以同時提供信號的幅度和相位信息；由FPGA實現(xiàn)的存儲控制單元5，在時序控制單元2提供的時鐘信號驅(qū)動下，為數(shù)據(jù) 存儲器提供地址控制信號；數(shù)據(jù)A存儲器6，用于存儲數(shù)字I/Q單元4輸出的I/Q數(shù)字信號；由FPGA實現(xiàn)的子孔徑處理單元7，對從數(shù)據(jù)A存儲器6輸入的二維復數(shù)矩陣進行 聚焦壓縮處理和帶空變性距離徙動校正的視配準處理；數(shù)據(jù)B存儲器8，用于存儲子孔徑處理單元7的輸出數(shù)據(jù)矩陣；由FPGA實現(xiàn)的多視處理單元9，以方位分辨單元為單位，進行各子視間的方位配 準處理，最終獲得各方位分辨足跡的回波功率觀測矩陣；其中，所述的輸入信號經(jīng)過隔離保持器1，在所述的時序控制單元2的控制下，經(jīng) 所述的高速A/D采樣器件3采樣形成采樣數(shù)據(jù)；所述的數(shù)字I/Q處理單元4通過對所述的 采樣數(shù)據(jù)進行數(shù)字混頻和低通濾波來獲得數(shù)字I/Q信號；在所述的存儲控制單元控制5下， 將I/Q數(shù)據(jù)存儲于所述的數(shù)據(jù)A存儲器6，存滿一個子孔徑的數(shù)據(jù)后，以一個二維復數(shù)矩陣 的形式交由所述的子孔徑處理單元7處理；所述的子孔徑處理單元7，對輸入的二維復數(shù)矩 陣進行聚焦壓縮處理和帶空變性距離徙動校正的視配準處理；所述的存儲控制單元控制5 下，將各次子孔徑處理的輸出存入數(shù)據(jù)B存儲器8，存滿一個子孔徑的數(shù)據(jù)后，對后續(xù)的子 孔徑觀測數(shù)據(jù)依次重復處理和連續(xù)保存入數(shù)據(jù)B存儲器8，存滿設定數(shù)量個子孔徑的數(shù)據(jù) 后，交由多視處理單元9進行處理，其中，子孔徑的數(shù)據(jù)通常為全孔徑，該全孔徑由天線波 束方位寬度決定；所述的多視處理單元9經(jīng)各子視間的方位配準處理，最終獲得各方位分辨足跡的回波功率觀測矩陣；所述的DSP通用處理器10對接收到的各回波功率觀測矩陣進 行最大似然估計和預測，實時獲得絕對高度、波高和風速目標信息的估值，用于時序等參量 的實時控制。
在上述的技術方案中，還包括一由FPGA實現(xiàn)的1553B通訊控制單元12，用于實現(xiàn) 信號處理機與外部的1553B總線通訊，可將估計參數(shù)發(fā)送給外部(比如衛(wèi)星)，實現(xiàn)工程參 數(shù)的下傳。在上述的技術方案中，還包括一 LVDS串口通訊單元13，用于將存儲器A和存儲器 B等數(shù)據(jù)向外部(比如衛(wèi)星)的高速下傳；在上述的技術方案中，還包括一 USB控制單元11，用于實現(xiàn)信號處理機與外部的 USB總線通訊，用于接收控制參量、模擬回波數(shù)據(jù)和發(fā)送處理機工作狀態(tài)等信息；在上述的技術方案中，還包括一模擬回波存儲器14，用于存儲USB控制單元11接 收的模擬回波數(shù)據(jù)，存儲的數(shù)據(jù)掉電也不會丟失；通過USB控制單元11、模擬回波存儲器14 和DSP通用處理器10控制，可實現(xiàn)數(shù)字回波模擬工作模式。即外部計算機通過USB控制單 元11下載預先設置好的模擬回波數(shù)據(jù)，存儲于模擬回波存儲器14中，然后DSP通用處理器 10啟動任一模式的處理流程，處理結(jié)果通過USB控制單元11上傳回計算機，與計算機的仿 真結(jié)果進行比較，從而快速而準確地解決算法和軟件的開發(fā)中出現(xiàn)的問題。所述的LVDS高速數(shù)據(jù)發(fā)送單元13對接收到的回波功率觀測矩陣，采取位流方式 直接發(fā)送給外部(比如衛(wèi)星)，實現(xiàn)高速數(shù)據(jù)的下傳；通過調(diào)整PRF和脈沖簇數(shù)，可分別實現(xiàn)傳統(tǒng)高度計、子孔徑高度計和合成孔徑雷 達等多種工作模式，功能強大；通過所述的USB控制單元11、所述的模擬回波存儲器14和所述的DSP通用處理 器10控制，可實現(xiàn)數(shù)字回波模擬工作模式。即外部計算機通過該USB控制單元11下載預 先設置好的模擬回波數(shù)據(jù)，存儲于模擬回波存儲器14中，然后該DSP通用處理器10啟動任 一模式的處理流程，處理結(jié)果通過USB控制單元11上傳回計算機，與計算機的仿真結(jié)果進 行比較，從而快速而準確地解決算法和軟件的開發(fā)中出現(xiàn)的問題。本發(fā)明的多功能數(shù)字信號處理機相對于傳統(tǒng)的數(shù)字信號處理機具有以下優(yōu)點1.本發(fā)明的數(shù)字信號處理機克服傳統(tǒng)高度計和延時多普勒高度計在數(shù)字信號處 理方面的不足，是一種采取聚焦處理和帶空變性的距離徙動補償，提高了功率利用效率和 測量精度，同時支持SAA、傳統(tǒng)高度計和合成孔徑成像等多種工作模式，而且該多功能數(shù)字 信號處理機具有高性能、體積小、成本低和通用便攜。2.增加了數(shù)字回波模擬、1553B總線通訊和USB通訊等功能；3.高性能、體積小、成本低和通用便攜；


圖1本發(fā)明的多功能數(shù)字多功能處理機基本組成框2本發(fā)明的多功能處理機具有USB通訊功能的實施例組成框3本發(fā)明多功能處理機具有1553Bt通訊功能的實施例組成框4本發(fā)明多功能處理機具有LVDS高速數(shù)傳功能實施例組成框5本發(fā)明多功能處理機具有模擬回波功能擴展組成框圖
圖6本發(fā)明的另一種多功能數(shù)字多功能處理機實施例組成框7本發(fā)明的子孔徑處理單元子孔徑信號處理流程示意8本發(fā)明的 多視處理單元多視間信號處理流程示意9傳統(tǒng)高度計數(shù)字信號處理器圖實施例1以下結(jié)合附圖和實施例對本發(fā)明進行詳細地說明參考圖1，制作一用于機載或星載雷達高度計的多功能數(shù)字處理機。本實施例的多功能數(shù)字處理機中的隔離保持器1由一型號為AD8139的運算放大 器和電容組成(本領域技術人員所常用的)，該隔離保持器1用于使輸入/輸出信號在電氣 上完全隔離；AD8139是美國ADI公司生產(chǎn)的超低噪聲高性能寬帶差分放大器，具有較高的 無雜散動態(tài)范圍，可用于差分至差分或者單端至差分結(jié)構，輸出共模電壓外部可調(diào)。AD8139 適用于驅(qū)動高分辨率的ADC器件(ISbits以下)。AD8139應用簡便，內(nèi)部共模反饋架構允 許通過在一個引腳上施加電壓來控制輸出共模電壓。內(nèi)部反饋環(huán)路也可提供出色的輸出 平衡，并能抑制偶數(shù)階諧波失真積，利用AD8139很容易實現(xiàn)完全差分和單端至差分增益配 置。由四個電阻組成的簡單外部反饋網(wǎng)絡決定放大器的閉環(huán)增益。該隔離保持器1用于使 輸入/輸出信號在電氣上完全隔離，一方面能解決接地環(huán)路和設備互聯(lián)時產(chǎn)生的地線參考 點不同的問題，另一方面能有效地去除線路在傳輸過程中可能受到的無限射頻和電磁干擾 問題。電容則用于在后續(xù)的A/D過程中保持信號基本不變，保證采樣的準確性。采用一型號為AD62P22的模數(shù)轉(zhuǎn)換器作為高速A/D采樣器件3，用于實現(xiàn)A/D采 樣、采樣頻率調(diào)節(jié)、ADC直流偏移校正、增益微調(diào)和采樣抽取。AD62P22是美國Ti公司生產(chǎn) 的雙通道12-bit模數(shù)轉(zhuǎn)換器，最大轉(zhuǎn)換率可以達到65MSPS。AD62P22內(nèi)含數(shù)字信號處理模 塊，可以實現(xiàn)ADC直流偏移校正，增益微調(diào)(0.05dB/St印)，采樣抽取(抽取率為2、4或8) 以及用戶可編程的濾波功能，在不需要使用時，可以選擇該模塊直通。AD62P22特別適用于 軟件無線電和雷達信號處理系統(tǒng)中。FPGA芯片選用型號為Virtex5-LX50的芯片，主要用于實現(xiàn)時序控制單元2、數(shù)字 I/Q單元4、存儲控制單元5、子孔徑處理單元7、多視處理單元9和1553B通訊控制單元12。 除了具有ASIC的特點之外，還具有以下優(yōu)點(1)用戶可以在外圍電路不動的情況下，用不同程序就可實現(xiàn)不同的功能，可以反 復地編程或擦除。用FPGA試制樣片，能以最快的速度占領市場。(2)芯片在出廠之前都做過百分之百的測試，設計人員只需通過軟硬件的編程就 可以實現(xiàn)芯片的設計，不需要承擔投片的風險和費用。所以，使用FPGA的資金投入小，節(jié)省 了許多潛在的花費。(3)芯片的規(guī)模越來越大，單片F(xiàn)PGA邏輯門的數(shù)量已達到上千萬門，可以實現(xiàn)的 功能也越來越強，同時可以完成系統(tǒng)集成。Virtex-5系列是世界上最大的FPGA供應商之一 Xilinx公司的新一代高端產(chǎn)品， 具有更低的功耗，更高的集成度，它包含三個子系列LX、SX和FX。其中LX子系列側(cè)重普通 邏輯的應用，是全球邏輯密度最高的FPGA，最適合做數(shù)字信號處理中的邏輯時序控制；SX 子系列側(cè)重數(shù)字信號處理，內(nèi)嵌的DSP模塊較多；FX子系列集成了 PowerPC和高速接口收 發(fā)模塊。因為本系統(tǒng)中FPGA主要用于邏輯控制、接口控制和簡單的算法處理，所以選用含有邏輯資源豐富的VirteX5-LX50芯片。該芯片含有豐富的邏輯單元和可用的IO管腳，足 夠滿足該信號處理機的各項功能設計要求，今后還可以對系統(tǒng)的功能進行擴展升級。我們 以行為級描述語言和Virtex5庫元件和廠商提供的IP為設計基礎，對FPGA采用層次化、結(jié) 構化的Top_DoWn設計方法。Top_DoWn是指將一個大規(guī)模的數(shù)字電路系統(tǒng)從功能上劃分為 若干個子模塊，每個子模塊又可以根據(jù)需要再劃分為若干個二級子模塊；依此類推，直到功 能模塊小到比較容易實現(xiàn)為止。4具體包括 一由FPGA實現(xiàn)的時序控制單元2，它利用外部高穩(wěn)定晶振提供的穩(wěn)頻基準信號， 通過鎖相倍頻和分頻的方式實現(xiàn)上下變頻，在DSP提供的觸發(fā)脈沖控制下，為其它功能單 元提供所需頻率的時鐘信號。一由FPGA實現(xiàn)的數(shù)字I/Q單元4，用于對A/D后的數(shù)字信號進行數(shù)字混頻和低通 濾波處理得到所需的基帶數(shù)字I、Q信號。在數(shù)字域進行正交檢波的方法有多種，如Hilbert 變換法、低通濾波法、多相濾波法。此處采用低通濾波法。所述的數(shù)字I/Q單元4通過對采 樣數(shù)據(jù)進行數(shù)字混頻和低通濾波來獲得數(shù)字I/Q信號，可以很好地保證復包絡信號的幅相 精度和穩(wěn)定性；一由FPGA實現(xiàn)的存儲控制單元5，用于對外部的SDRAM進行地址控制，實現(xiàn)數(shù)據(jù)訪 問。數(shù)據(jù)A存儲器6，用于存儲數(shù)字I/Q處理單元4輸出的I/Q數(shù)字信號。數(shù)據(jù)B存儲器8，用于存儲子孔徑處理單元7的輸出數(shù)據(jù)矩陣；數(shù)據(jù)A存儲器6和 數(shù)據(jù)B存儲器8可采用型號為MT48LC4M32B2TG-7 =G IT的大容量SDRAM，分別存儲數(shù)字I/ Q單元4輸出的I/Q數(shù)字信號和子孔徑處理單元7的輸出數(shù)據(jù)矩陣。MT48LC4M32B2TG是美 國Micron公司產(chǎn)品，其主要特點是(1)相對時鐘沿全同步操作；(2)單電源供電+3. 3V ； (3) 128Mb 容量。一由FPGA實現(xiàn)的子孔徑處理單元7，主要包括FFT/IFFT、乘加運算和循環(huán)累加功 能，可對輸入的二維復數(shù)矩陣進行聚焦壓縮處理和帶空變性距離徙動校正的視配準處理， 從而可以有效地提高功率利用效率和測量精度；一由FPGA實現(xiàn)的多視處理單元9，采用多項式插值的方法，以方位分辨單元為單 位，進行各子視間的方位配準處理，最終獲得各方位分辨足跡的回波功率觀測矩陣。DSP通用處理器10的DSP芯片采用TI型號為TMS320C6713B的芯片，對接收到的各 回波功率觀測矩陣進行最大似然估計和預測，實時獲得絕對高度、波高和風速等目標信息 的估值，用于時序等參量的實時控制。TMS320C6713B是TI公司C6000浮點系列TMS320C67x 中的一款，最大處理能力可以達到1800MIPS，最高頻率為300MHz。其主要特點如下(1)片內(nèi)RAM為二級高速緩存結(jié)構，4K字節(jié)數(shù)據(jù)cach (LID)、4K字節(jié)程序 cach (LlP)和 256K 字節(jié)二級緩存(L2SRAM/cache)；(2)具有先進VLIW結(jié)構的TMS320C67X 內(nèi)核；(3) 16/32-bit 高性能外部存儲器接口(External Memory Interface，EMIF)可以 與SDRAM、SBSRAM、SRAM、EPPROM和FLASH等同步、異步存儲器直接相連，最多高達512M字 節(jié)外部存儲器可尋址空間；(4)支持多種復位加載模式HPI、8-bit、16-bit、32-bitR0M 加載；(5)片內(nèi)集成豐富的外設
① 16-bit 主機接口 (Host Port Interfaces, HPI)；②增強型直接存儲器訪問(Enhanced Direct Memory Access，EDMA)控制器，具有 16個獨立的通道；③兩個多通道緩沖串口(M ulti-channelBuffered Serial Port, McBSP)；④兩個多通道音頻串口(Multi-channelAudio Serial Port, McASP)；⑤一個16 引腳的通用輸入輸出模塊(General Purposelnput/Output, GPI0)，具 有外部中斷功能；⑥兩個32-bit通用計時器；⑦兩個I2C總線主/從模式接口。(6)⑶P球柵陣列封裝，PYP方形扁平封裝；(7)內(nèi)核供電電壓:1. 2V(GDP/PYP)，1/0 電壓 3. 3V ；(8)支持IEEE-1149. 1 (JTAG)邊界掃描標準，調(diào)試時可以由PC機方便可靠的控制 DSPs上面的所有資源；此外，C6713片內(nèi)集成了一個靈活的鎖相環(huán)(Phase Locked Loop,PLL)時鐘發(fā)生器 模塊，包括復位控制器、分頻器和倍頻器等，分頻系數(shù)為/1 /32，倍頻因子為X4 X25， 兩者結(jié)合起來可以為系統(tǒng)的不同部分提供不同的時鐘。這樣，一方面根據(jù)系統(tǒng)不同部分的 工作狀態(tài)給出不同的時鐘頻率，可以降低系統(tǒng)整體功耗；另一方面可以利用較低頻率的外 部時鐘產(chǎn)生較高的系統(tǒng)內(nèi)部時鐘，從而減小高速開關時鐘帶來的高頻噪聲。本實施例的結(jié)構如圖1所示，其中，隔離保持器1與高速A/D采樣器件3、數(shù)字I/Q 處理單元4和數(shù)據(jù)A存儲器6順序電連接，DSP通用處理器10的直接存儲器訪問(DMA)端 口與多視處理單元9電連接，主機端口與存儲控制單元5電連接，主機端口與數(shù)字I/Q處理 單元4電連接，1/0端口與時序控制單元2控制端口電連接，時序控制單元2再與高速A/D 采樣器件3的控制端口電連接，存儲控制單元5的兩端口分別與數(shù)據(jù)A存儲器6和數(shù)據(jù)B 存儲器8的地址端口電連接，數(shù)據(jù)A存儲器6數(shù)據(jù)端口通過子孔徑處理單元7和數(shù)據(jù)B存 儲器8數(shù)據(jù)端口電連接，數(shù)據(jù)B存儲器8的數(shù)據(jù)端口順序與多視處理單元9和DSP通用處 理器10的直接存儲器訪問(DMA)端口電連接。其中，所述的輸入信號經(jīng)過隔離保持器1，在所述的時序控制單元2的控制下，經(jīng) 所述的高速A/D采樣器件3采樣形成采樣數(shù)據(jù)；所述的數(shù)字I/Q處理單元4通過對所述的 采樣數(shù)據(jù)進行數(shù)字混頻和低通濾波來獲得數(shù)字I/Q信號；在所述的存儲控制單元控制5下， 將I/Q數(shù)據(jù)存儲于所述的數(shù)據(jù)A存儲器6，存滿一個子孔徑的數(shù)據(jù)后，以一個二維復數(shù)矩陣 的形式交由所述的子孔徑處理單元7處理；所述的子孔徑處理單元7，對輸入的二維復數(shù)矩陣進行聚焦壓縮處理和帶空變性 距離徙動校正的視配準處理，從而可以有效地提高功率利用效率和測量精度；在所述的存儲控制單元控制5下，將各次子孔徑處理的輸出存入數(shù)據(jù)B存儲器8， 存滿一個子孔徑的數(shù)據(jù)后，對后續(xù)的子孔徑觀測數(shù)據(jù)按上述方式依次重復處理和連續(xù)保存 入數(shù)據(jù)B存儲器8，存滿設定數(shù)量個子孔徑的數(shù)據(jù)后，交由多視處理單元9進行處理；其中， 子孔徑數(shù)通常為全孔徑，全孔徑由天線波束方位寬度決定；所述的多視處理單元9以方位分辨單元為單位，進行各子視間的方位配準處理， 最終獲得各方位分辨足跡的回波功率觀測矩陣，見圖8 ；
所述的DSP通用處理器10對接收到的各回波功率觀測矩陣進行最大似然估計和 預測，實時獲得絕對高度、波高和風速等目標信息的估值，用于時序等參量的實時控制；同 時，將估計參數(shù)通過FPGA中的1553B通訊控制單元12發(fā)送給外部(比如衛(wèi)星)，實現(xiàn)工程 參數(shù)的下傳。實施例2參考圖2，本發(fā)明的用于機載或星載雷達高度計的多功能數(shù)字處理機還可以包括 USB控制單元11，與外部的USB總線通訊，可用于接收控制參量、模擬回波數(shù)據(jù)和發(fā)送處 理機工作狀態(tài)等信息。USB是一種電纜總線，在主機和“即插即用”外設之間進行數(shù)據(jù)傳 輸。由主機預定的標準協(xié)議使各種接入主機的設備分享USB帶寬，當其它設備和主機正在 運行時，總線允許設置、使用、添加以及拆除外設。USB控制器可采用Cypress公司型號為 CY7C68013A的EZ-USB FX2芯片，CY7C68013A是一款高性能的USB2. 0微控制器。實施例3參考圖3，本發(fā)明的用于機載或星載雷達高度計的多功能數(shù)字處理機還可以包括 一由FP GA實現(xiàn)的1553B通訊控制單元12，采用CondorEngineering公司的FlightCore作 為IP內(nèi)核，實現(xiàn)信號處理機與外部的1553b總線通訊，可將估計參數(shù)發(fā)送給外部(比如衛(wèi) 星)，實現(xiàn)工程參數(shù)的下傳。實施例4參考圖4，本發(fā)明的用于機載或星載雷達高度計的多功能數(shù)字處理機還可以包括 LVDS串口通訊單元13，LVDS串口通訊是實現(xiàn)高速通訊的最佳手段之一，用于將存儲器A/ B等數(shù)據(jù)向外部(比如衛(wèi)星)的高速下傳，它由LVDS接口芯片和大容量FIFO芯片組成。 LVDS接口芯片可采用德州儀器(Tl)推出的型號為SN65LVDS95和SN65LVDS96的21位低 電壓差分信號(LVDS)串行器和解串器(SERDES)。SN65LVDS95串行器可接受21條晶體 管_晶體管邏輯(TTL)輸入線路，并可生成三組LVDS高速串行流以及一組LVDS時鐘信號； 而SN65LVDS96解串器則可接受四組LVDS輸入信號，其中包括三組高速串行流和一組LVDS 時鐘信號，并可提供21組TTL數(shù)據(jù)信號以及一個TTL時鐘。工作溫度范圍為-40°C 85°C 自由大氣溫度；輸入與輸出均符合TIA/EIA-644LVDS標準。大容量FIFO芯片可采用型號為 72V2105L15PFI的芯片，為LVDS通訊提供緩沖。72V2105L15PFI是3. 3V高密度CMOS同步 FIFO，密度為 262144*18b。實施例5參考圖5，本發(fā)明的用于機載或星載雷達高度計的多功能數(shù)字處理機還可以包括 模擬回波存儲器14，即將預先設置好的模擬回波數(shù)據(jù)存儲于模擬回波存儲器14中，然后 DSP通用處理器10啟動任一模式的處理流程，處理結(jié)果通過USB控制單元11上傳回計算 機，與計算機的仿真結(jié)果進行比較，從而快速而準確地解決算法和軟件的開發(fā)中出現(xiàn)的問 題。模擬回波存儲器可采用Spansion公司生產(chǎn)的型號為S29GL01GP11TFIR1的大容量FLASH 實現(xiàn)，其主要特點為(1)供電電壓3. 3V ； (2)56管腳的TSOP封裝實施例6參考圖6，本實施例的用于機載或星載雷達高度計的多功能數(shù)字處理機，還可以在 實施例1的基礎上，將實施例2至5的USB控制單元11、一由FPGA實現(xiàn)的1553B通訊控制 單元12、LVDS串口通訊單元13和模擬回波存儲器14組合在一起，結(jié)構如圖6所示，該數(shù)字處理機實現(xiàn)所有功能。本實施例的子孔徑雷達高度計工作模式(1)假定飛行器搭載子孔徑雷達高度計飛越目標環(huán)境上空，高度計 周期性地發(fā)射 PRF為Fs、數(shù)量為Ma的脈沖簇，相應每個脈沖簇，高度計會接收到一組回波，回波經(jīng)濾波放 大、去斜和混頻等處理形成中頻信號，送入多功能數(shù)字信號處理機。在處理機內(nèi)部如步驟1， 中頻信號首先進入跟隔離保持器1，對信號進行動態(tài)范圍控制和波形保持，然后在時序控制 單元2的控制下，由高速A/D器件3對保持器1的輸出信號進行采樣，即依次對每個回波進 行Nr點A/D采樣。(2)按照圖上的步驟2將獲得的采樣矢量送入FPGA的數(shù)字I/Q模塊4進行數(shù)字 I/Q處理，最終由這樣一組回波生成一個尺度為NrXMa的基帶復信號采樣矩陣。(3)按照步驟3將上述采樣矩陣存入數(shù)據(jù)A存儲器6，它對應著一個子孔徑的觀測 數(shù)據(jù)集合。(4)按照圖上的步驟4對上述形成的子孔徑觀測數(shù)據(jù)在FPGA的子孔徑處理模塊7 進行如下處理(見圖7)(a)對子孔徑的觀測數(shù)據(jù)矩陣進行時域內(nèi)的波數(shù)域轉(zhuǎn)換；(b)進行方位向FFT，采用頻率變標法完成去空變性的距離向的視配準處理；(c)進行二次距離壓縮處理和距離向殘余徙動校正，然后進行距離向FFT ；(d)進行方位壓縮處理和方位向FFT，最終獲得距離向精確配準的子孔徑視圖像。(5)按照圖上的步驟5對后續(xù)的子孔徑觀測數(shù)據(jù)按(2)的方式依次重復處理和連 續(xù)保存于數(shù)據(jù)B存儲器8，可獲得一個視圖像陣列，它對應的子孔徑集合構成一個全孔徑， 該視圖像陣列稱為一個全孔徑視圖，各子孔徑視圖像稱為一個子視。(6)按照圖上的步驟6以流水線的方式將各子視送入多視處理單元9，以方位分辨 單元為單位，進行各子視間的方位配準，最終獲得各方位分辨足跡的回波功率觀測矩陣，見 圖8，并依序分別發(fā)送給DSP處理器10和FPGA中的LVDS高速數(shù)據(jù)發(fā)送單元13。(7)按照圖上的步驟7，DSP通用處理器10對接收到的每個回波功率觀測矩陣進 行最大似然估計和預測，實時獲得絕對高度、波高和風速等目標信息的估值，用于時序等參 量的實時控制。同時，將估計參數(shù)通過FPGA中的1553B通訊控制單元12發(fā)送給衛(wèi)星數(shù)控， 實現(xiàn)工程參數(shù)的下傳。(6)LVDS高速數(shù)據(jù)發(fā)送單元13對接收到的回波功率觀測矩陣，采取位流方式直接 發(fā)送給衛(wèi)星數(shù)控，實現(xiàn)高速數(shù)據(jù)的下傳。2.通過改變PRF和子孔徑的尺度，即可按照上述流程實現(xiàn)傳統(tǒng)高度計或合成孔徑 雷達的工作模式。(1)如果采用傳統(tǒng)高度計工作模式，則上述流程可以取消子孔徑處理單元7，直接 對各脈沖回波功率序列進行平均，并依序分別發(fā)送給DSP通用處理器10和FPGA中的LVDS 高速數(shù)據(jù)發(fā)送單元13，完成后續(xù)操作。(2)如果采用合成孔徑雷達工作模式，則令Ma = 1，根據(jù)天線口徑、觀測姿態(tài)和雷 達高度重新設置PRF，使其滿足距離、方位不模糊的要求，后續(xù)處理流程與子孔徑雷達高度 計基本一致，只是此時工作目的以成像為主，不再需要最大似然估計和預測。3.數(shù)字回波模擬工作模式。
(1)在回波模擬工作模式下，外部計算機通過USB控制單元11下載預先設置好的 模擬回波數(shù)據(jù)，存儲于模擬回波存儲器14中。 (2)下載完畢后，可以啟動上述任意一種工作模式，但此時處理的數(shù)據(jù)流不是來自 高速A/D器件3，而是模擬回波存儲器14中的模擬回波數(shù)據(jù)。(3)處理結(jié)果通過USB控制單元11上傳回計算機，與計算機的仿真結(jié)果進行比較， 從而快速準確地解決算法和軟件的開發(fā)中出現(xiàn)的問題。
權利要求
一種用于機載或星載雷達高度計的多功能數(shù)字信號處理機，包括高速A/D采樣器件(3)、隔離保持器(1)和DSP通用處理器(10)，其特征在于，還包括由FPGA實現(xiàn)的時序控制單元(2)，所述的時序控制單元(2)為其它功能單元提供所需頻率的時鐘信號；由FPGA實現(xiàn)的數(shù)字I/Q處理單元(4)，所述的數(shù)字I/Q處理單元(4)用于對A/D后的數(shù)字信號進行數(shù)字混頻和低通濾波處理得到所需的基帶數(shù)字I、Q信號，以同時提供信號的幅度和相位信息；由FPGA實現(xiàn)的存儲器控制單元(5)，所述的存儲器控制單元(5)在時序控制單元(2)提供的時鐘信號驅(qū)動下，為數(shù)據(jù)A存儲器(6)和數(shù)據(jù)B存儲器(8)提供地址控制信號；所述的數(shù)據(jù)A存儲器(6)用于存儲數(shù)字I/Q處理單元{4}輸出的I/Q數(shù)字信號；由FPGA實現(xiàn)的子孔徑處理單元(7)，所述的子孔徑處理單元(7)對從數(shù)據(jù)A存儲器(6)輸入的二維復數(shù)矩陣進行聚焦壓縮處理和帶空變性距離徙動校正的視配準處理；所述的數(shù)據(jù)B存儲器(8)用于存儲子孔徑處理單元(7)的輸出數(shù)據(jù)矩陣；由FPGA實現(xiàn)的多視處理單元(9)，所述的多視處理單元(9)以方位分辨單元為單位，進行各子視間的方位配準處理；其中，所述的輸入信號經(jīng)過隔離保持器(1)，在所述的時序控制單元(2)的控制下，經(jīng)所述的高速A/D采樣器件(3)采樣形成采樣數(shù)據(jù)；所述的數(shù)字I/Q處理單元(4)通過對所述的采樣數(shù)據(jù)進行數(shù)字混頻和低通濾波來獲得數(shù)字I/Q信號；在所述的存儲控制單元控制(5)下，將I/Q數(shù)據(jù)存儲于所述的數(shù)據(jù)A存儲器(6)，存滿一個子孔徑的數(shù)據(jù)后，以一個二維復數(shù)矩陣的形式交由所述的子孔徑處理單元(7)處理；所述的子孔徑處理單元(7)，對輸入的二維復數(shù)矩陣進行聚焦壓縮處理和帶空變性距離徙動校正的視配準處理；所述的存儲控制單元控制(5)下，將各次子孔徑處理的輸出存入數(shù)據(jù)B存儲器(8)，存滿一個子孔徑的數(shù)據(jù)后，對后續(xù)的子孔徑觀測數(shù)據(jù)依次重復處理和連續(xù)保存入數(shù)據(jù)B存儲器(8)，存滿設定數(shù)量個子孔徑的數(shù)據(jù)后，交由多視處理單元(9)進行處理，其中，子孔徑的數(shù)量通常為全孔徑包含的子孔徑數(shù)量，該全孔徑由天線波束方位寬度決定；所述的多視處理單元(9)經(jīng)各子視間的方位配準處理，最終獲得各方位分辨足跡的回波功率觀測矩陣；所述的DSP通用處理器(10)對接收到的各回波功率觀測矩陣進行最大似然估計和預測，實時獲得絕對高度、波高和風速目標信息的估值，用于時序等參量的實時控制。
2.按權利要求1所述的用于機載或星載雷達高度計的多功能數(shù)字信號處理機，其特征 在于，還包括一 USB控制單元(11)，所述的USB控制單元(11)用于實現(xiàn)信號處理機與外部 的USB總線通訊。
3.按權利要求1所述的用于機載或星載雷達高度計的多功能數(shù)字信號處理機，其特征 在于，還包括一用FPGA實現(xiàn)的1553B通訊控制單元(12)，所述的1553B通訊控制單元(12) 用于實現(xiàn)信號處理機與外部的1553b總線通訊。
4.按權利要求1所述的用于機載或星載雷達高度計的多功能數(shù)字信號處理機，其特征 在于，還包括一 LVDS串口通訊單元(13)，所述的LVDS串口通訊單元(13)用于將所述的數(shù) 據(jù)A存儲器(6)和所述的數(shù)據(jù)B存儲器(8)的數(shù)據(jù)向外部的高速下傳。
5.按權利要求1所述的用于機載或星載雷達高度計的多功能數(shù)字信號處理機，其特 征在于，還包括一模擬回波存儲器(14)，所述的模擬回波存儲器(14)用于存儲模擬回波數(shù)據(jù)。
6.按權利要求2所述的用于機載或星載雷達高度計的多功能數(shù)字信號處理機，其特征 在于，還包括一用FPGA實現(xiàn)的1553B通訊控制單元(12)；其中，所述的1553B通訊控制單 元(12)將估計參數(shù)發(fā)送給外部設備，實現(xiàn)工程參數(shù)的下傳。
7.按權利要求6所述的用于機載或星載雷達高度計的多功能數(shù)字信號處理機，其特征 在于，還包括一 LVDS串口通訊單元(13)，其中，所述的LVDS串口通訊單元(13)用于將存儲 器A和存儲器B等數(shù)據(jù)向外部的高速下傳。
8.按權利要求7所述的用于機載或星載雷達高度計的多功能數(shù)字信號處理機，其特征 在于，還包括一模擬回波存儲器(14)，其中，所述的模擬回波存儲器(14)用于存儲USB控制 單元(11)接收的模擬回波數(shù)據(jù)；同時，將估計參數(shù)通過FPGA中的1553B通訊控制單元(12) 發(fā)送給外部設備，實現(xiàn)工程參數(shù)的下傳；所述的LVDS高速數(shù)據(jù)發(fā)送單元(13)對接收到的 回波功率觀測矩陣，采取位流方式直接發(fā)送給外部設備，實現(xiàn)高速數(shù)據(jù)的下傳；通過所述的 USB控制單元(11)、所述的模擬回波存儲器(14)和所述的DSP通用處理器(10)控制，實現(xiàn) 數(shù)字回波模擬工作模式。
9.按權利要求1、2、3、4、5、6、7或8所述的用于機載或星載雷達高度計的多功能數(shù)字信 號處理機，其特征在于，還包括一外部計算機，所述的外部計算機通過所述的USB控制單元 (11)下載預先設置好的模擬回波數(shù)據(jù)，存儲于模擬回波存儲器(14)中，然后所述的DSP通 用處理器(10)啟動任一模式的處理流程，處理結(jié)果通過該USB控制單元(11)上傳回該外 部計算機。
全文摘要
本發(fā)明涉及一種用于機載或星載雷達高度計的多功能數(shù)字信號處理機，包括輸入信號經(jīng)過隔離保持器在時序控制單元的控制下，經(jīng)高速A/D采樣器件采樣；經(jīng)數(shù)字I/Q處理單元得數(shù)字I/Q信號；存儲控制單元控制將I/Q數(shù)據(jù)存儲于數(shù)據(jù)A存儲器，存滿一個子孔徑的數(shù)據(jù)后，以一個二維復數(shù)矩陣的形式交由所述的子孔徑處理單元處理；在存儲控制單元控制下，將各次子孔徑處理的輸出存入數(shù)據(jù)B存儲器，存滿一個子孔徑的數(shù)據(jù)后，對后續(xù)的子孔徑觀測數(shù)據(jù)依次重復處理和連續(xù)保存入數(shù)據(jù)B存儲器，存滿設定數(shù)量個子孔徑的數(shù)后，交由多視處理單元進行處理，最終獲得各方位分辨足跡的回波功率觀測矩陣；DSP通用處理器對接收到的各回波功率觀測矩陣進行最大似然估計和預測。
文檔編號G01S7/02GK101968539SQ20101029916
公開日2011年2月9日 申請日期2010年9月29日 優(yōu)先權日2010年9月29日
發(fā)明者劉和光, 楊雙寶, 王志森, 許可 申請人:中國科學院空間科學與應用研究中心