專利名稱：一種電路狀態(tài)檢測(cè)的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路技術(shù)領(lǐng)域，特別涉及一種電路狀態(tài)檢測(cè)的方法和裝置。
背景技術(shù)：
在電路設(shè)計(jì)被開(kāi)發(fā)完成后，一般需要通過(guò)對(duì)該電路設(shè)計(jì)進(jìn)行檢測(cè)，從而驗(yàn)證該電 路設(shè)計(jì)是否滿足預(yù)期的功能。如果測(cè)試過(guò)程中出現(xiàn)錯(cuò)誤，則設(shè)計(jì)者能夠根據(jù)檢測(cè)結(jié)果識(shí)別 并校正與該電路設(shè)計(jì)相關(guān)的問(wèn)題，例如電路邏輯設(shè)計(jì)的錯(cuò)誤，編程錯(cuò)誤，進(jìn)而降低該電路 設(shè)計(jì)投入實(shí)際應(yīng)用后出錯(cuò)的幾率?，F(xiàn)有技術(shù)中，對(duì)電路設(shè)計(jì)進(jìn)行檢測(cè)包括以下兩種方法基于 FPGA (Field-Programmable Gate Array,現(xiàn)場(chǎng)可編程陣列)原型的檢測(cè)方法，基于 RTL(Register Transfer Level，寄存器傳輸級(jí))仿真的檢測(cè)方法。其中，基于FPGA原型的檢測(cè)方法包括首先將待測(cè)試電路設(shè)計(jì)集成到FPGA原型 中，然后對(duì)該FPGA原型進(jìn)行測(cè)試，如果測(cè)試過(guò)程中出現(xiàn)錯(cuò)誤，則設(shè)計(jì)者根據(jù)獲得的有限出 錯(cuò)信息推斷出錯(cuò)原因，并對(duì)該FPGA原型進(jìn)行相應(yīng)的校正。進(jìn)而對(duì)校正后的FPGA原型進(jìn)行 測(cè)試時(shí)，沒(méi)有出現(xiàn)同樣的錯(cuò)誤，則可以證實(shí)所推測(cè)出的出錯(cuò)原因是正確的；相反，如果對(duì)校 正后的FPGA原型進(jìn)行測(cè)試時(shí)，再次出現(xiàn)同樣的錯(cuò)誤，可以證實(shí)所推測(cè)出的出錯(cuò)原因是錯(cuò)誤 的，則需要進(jìn)一步推斷其他可能的出錯(cuò)原因，并重復(fù)進(jìn)行上述的測(cè)試過(guò)程，直到驗(yàn)證找到正 確的出錯(cuò)原因?yàn)橹?。另外，基于RTL仿真的檢測(cè)方法為首先為RTL設(shè)計(jì)建立一個(gè)測(cè)試平臺(tái)，該測(cè)試平 臺(tái)為RTL設(shè)計(jì)提供較完備的測(cè)試激勵(lì)，并可以輸出可供觀察的響應(yīng)信息，從而根據(jù)該響應(yīng) 信息判斷RTL設(shè)計(jì)是否滿足預(yù)期功能。但是，在實(shí)現(xiàn)本發(fā)明的過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在以下缺點(diǎn)對(duì)于基于FPGA原型的檢測(cè)方法，由于硬件的可觀測(cè)性較差，因此，設(shè)計(jì)者常常需 要多次的推測(cè)出錯(cuò)原因并進(jìn)行驗(yàn)證的過(guò)程，才可以發(fā)現(xiàn)正確的出錯(cuò)原因。而對(duì)于RTL仿真 的檢測(cè)方法，通常情況下，首先對(duì)涉及到的各功能模塊分別進(jìn)行仿真，在各功能模塊單獨(dú)仿 真通過(guò)后，再對(duì)由各功能模塊構(gòu)成的整個(gè)系統(tǒng)進(jìn)行仿真?？梢?jiàn)，需要進(jìn)行多次仿真過(guò)程。而 RTL仿真的運(yùn)行速度非常慢，這會(huì)大大增加查找和確定錯(cuò)誤的時(shí)間。因此，上述兩種檢測(cè)方法，找到出錯(cuò)原因所需時(shí)間較長(zhǎng)，效率較低。

發(fā)明內(nèi)容
針對(duì)以上缺陷，本發(fā)明的目的為提供一種在對(duì)電路設(shè)計(jì)進(jìn)行性能測(cè)試的過(guò)程中， 快速檢測(cè)到出錯(cuò)原因的方法和裝置。本發(fā)明提供的電路狀態(tài)檢測(cè)的方法，包括以下步驟外部啟動(dòng)被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行首次測(cè)試；當(dāng)測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，記錄出錯(cuò)時(shí)刻；根據(jù)所述出錯(cuò)時(shí)刻獲得輸出待觀測(cè)值的第一切換時(shí)刻以及第二切換時(shí)刻；其中，所述第一切換時(shí)刻位于所述出錯(cuò)時(shí)刻之前，所述第二切換時(shí)刻位于所述出錯(cuò)時(shí)刻之后；重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè)試，并當(dāng)達(dá)到所述第一 切換時(shí)刻時(shí)，向輸出接口開(kāi)始輸出待觀測(cè)值，直到達(dá)到第二切換時(shí)刻時(shí)，結(jié)束向所述輸出接 口輸出所述待觀測(cè)值；根據(jù)輸出的待觀測(cè)值確定所述被測(cè)試電路的電路狀態(tài)。優(yōu)選的，所述重新啟動(dòng)所述被測(cè)試電路為自動(dòng)重新啟動(dòng)所述被測(cè)試電路，具體 為設(shè)置運(yùn)行次數(shù)參量，并在首次測(cè)試之前賦給其初始值，當(dāng)被測(cè)試電路被重新啟動(dòng) 進(jìn)行再次測(cè)試時(shí)，所述運(yùn)行次數(shù)參量被更新；在測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，讀 取所述運(yùn)行次數(shù)參量；判斷所述運(yùn)行次數(shù)參量的當(dāng)前值是否為所述初始值，當(dāng)判斷結(jié)果為 是時(shí)，說(shuō)明本次測(cè)試為首次測(cè)試，自動(dòng)重新啟動(dòng)所述被測(cè)試電路；當(dāng)判斷結(jié)果為否時(shí)，說(shuō)明 本次測(cè)試為再次測(cè)試，對(duì)所述被測(cè)試電路繼續(xù)進(jìn)行測(cè)試，直到達(dá)到所述第二切換時(shí)刻。優(yōu)選的，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè)試時(shí)，在達(dá)到所述第一切換時(shí)刻之前，所述 被測(cè)試電路運(yùn)行頻率為快速時(shí)鐘頻率；當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，根據(jù)分頻因子D對(duì)所述被測(cè)試電路運(yùn)行頻率進(jìn)行分 頻，并將所述被測(cè)試電路運(yùn)行頻率切換到慢速時(shí)鐘頻率；其中，所述分頻因子D彡(F1 XM)/W，且取整數(shù)；Fl 被測(cè)試電路所使用的快速時(shí)鐘頻率；M 被測(cè)試電路中需要測(cè)試的信號(hào)個(gè)數(shù)； W:輸出接口的帶寬，W = F3XN(F3 輸出接口的時(shí)鐘頻率；N:輸出接口的位寬)；分頻后慢 速時(shí)鐘頻率F2 = F1/D ；當(dāng)達(dá)到所述第二切換時(shí)刻時(shí)，根據(jù)分頻因子D對(duì)所述被測(cè)試電路運(yùn)行頻率進(jìn)行分 頻，并將所述被測(cè)試電路運(yùn)行頻率切換到所述快速時(shí)鐘頻率。優(yōu)選的，向輸出接口輸出待觀測(cè)值，之前還包括對(duì)所述待觀測(cè)值進(jìn)行排序。優(yōu)選的，通過(guò)時(shí)分多路復(fù)用技術(shù)將與所述待觀測(cè)值對(duì)應(yīng)的多路低速并行信號(hào)轉(zhuǎn)換 成高速串行信號(hào)。本發(fā)明還提供一種電路狀態(tài)檢測(cè)的裝置，包括第一重啟單元，用于外部啟動(dòng)被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行首次測(cè)試；記錄單元，用于當(dāng)測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，記錄出錯(cuò)時(shí)刻，并根據(jù) 所述出錯(cuò)時(shí)刻獲得輸出待觀測(cè)值的第一切換時(shí)刻以及第二切換時(shí)刻；其中，所述第一切換 時(shí)刻位于所述出錯(cuò)時(shí)刻之前，所述第二切換時(shí)刻位于所述出錯(cuò)時(shí)刻之后；第二重啟單元，用于重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè) 試；時(shí)鐘計(jì)數(shù)單元，用于在所述第二重啟單元重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè) 試電路進(jìn)行再次測(cè)試后，當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，向輸出接口開(kāi)始輸出待觀測(cè)值，直到 達(dá)到第二切換時(shí)刻時(shí)，結(jié)束向所述輸出接口輸出所述待觀測(cè)值。優(yōu)選的，還包括運(yùn)行次數(shù)計(jì)算單元，用于設(shè)置運(yùn)行次數(shù)參量，并在首次測(cè)試之前賦給其初始值，當(dāng) 被測(cè)試電路被重新啟動(dòng)進(jìn)行再次測(cè)試時(shí)，所述運(yùn)行次數(shù)參量被更新；
所述第二重啟單元，還用于在測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，讀取所述 運(yùn)行次數(shù)參量；判斷所述運(yùn)行次數(shù)參量的當(dāng)前值是否為所述初始值，當(dāng)判斷結(jié)果為是時(shí)，說(shuō) 明本次測(cè)試為首次測(cè)試，自動(dòng)重新啟動(dòng)所述被測(cè)試電路；當(dāng)判斷結(jié)果為否時(shí)，說(shuō)明本次測(cè)試 為再次測(cè)試，對(duì)所述被測(cè)試電路繼續(xù)進(jìn)行測(cè)試，直到達(dá)到所述第二切換時(shí)刻。優(yōu)選的，還包括時(shí)鐘分頻單元，用于根據(jù)分頻因子D對(duì)所述被測(cè)試電路運(yùn)行頻率進(jìn)行分頻，其中，所述分頻因子D彡(F1 XM)/W，且取整數(shù)；Fl 被測(cè)試電路所使用的快速時(shí)鐘頻率；M 被測(cè)試電路中需要測(cè)試的信號(hào)個(gè)數(shù)； W:輸出接口的帶寬，W = F3XN(F3 輸出接口的時(shí)鐘頻率；N:輸出接口的位寬)；分頻后慢 速時(shí)鐘頻率F2 = F1/D ；時(shí)鐘切換單元，用于根據(jù)所述時(shí)鐘分頻單元計(jì)算的慢速時(shí)鐘頻率與快速時(shí)鐘頻率 對(duì)所述被測(cè)試電路所使用的運(yùn)行時(shí)鐘頻率進(jìn)行切換，具體為在達(dá)到所述第一切換時(shí)刻之 前，所述被測(cè)試電路運(yùn)行頻率為快速時(shí)鐘頻率；當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，將所述被測(cè)試電路運(yùn)行頻率切換到所述慢速時(shí)鐘頻 率；當(dāng)達(dá)到所述第二切換時(shí)刻時(shí)，將所述被測(cè)試電路運(yùn)行頻率切換到所述快速時(shí)鐘頻率。優(yōu)選的，還包括排序處理單元，用于對(duì)向輸出接口輸出的待觀測(cè)值進(jìn)行排序。優(yōu)選的，還包括轉(zhuǎn)換單元，用于在所述排序處理單元對(duì)所述待觀測(cè)值進(jìn)行排序后，通過(guò)時(shí)分多路 復(fù)用技術(shù)將與所述待觀測(cè)值對(duì)應(yīng)的多路低速并行信號(hào)轉(zhuǎn)換成高速串行信號(hào)。本發(fā)明的有益效果如下對(duì)被測(cè)試電路進(jìn)行性能測(cè)試時(shí)，當(dāng)首次出現(xiàn)錯(cuò)誤時(shí)，可以使被測(cè)試系統(tǒng)重新啟動(dòng) 并進(jìn)行第二次測(cè)試，而且能夠輸出出錯(cuò)時(shí)刻的電路狀態(tài)，從而根據(jù)輸出的電路狀態(tài)分析出 錯(cuò)原因。因此，提高了查找被測(cè)試系統(tǒng)出錯(cuò)原因的效率。


圖1是本發(fā)明實(shí)施例一提供的電路狀態(tài)檢測(cè)方法的流程示意圖；圖2是本發(fā)明實(shí)施例二提供的電路狀態(tài)檢測(cè)方法的流程示意圖；圖3是本發(fā)明提供的對(duì)待觀測(cè)值進(jìn)行排序的示意圖；圖4是本發(fā)明實(shí)施例三提供的電路狀態(tài)檢測(cè)裝置的結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明中，當(dāng)需要對(duì)被測(cè)試電路的性能進(jìn)行測(cè)試時(shí)，可采取以下技術(shù)方案設(shè)置被 測(cè)試電路的運(yùn)行次數(shù)值，并對(duì)所述被測(cè)試電路進(jìn)行首次測(cè)試；當(dāng)測(cè)試過(guò)程中所述被測(cè)試電 路出現(xiàn)錯(cuò)誤時(shí)，記錄出錯(cuò)時(shí)刻；根據(jù)所述出錯(cuò)時(shí)刻獲得輸出待觀測(cè)值的第一切換時(shí)刻以及 第二切換時(shí)刻；其中，所述第一切換時(shí)刻位于所述出錯(cuò)時(shí)刻之前，所述第二切換時(shí)刻位于所 述出錯(cuò)時(shí)刻之后；根據(jù)所述運(yùn)行次數(shù)值自動(dòng)重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè)試，并更新所述運(yùn)行次數(shù)值；根據(jù)更新后的運(yùn)行次數(shù)值，當(dāng)達(dá)到所述第一切換時(shí) 刻時(shí)，向輸出接口開(kāi)始輸出待觀測(cè)值，直到達(dá)到第二切換時(shí)刻時(shí)，結(jié)束向所述輸出接口輸出 所述待觀測(cè)值；根據(jù)輸出的待觀測(cè)值確定所述被測(cè)試電路的電路狀態(tài)。以下結(jié)合附圖對(duì)本 發(fā)明各實(shí)施例進(jìn)行詳細(xì)說(shuō)明。實(shí)施例一將本發(fā)明實(shí)施例提供的電路狀態(tài)檢測(cè)裝置集成到待測(cè)試電路中，并將該待測(cè)試電 路集成到FPGA原型中，從而對(duì)該FPGA原型進(jìn)行檢測(cè)。將集成有本發(fā)明實(shí)施例提供的電路 狀態(tài)檢測(cè)裝置以及待測(cè)試電路的FPGA原型簡(jiǎn)稱為測(cè)試系統(tǒng)。當(dāng)然，在實(shí)際應(yīng)用中，也可以 將待測(cè)試電路集成到其他原型中進(jìn)行測(cè)試。如圖1所示，為本發(fā)明實(shí)施例提供的一種電路狀態(tài)檢測(cè)的方法流程示意圖，具體 的，該方法包括以下步驟步驟101，對(duì)測(cè)試系統(tǒng)進(jìn)行測(cè)試，并設(shè)置運(yùn)行次數(shù)(Rim_C0Unt)值為初始運(yùn)行次數(shù)值。具體的，運(yùn)行次數(shù)值是指測(cè)試系統(tǒng)(即集成有待測(cè)試電路的FPGA原型)運(yùn)行次 數(shù)的具體數(shù)值，本步驟中，對(duì)運(yùn)行次數(shù)值進(jìn)行初始化設(shè)置，例如，可以設(shè)置Rim_C0imt值為 0。進(jìn)一步的，在實(shí)際應(yīng)用中，可以通過(guò)寄存器對(duì)運(yùn)行次數(shù)值進(jìn)行記錄。步驟102，當(dāng)測(cè)試過(guò)程中首次出現(xiàn)某個(gè)錯(cuò)誤時(shí)，記錄當(dāng)前出錯(cuò)時(shí)刻Tl。其中，Tl可以以時(shí)鐘周期為單位。例如，如果時(shí)鐘周期為10納秒(ns)，當(dāng)運(yùn)行到 50ns出現(xiàn)錯(cuò)誤時(shí)，則Tl為第5個(gè)時(shí)鐘周期。步驟103，根據(jù)出錯(cuò)時(shí)刻Tl設(shè)置第一切換時(shí)刻T2和第二切換時(shí)刻T3。其中，T2時(shí) 間點(diǎn)位于Tl時(shí)間點(diǎn)之前，T3時(shí)間點(diǎn)位于Tl時(shí)間點(diǎn)之后。例如，根據(jù)實(shí)際需要，如果后續(xù)步驟中需要從Tl之前的tl個(gè)時(shí)鐘周期開(kāi)始輸出待 觀測(cè)值時(shí)，則 T2 = Tl-tl (tl ^ 0)；同樣的，如果需要在Tl之后的t2個(gè)時(shí)鐘周期結(jié)束輸出待觀測(cè)值時(shí)，則T3 = Tl+t2(t2 ^ 0)。另外，tl與t2可以相同，也可以不同。步驟104，自動(dòng)重新啟動(dòng)該測(cè)試系統(tǒng)，重新進(jìn)行測(cè)試，并更新運(yùn)行次數(shù)值。具體的，本發(fā)明實(shí)施例中，Run_C0unt值與測(cè)試系統(tǒng)重啟條件存在對(duì)應(yīng)關(guān)系。因 此，在測(cè)試系統(tǒng)出現(xiàn)錯(cuò)誤時(shí)，均需要讀取Rim_C0imt值，從而判斷是否需要自動(dòng)重新啟動(dòng)測(cè) 試系統(tǒng)。例如可以設(shè)置RuruCount值與測(cè)試系統(tǒng)重啟條件存在如下對(duì)應(yīng)關(guān)系當(dāng)Run_ Count值為初始運(yùn)行次數(shù)值(如0)時(shí)，則滿足測(cè)試系統(tǒng)重新啟動(dòng)的條件；當(dāng)Rim_C0imt值 不為初始運(yùn)行次數(shù)值時(shí)，則不滿足測(cè)試系統(tǒng)重新啟動(dòng)的條件。進(jìn)一步的，當(dāng)滿足測(cè)試系統(tǒng)重新啟動(dòng)的條件且測(cè)試系統(tǒng)重新啟動(dòng)后，需要對(duì)Run_ Count值進(jìn)行更新，比如使該Run_Count值加1，即更新后的Run_Count值為1。步驟105，當(dāng)達(dá)到第一切換時(shí)刻T 2時(shí)，開(kāi)始輸出測(cè)試值，直到達(dá)到第二切換時(shí)刻 T3時(shí)，結(jié)束輸出測(cè)試值。具體的，本發(fā)明涉及到的三個(gè)時(shí)間周期的先后順序?yàn)門2、T1、T3。其中T1為測(cè)試 時(shí)出現(xiàn)錯(cuò)誤的時(shí)刻。在測(cè)試系統(tǒng)自動(dòng)重新啟動(dòng)進(jìn)行第二次測(cè)試時(shí)，從首先到達(dá)的T2時(shí)刻開(kāi) 始輸出測(cè)試值，進(jìn)而當(dāng)達(dá)到Tl時(shí)刻時(shí)，通常測(cè)試系統(tǒng)會(huì)出現(xiàn)與首次測(cè)試時(shí)出樣的錯(cuò)誤相同的錯(cuò)誤，但通過(guò)讀取Rim_C0imt值(為1，不為0)可以判斷出Rim_C0imt值不為初始運(yùn)行次 數(shù)值，即不滿足測(cè)試系統(tǒng)重新啟動(dòng)的條件，因此，測(cè)試系統(tǒng)不需要重啟，可以繼續(xù)進(jìn)行相應(yīng) 的測(cè)試，直到達(dá)到T3時(shí)刻時(shí)，結(jié)束輸出測(cè)試值。步驟106，對(duì)T2到T3時(shí)刻輸出的測(cè)試值進(jìn)行分析，從而找到出錯(cuò)原因。通過(guò)上述本發(fā)明實(shí)施例提供的電路狀態(tài)檢測(cè)的方法，通過(guò)設(shè)置運(yùn)行次數(shù)值與測(cè)試 系統(tǒng)重啟條件的對(duì)應(yīng)關(guān)系，當(dāng)首次出現(xiàn)錯(cuò)誤時(shí)，可以使測(cè)試系統(tǒng)自動(dòng)重新啟動(dòng)并進(jìn)行第二 次測(cè)試，而且能夠輸出出錯(cuò)時(shí)刻的電路狀態(tài)，從而根據(jù)輸出的電路狀態(tài)分析出錯(cuò)原因。因 此，提高了查找測(cè)試系統(tǒng)出錯(cuò)原因的效率。實(shí)施例二另外，為了提高對(duì)測(cè)試系統(tǒng)進(jìn)行測(cè)試，從而發(fā)現(xiàn)測(cè)試系統(tǒng)出錯(cuò)原因的效率，可以在 上述實(shí)施例的基礎(chǔ)上通過(guò)添加時(shí)鐘分頻單元以及時(shí)鐘切換單元，從而可以使測(cè)試系統(tǒng)在不 同的時(shí)間階段運(yùn)行在不同的時(shí)鐘頻率上。其中，與上述實(shí)施例相同的步驟在本實(shí)施例中將 進(jìn)行簡(jiǎn)單介紹。具體的，如圖2所示，包括以下步驟步驟201，對(duì)測(cè)試系統(tǒng)進(jìn)行測(cè)試，并設(shè)置RuruCount值為0。本步驟中，測(cè)試系統(tǒng)運(yùn)行頻率為Fl (快速時(shí)鐘頻率)。步驟202，當(dāng)測(cè)試過(guò)程中首次出現(xiàn)某個(gè)錯(cuò)誤時(shí)，記錄當(dāng)前出錯(cuò)時(shí)刻Tl，并獲取第一 切換時(shí)刻T2和第二切換時(shí)刻T3。其中，T2時(shí)間點(diǎn)位于Tl時(shí)間點(diǎn)之前，T3時(shí)間點(diǎn)位于Tl 時(shí)間點(diǎn)之后。步驟203，計(jì)算分頻因子D。D ≥(F1 XM)/W，且取整數(shù)。其中F1 測(cè)試系統(tǒng)運(yùn)行頻率；M 待測(cè)電路中待測(cè)記憶單元的個(gè)數(shù)；W 輸出接口 的帶寬，W = F3XN(F3 輸出接口的時(shí)鐘頻率；N:輸出接口的位寬)。因此，對(duì)測(cè)試系統(tǒng)運(yùn)行頻率進(jìn)行分頻后，得到的分頻后的時(shí)鐘頻率F2 = F1/D。本實(shí)施例中，稱Fl為快速時(shí)鐘頻率；F2為慢速時(shí)鐘頻率。步驟204，自動(dòng)重新啟動(dòng)該測(cè)試系統(tǒng)，并使用快速時(shí)鐘頻率對(duì)測(cè)試系統(tǒng)重新進(jìn)行測(cè) 試，并更新運(yùn)行次數(shù)值。步驟205，當(dāng)達(dá)到第一切換時(shí)刻T2時(shí)，根據(jù)分頻因子D對(duì)系統(tǒng)運(yùn)行時(shí)鐘頻率進(jìn)行分 頻，得到慢速時(shí)鐘頻率，并通過(guò)時(shí)鐘切換模塊切換到慢速時(shí)鐘狀態(tài)。步驟206，當(dāng)達(dá)到第二切換時(shí)刻T3時(shí)，根據(jù)分頻因子D以及通過(guò)時(shí)鐘切換模塊使測(cè) 試系統(tǒng)切換到快速時(shí)鐘狀態(tài)。因此，在對(duì)測(cè)試系統(tǒng)進(jìn)行測(cè)試時(shí)，測(cè)試系統(tǒng)在T2時(shí)刻以前使用快速時(shí)鐘；在T2到 T3時(shí)刻之間，使用慢速時(shí)鐘測(cè)試，在T3時(shí)刻之后，又恢復(fù)到快速時(shí)鐘狀態(tài)，從而既保證了測(cè) 試系統(tǒng)可以平穩(wěn)的將待測(cè)值輸出到輸出接口，便于設(shè)計(jì)者觀察，同時(shí)，又提高了測(cè)試系統(tǒng)進(jìn) 行測(cè)試的效率，節(jié)省了查找出錯(cuò)原因的時(shí)間。在上述實(shí)施例一與實(shí)施例二的基礎(chǔ)上，還可以進(jìn)一步包括對(duì)將要輸出到輸出接口 中的輸出值進(jìn)行排序的步驟。具體的，由于輸出接口的帶寬限制，需要對(duì)各出錯(cuò)時(shí)間段(例如T2到T3時(shí)間段) 輸出的待觀測(cè)值進(jìn)行排序，從而適應(yīng)輸出接口的位寬。例如如圖3所示，當(dāng)待觀測(cè)的記憶單元的數(shù)量M >輸出接口的位寬N時(shí)，可以通過(guò)時(shí)分多路復(fù)用等技術(shù)將多路低速并行信號(hào)轉(zhuǎn)換成高速串行信號(hào)，從而將高速串行信號(hào)發(fā) 送到輸出接口。實(shí)施例三基于同樣的發(fā)明構(gòu)思，本發(fā)明實(shí)施例提供一種電路狀態(tài)檢測(cè)的裝置，如圖4所示， 包括第一重啟單元401，用于外部啟動(dòng)被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行首次測(cè)試；運(yùn)行次數(shù)計(jì)算單元402，用于設(shè)置被測(cè)試電路的運(yùn)行次數(shù)值，并初始設(shè)置被測(cè)試電 路的運(yùn)行次數(shù)值為初始運(yùn)行次數(shù)值，所述初始運(yùn)行次數(shù)值與所述被測(cè)試電路的重啟條件存 在對(duì)應(yīng)關(guān)系；記錄單元403，用于當(dāng)?shù)谝恢貑卧?01啟動(dòng)被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行 首次測(cè)試時(shí)，當(dāng)測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，記錄出錯(cuò)時(shí)刻，并根據(jù)所述出錯(cuò)時(shí) 刻獲得輸出待觀測(cè)值的第一切換時(shí)刻以及第二切換時(shí)刻；其中，所述第一切換時(shí)刻位于所 述出錯(cuò)時(shí)刻之前，所述第二切換時(shí)刻位于所述出錯(cuò)時(shí)刻之后；第二重啟單元404，用于重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè) 試；還用于在測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，讀取所述運(yùn)行次數(shù)參量；判斷所述 運(yùn)行次數(shù)參量的當(dāng)前值是否為所述初始值，當(dāng)判斷結(jié)果為是時(shí)，說(shuō)明本次測(cè)試為首次測(cè)試， 自動(dòng)重新啟動(dòng)所述被測(cè)試電路；當(dāng)判斷結(jié)果為否時(shí)，說(shuō)明本次測(cè)試為再次測(cè)試，對(duì)所述被測(cè) 試電路繼續(xù)進(jìn)行測(cè)試，直到達(dá)到所述第二切換時(shí)刻；時(shí)鐘計(jì)數(shù)單元405，用于在第二重啟單元404重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被 測(cè)試電路進(jìn)行再次測(cè)試后，當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，向輸出接口開(kāi)始輸出待觀測(cè)值，直 到達(dá)到第二切換時(shí)刻時(shí)，結(jié)束向所述輸出接口輸出所述待觀測(cè)值。時(shí)鐘分頻單元406，用于根據(jù)分頻因子D對(duì)所述被測(cè)試電路運(yùn)行頻率進(jìn)行分頻，其中，所述分頻因子D≥(F1 XM)/W，且取整數(shù)；Fl 被測(cè)試電路所使用的快速時(shí)鐘頻率；M 被測(cè)試電路中需要測(cè)試的信號(hào)個(gè)數(shù)； W:輸出接口的帶寬，W = F3XN(F3 輸出接口的時(shí)鐘頻率；N:輸出接口的位寬)；分頻后慢 速時(shí)鐘頻率F2 = F1/D ；時(shí)鐘切換單元407，用于根據(jù)時(shí)鐘分頻單元406計(jì)算的慢速時(shí)鐘頻率與快速時(shí)鐘 頻率對(duì)所述被測(cè)試電路所使用的運(yùn)行時(shí)鐘頻率進(jìn)行切換，具體為在達(dá)到所述第一切換時(shí) 刻之前，所述被測(cè)試電路運(yùn)行頻率為快速時(shí)鐘頻率；當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，將所述被 測(cè)試電路運(yùn)行頻率切換到所述慢速時(shí)鐘頻率；當(dāng)達(dá)到所述第二切換時(shí)刻時(shí)，將所述被測(cè)試 電路運(yùn)行頻率切換到所述快速時(shí)鐘頻率。排序處理單元408，用于對(duì)向輸出接口輸出的待觀測(cè)值進(jìn)行排序。轉(zhuǎn)換單元409，用于在排序處理單元408對(duì)所述待觀測(cè)值進(jìn)行排序后，通過(guò)時(shí)分多 路復(fù)用技術(shù)將與所述待觀測(cè)值對(duì)應(yīng)的多路低速并行信號(hào)轉(zhuǎn)換成高速串行信號(hào)。通過(guò)本發(fā)明實(shí)施例提供的電路狀態(tài)檢測(cè)的裝置，當(dāng)首次出現(xiàn)錯(cuò)誤時(shí)，可以使測(cè)試 系統(tǒng)自動(dòng)重新啟動(dòng)并進(jìn)行第二次測(cè)試，而且能夠輸出出錯(cuò)時(shí)刻的電路狀態(tài)，從而根據(jù)輸出 的電路狀態(tài)分析出錯(cuò)原因。因此，提高了查找測(cè)試系統(tǒng)出錯(cuò)原因的效率。
權(quán)利要求
一種電路狀態(tài)檢測(cè)的方法，其特征在于，包括以下步驟外部啟動(dòng)被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行首次測(cè)試；當(dāng)測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，記錄出錯(cuò)時(shí)刻；根據(jù)所述出錯(cuò)時(shí)刻獲得輸出待觀測(cè)值的第一切換時(shí)刻以及第二切換時(shí)刻；其中，所述第一切換時(shí)刻位于所述出錯(cuò)時(shí)刻之前，所述第二切換時(shí)刻位于所述出錯(cuò)時(shí)刻之后；重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè)試，并當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，向輸出接口開(kāi)始輸出待觀測(cè)值，直到達(dá)到第二切換時(shí)刻時(shí)，結(jié)束向所述輸出接口輸出所述待觀測(cè)值；根據(jù)輸出的待觀測(cè)值確定所述被測(cè)試電路的電路狀態(tài)。
2.如權(quán)利要求1所述的方法，其特征在于，所述重新啟動(dòng)所述被測(cè)試電路為自動(dòng)重新 啟動(dòng)所述被測(cè)試電路，具體為設(shè)置運(yùn)行次數(shù)參量，并在首次測(cè)試之前賦給其初始值，當(dāng)被測(cè)試電路被重新啟動(dòng)進(jìn)行 再次測(cè)試時(shí)，所述運(yùn)行次數(shù)參量被更新；在測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，讀取所述運(yùn)行次數(shù)參量；判斷所述運(yùn)行次 數(shù)參量的當(dāng)前值是否為所述初始值，當(dāng)判斷結(jié)果為是時(shí)，說(shuō)明本次測(cè)試為首次測(cè)試，自動(dòng)重 新啟動(dòng)所述被測(cè)試電路；當(dāng)判斷結(jié)果為否時(shí)，說(shuō)明本次測(cè)試為再次測(cè)試，對(duì)所述被測(cè)試電路 繼續(xù)進(jìn)行測(cè)試，直到達(dá)到所述第二切換時(shí)刻。
3.如權(quán)利要求1所述的方法，其特征在于，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè)試時(shí)，在達(dá)到所述第一切換時(shí)刻之前，所述被測(cè)試電路 運(yùn)行頻率為快速時(shí)鐘頻率；當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，根據(jù)分頻因子D對(duì)所述被測(cè)試電路運(yùn)行頻率進(jìn)行分頻， 并將所述被測(cè)試電路運(yùn)行頻率切換到慢速時(shí)鐘頻率； 其中，所述分頻因子D≥(F1 XM)/W，且取整數(shù)；Fl 被測(cè)試電路所使用的快速時(shí)鐘頻率；M 被測(cè)試電路中需要測(cè)試的信號(hào)個(gè)數(shù)；W 輸 出接口的帶寬，W = F3XN(F3 輸出接口的時(shí)鐘頻率；N:輸出接口的位寬)；分頻后慢速時(shí) 鐘頻率F2 = F1/D ；當(dāng)達(dá)到所述第二切換時(shí)刻時(shí)，根據(jù)分頻因子D對(duì)所述被測(cè)試電路運(yùn)行頻率進(jìn)行分頻， 并將所述被測(cè)試電路運(yùn)行頻率切換到所述快速時(shí)鐘頻率。
4.如權(quán)利要求1至3任一項(xiàng)所述的方法，其特征在于，向輸出接口輸出待觀測(cè)值，之前 還包括對(duì)所述待觀測(cè)值進(jìn)行排序。
5.如權(quán)利要求4所述的方法，其特征在于，對(duì)所述待觀測(cè)值進(jìn)行排序，之后還包括 通過(guò)時(shí)分多路復(fù)用技術(shù)將與所述待觀測(cè)值對(duì)應(yīng)的多路低速并行信號(hào)轉(zhuǎn)換成高速串行信號(hào)。
6.一種電路狀態(tài)檢測(cè)的裝置，其特征在于，包括第一重啟單元，用于外部啟動(dòng)被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行首次測(cè)試； 記錄單元，用于當(dāng)測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，記錄出錯(cuò)時(shí)刻，并根據(jù)所述 出錯(cuò)時(shí)刻獲得輸出待觀測(cè)值的第一切換時(shí)刻以及第二切換時(shí)刻；其中，所述第一切換時(shí)刻 位于所述出錯(cuò)時(shí)刻之前，所述第二切換時(shí)刻位于所述出錯(cuò)時(shí)刻之后；第二重啟單元，用于重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè)試；時(shí)鐘計(jì)數(shù)單元，用于在所述第二重啟單元重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè)試電 路進(jìn)行再次測(cè)試后，當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，向輸出接口開(kāi)始輸出待觀測(cè)值，直到達(dá)到 第二切換時(shí)刻時(shí)，結(jié)束向所述輸出接口輸出所述待觀測(cè)值。
7.如權(quán)利要求6所述的裝置，其特征在于，還包括運(yùn)行次數(shù)計(jì)算單元，用于設(shè)置運(yùn)行次數(shù)參量，并在首次測(cè)試之前賦給其初始值，當(dāng)被測(cè) 試電路被重新啟動(dòng)進(jìn)行再次測(cè)試時(shí)，所述運(yùn)行次數(shù)參量被更新；所述第二重啟單元，還用于在測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，讀取所述運(yùn)行 次數(shù)參量；判斷所述運(yùn)行次數(shù)參量的當(dāng)前值是否為所述初始值，當(dāng)判斷結(jié)果為是時(shí)，說(shuō)明本 次測(cè)試為首次測(cè)試，自動(dòng)重新啟動(dòng)所述被測(cè)試電路；當(dāng)判斷結(jié)果為否時(shí)，說(shuō)明本次測(cè)試為再 次測(cè)試，對(duì)所述被測(cè)試電路繼續(xù)進(jìn)行測(cè)試，直到達(dá)到所述第二切換時(shí)刻。
8.如權(quán)利要求6所述的裝置，其特征在于，還包括時(shí)鐘分頻單元，用于根據(jù)分頻因子D對(duì)所述被測(cè)試電路運(yùn)行頻率進(jìn)行分頻，其中，所述分頻因子D≥(F1 XM)/W，且取整數(shù)；Fl 被測(cè)試電路所使用的快速時(shí)鐘頻率；M 被測(cè)試電路中需要測(cè)試的信號(hào)個(gè)數(shù)；W 輸 出接口的帶寬，W = F3XN(F3 輸出接口的時(shí)鐘頻率；N:輸出接口的位寬)；分頻后慢速時(shí) 鐘頻率F2 = F1/D ；時(shí)鐘切換單元，用于根據(jù)所述時(shí)鐘分頻單元計(jì)算的慢速時(shí)鐘頻率與快速時(shí)鐘頻率對(duì)所 述被測(cè)試電路所使用的運(yùn)行時(shí)鐘頻率進(jìn)行切換，具體為在達(dá)到所述第一切換時(shí)刻之前，所 述被測(cè)試電路運(yùn)行頻率為快速時(shí)鐘頻率；當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，將所述被測(cè)試電路運(yùn)行頻率切換到所述慢速時(shí)鐘頻率；當(dāng)達(dá)到所述第二切換時(shí)刻時(shí)，將所述被測(cè)試電路運(yùn)行頻率切換到所述快速時(shí)鐘頻率。
9.如權(quán)利要求6至8任一項(xiàng)所述的裝置，其特征在于，還包括排序處理單元，用于對(duì)向輸出接口輸出的待觀測(cè)值進(jìn)行排序。
10.如權(quán)利要求9所述的裝置，其特征在于，還包括轉(zhuǎn)換單元，用于在所述排序處理單元對(duì)所述待觀測(cè)值進(jìn)行排序后，通過(guò)時(shí)分多路復(fù)用 技術(shù)將與所述待觀測(cè)值對(duì)應(yīng)的多路低速并行信號(hào)轉(zhuǎn)換成高速串行信號(hào)。
全文摘要
本發(fā)明提供一種電路狀態(tài)檢測(cè)的方法和裝置，包括以下步驟外部啟動(dòng)被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行首次測(cè)試；當(dāng)測(cè)試過(guò)程中所述被測(cè)試電路出現(xiàn)錯(cuò)誤時(shí)，記錄出錯(cuò)時(shí)刻；根據(jù)所述出錯(cuò)時(shí)刻獲得輸出待觀測(cè)值的第一切換時(shí)刻以及第二切換時(shí)刻；其中，所述第一切換時(shí)刻位于所述出錯(cuò)時(shí)刻之前，所述第二切換時(shí)刻位于所述出錯(cuò)時(shí)刻之后；重新啟動(dòng)所述被測(cè)試電路，對(duì)所述被測(cè)試電路進(jìn)行再次測(cè)試，并當(dāng)達(dá)到所述第一切換時(shí)刻時(shí)，向輸出接口開(kāi)始輸出待觀測(cè)值，直到達(dá)到第二切換時(shí)刻時(shí)，結(jié)束向所述輸出接口輸出所述待觀測(cè)值；根據(jù)輸出的待觀測(cè)值確定所述被測(cè)試電路的電路狀態(tài)。因此，提高了查找被測(cè)試電路出錯(cuò)原因的效率。
文檔編號(hào)G01R31/28GK101975919SQ20101028624
公開(kāi)日2011年2月16日 申請(qǐng)日期2010年9月19日 優(yōu)先權(quán)日2010年9月19日
發(fā)明者王振國(guó) 申請(qǐng)人:王振國(guó)