專利名稱：電源重置電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種重置電路，特別涉及一種電源的開(kāi)機(jī)重置(power on reset)電路。
背景技術(shù)：
在設(shè)計(jì)電子電路時(shí)，往往會(huì)加入重置(reset)機(jī)制在電路中，以使所設(shè)計(jì)的電子電路在需要時(shí)得以回復(fù)為初始狀態(tài)。尤其在對(duì)電子電路開(kāi)啟電源(開(kāi)機(jī))之初時(shí)，電路中各元件(例如暫存器)處于不確定狀態(tài)，此時(shí)需要重置這些電路元件，以將電路中各元件設(shè)定為初始狀態(tài)。圖IA為現(xiàn)有的電源重置電路的電路圖。請(qǐng)參照?qǐng)D1A，現(xiàn)有的電源重置電路100A 包括電阻Rl、電容Cl以及反相器Al。其中電阻Rl耦接于電源電壓VDD與反相器Al的輸入端之間，電容Cl耦接于反相器Al的輸入端與接地電壓GND之間。請(qǐng)同時(shí)參照?qǐng)D1A、圖2A以及圖2B，其中，圖2A為圖IA中的電源重置電路中反相器Al輸出端的電壓波形圖，而圖2B為圖IA中的電容Cl上電壓的電壓波形圖。當(dāng)系統(tǒng)的電源開(kāi)啟時(shí)，電源電壓VDD的電壓漸漸上升，此時(shí)電容Cl上的電壓也隨之漸漸上升，當(dāng)電容 Cl上的電壓被充電至反相器Al的轉(zhuǎn)換電平時(shí)，反相器Al的輸出端便由邏輯高電平轉(zhuǎn)為邏輯低電平。而當(dāng)電源電壓VDD因?yàn)槟撤N原因而下降時(shí)(非關(guān)閉電源)，電容Cl中所儲(chǔ)存的電能將通過(guò)電阻Rl流向電源電壓VDD，而使得電容Cl上的電壓下降。當(dāng)電容Cl上的電壓下降至反相器Al的轉(zhuǎn)換電平時(shí)，反相器Al便可根據(jù)其輸入端的電平在其輸出端輸出一邏輯高電平的重置信號(hào)SR以重置系統(tǒng)，而避免系統(tǒng)因?yàn)樗邮盏碾娫措妷篤DD過(guò)低而導(dǎo)致誤動(dòng)作的發(fā)生。然而如圖2B所示，若當(dāng)電容Cl上的放電速度過(guò)慢時(shí)，將使得電容Cl上的電壓無(wú)法實(shí)時(shí)下降至反相器Al的轉(zhuǎn)換電平，就會(huì)使得反相器Al無(wú)法在其輸出端輸出重置信號(hào)SR， 并進(jìn)而使系統(tǒng)因?yàn)殡娫措妷篤DD過(guò)低而導(dǎo)致不可預(yù)期的狀態(tài)發(fā)生。當(dāng)電源電壓VDD回復(fù)正常工作電壓后，系統(tǒng)將因其內(nèi)部信號(hào)錯(cuò)亂而無(wú)法正常工作。上述圖IA中現(xiàn)有的電源重置電路100A僅為多種現(xiàn)有電源重置電路的其中一種， 其它現(xiàn)有的電源重置電路例如可將電源重置電路100A中的電阻Rl置換為一 P型晶體管Ql 或N型晶體管M1，其耦接的方式如圖IB 圖ID所示。反相器Al輸出端的電壓波形以及電源重置電路100B 100D中電容Cl上電壓的電壓波形分別類似于圖2A與圖2B所示的電壓波形，其動(dòng)作原理類似于圖IA中的電源重置電路100A，在此不再贅述。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種電源重置電路，確保在電源下降成低電壓時(shí)可有效發(fā)
出重置信號(hào)。本發(fā)明提出一種電源重置電路，包括一電源重置單元、一電壓檢測(cè)單元以及一開(kāi)關(guān)單元。其中電源重置單元具有一電阻電容電路耦接至電源重置單元的輸入端并產(chǎn)生一延遲輸入電壓，電源重置單元根據(jù)延遲輸入電壓及一第一臨界電平以在其輸出端輸出一重置信號(hào)。電壓檢測(cè)單元接收并檢測(cè)一電源電壓，并根據(jù)電源電壓的電平下降一偏移電壓來(lái)產(chǎn)生一開(kāi)關(guān)信號(hào)。另外，開(kāi)關(guān)單元耦接在電壓檢測(cè)單元與電源重置單元的輸入端間，根據(jù)開(kāi)關(guān)信號(hào)導(dǎo)通而使電源重置單元的輸入端導(dǎo)通至一參考電壓。在本發(fā)明的一實(shí)施例中，上述電壓檢測(cè)單元包括一壓降單元與一緩沖器。其中壓降單元耦接電源電壓，并將電源電壓的電平下降一偏移電壓以使電壓檢測(cè)單元產(chǎn)生開(kāi)關(guān)信號(hào)。另外緩沖器的輸入端與輸出端分別耦接壓降單元與開(kāi)關(guān)單元，當(dāng)電源電壓下降一偏移電壓后的電平低于一第二臨界電平時(shí)，緩沖器輸出開(kāi)關(guān)信號(hào)。在本發(fā)明的一實(shí)施例中，上述緩沖器為一反相器。在本發(fā)明的一實(shí)施例中，電源重置電路還包括一第一電容單元，其耦接于電源電壓與緩沖器的輸入端之間。在本發(fā)明的一實(shí)施例中，上述壓降單元為一二極管元件，其中二極管元件的陽(yáng)極耦接電源電壓，二極管元件的陰極耦接緩沖器的輸入端。在本發(fā)明的一實(shí)施例中，上述二極管元件包括一第一晶體管，第一晶體管的源極耦接電源電壓，第一晶體管的漏極耦接緩沖器，第一晶體管的柵極與漏極相互耦接。在本發(fā)明的一實(shí)施例中，上述開(kāi)關(guān)單元包括一 N型晶體管，其柵極耦接電壓檢測(cè)單元，N型晶體管的漏極與源極分別耦接電源重置單元與參考電壓。在本發(fā)明的一實(shí)施例中，上述電源重置單元包括一阻抗單元、一第二電容單元以及一第二反相器。其中阻抗單元耦接于電源電壓與電源重置單元的輸入端之間。第二電容單元耦接于電源重置單元的輸入端與參考電壓之間，第二電容單元與阻抗單元形成電阻電容電路，其中延遲輸入電壓為第二電容單元上的電壓。第二反相器的輸入端與輸出端分別耦接電源重置單元的輸入端與輸出端，當(dāng)?shù)诙娙輪卧碾妷旱陀诘谝慌R界電平時(shí)，輸出重置信號(hào)。在本發(fā)明的一實(shí)施例中，上述阻抗單元包括一第一延遲晶體管，其源極耦接電源電壓，第一延遲晶體管的漏極耦接第二電容單元，第一延遲晶體管的柵極與漏極相互耦接。在本發(fā)明的一實(shí)施例中，上述阻抗單元包括一第二延遲晶體管，其源極耦接電源電壓，第二延遲晶體管的漏極耦接第二電容單元，第二延遲晶體管的柵極耦接參考電壓?；谏鲜?，本發(fā)明利用提高電源重置單元中電容電阻電路的放電速度，將電源重置單元輸入端上延遲輸入電壓的電壓快速拉低，以確保電源重置單元可發(fā)出重置信號(hào)，避免系統(tǒng)因?yàn)殡妷哼^(guò)低而導(dǎo)致誤動(dòng)作的發(fā)生。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖IA 圖ID為現(xiàn)有的電源重置電路的電路圖。圖2A為圖IA中的電源重置電路中反相器Al輸出端的電壓波形圖。圖2B為圖IA中的電容上電壓的電壓波形圖。圖3為本發(fā)明一實(shí)施例的電源重置電路的示意圖。圖4為本發(fā)明另一實(shí)施例的電源重置電路的示意圖。
圖5A 圖5D為圖4實(shí)施例的電源重置電路的多個(gè)電平波形圖。圖6、7為本發(fā)明配合不同電源重置單元的電源重置電路的實(shí)施例的示意圖。主要元件符號(hào)說(shuō)明100A 100D、300、400、600、700 電源重置電路302:電源重置單元304 電壓檢測(cè)單元306:開(kāi)關(guān)單元402 壓降單元404、408:電容單元406:阻抗單元410、610、710 電阻電容電路Al A3:反相器Bl 緩沖器Q1、Q2:晶體管Q3 延遲晶體管VDD:電源電壓GND:接地電壓Cl C3 電容Vf:參考電壓Sl 開(kāi)關(guān)信號(hào)SR 重置信號(hào)Ml M2 :N型晶體管Vd:延遲輸入電壓
具體實(shí)施例方式圖3為本發(fā)明一實(shí)施例的電源重置電路的示意圖。請(qǐng)參照?qǐng)D3，其中電源重置電路 300內(nèi)裝于一系統(tǒng)(未示出)中，電源重置電路300包括電源重置單元302、電壓檢測(cè)單元 304、以及開(kāi)關(guān)單元306。其中開(kāi)關(guān)單元306耦接在電壓檢測(cè)單元304與電源重置單元302 的輸入端之間，電源重置單元302具有一電阻電容電路(未示出)，其耦接至電源重置單元 302的輸入端，并在電源重置單元302的輸入端產(chǎn)生一延遲輸入電壓Vd。電壓檢測(cè)單元304 用以檢測(cè)系統(tǒng)的電源電壓VDD，并根據(jù)電源電壓VDD下降一偏移電壓后的電壓來(lái)產(chǎn)生開(kāi)關(guān)信號(hào)Si。開(kāi)關(guān)單元306則根據(jù)開(kāi)關(guān)信號(hào)Sl將電源重置單元302的輸入端導(dǎo)通至參考電壓 Vf，其中此參考電壓Vf可為系統(tǒng)中電平較低的電壓，例如接地電壓。電源重置單元302的輸入端被導(dǎo)通至參考電壓Vf后，將使得電源重置單元302中的電阻電容電路經(jīng)由開(kāi)關(guān)單元306往參考電壓Vf放電，而使得電源重置單元302輸入端上的延遲輸入電壓Vd的電平快速的下降，一旦延遲輸入電壓Vd的電平低于第一臨界電平時(shí)， 電源重置單元302便在其輸出端輸出重置信號(hào)SR以重置系統(tǒng)中的電路元件。如此通過(guò)電壓檢測(cè)單元304檢測(cè)電源電壓VDD的壓降來(lái)控制開(kāi)關(guān)單元306的導(dǎo)通狀態(tài)，進(jìn)而將延遲輸入電壓Vd的電平迅速的拉低至低于第一臨界電平，即可確保電源重置單元302有效的在其輸出端輸出重置信號(hào)SR，避免電源電壓VDD從低電壓回復(fù)正常工作電壓后，系統(tǒng)因其內(nèi)部信號(hào)錯(cuò)亂而無(wú)法正常工作。進(jìn)一步來(lái)說(shuō)，圖3所示的電源重置電路300可以圖4的方式來(lái)實(shí)現(xiàn)。圖4為本發(fā)明另一實(shí)施例的電源重置電路的示意圖。在本實(shí)施例中，電源重置電路400中的電壓檢測(cè)單元304包括壓降單元402、緩沖器Bl以及電容單元404。其中緩沖器Bl用以緩沖其輸入端的電壓，其可如本實(shí)施例利用一反相器A2來(lái)實(shí)施，然而不以此為限。壓降單元402耦接于電源電壓VDD與緩沖器B 1的輸入端之間，電容單元404則耦接于緩沖器Bl的輸入端與電源電壓VDD之間。壓降單元402可利用一二極管元件來(lái)實(shí)施，其中二極管元件的陽(yáng)極耦接電源電壓VDD，二極管元件的陰極則耦接緩沖器Bl的輸入端。例如在本實(shí)施例中，二極管元件為一 P型的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管Q2，其中晶體管Q2的源極耦接電源電壓VDD，晶體管Q2的漏極耦接緩沖器Bi，晶體管Q2的柵極與漏極相互耦接。當(dāng)然，壓降單元402的二極管元件也可以利用N型的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管或其它種類的晶體管，以耦接成二極管的形態(tài)來(lái)構(gòu)建。本實(shí)施例的電容單元404為由一電容C2來(lái)實(shí)施，而本實(shí)施例的開(kāi)關(guān)單元306為一 N型晶體管M1，其中N型晶體管Ml的柵極耦接至電壓檢測(cè)單元304中緩沖器Bl的輸出端， N型晶體管Ml的漏極耦接電源重置單元302，N型晶體管Ml的源極則耦接參考電壓Vf。另外，電源重置單元302包括阻抗單元406、電容單元408以及反相器A3。其中阻抗單元406耦接于電源電壓VDD與電源重置單元302的輸入端之間，電容單元408耦接于電源重置單元302的輸入端與參考電壓Vf之間，其中電容單元408與阻抗單元406形成一電阻電容電路410。反相器A3的輸入端與輸出端分別耦接電源重置單元302的輸入端與輸出端。在本實(shí)施例中，阻抗單元406為利用一延遲晶體管Q3來(lái)實(shí)現(xiàn)，其中延遲晶體管Q3的源極耦接電源電壓VDD，延遲晶體管Q3的漏極耦接反相器A3，延遲晶體管Q3的柵極與漏極相互耦接。其中，電容單元408在本實(shí)施例中為一電容C3。以下請(qǐng)參照?qǐng)D5A 圖5D，圖5A 圖5D分別為重置信號(hào)SR與電源電壓VDD、開(kāi)關(guān)信號(hào)Sl與電源電壓VDD、電容C2上電壓與電源電壓VDD以及電容C3上電壓與電源電壓VDD 的電平波形圖。以下將配合圖5A 圖5D進(jìn)行電源重置電路400的說(shuō)明。當(dāng)系統(tǒng)的電源開(kāi)啟時(shí)，電源電壓VDD的電壓漸漸上升，此時(shí)電容C2、C3被電源電壓 VDD充電，而使電容C2、C3上的電壓漸漸上升。其中由于電容C3為經(jīng)由延遲晶體管Q3被充電，因此電容C3上電壓的起始上升時(shí)間點(diǎn)將略晚于電容C2，且電容C3上的電壓小于電源電壓VDD —臨界電壓值。類似地，由于壓降單元402可根據(jù)電源電壓VDD的電平將其下降一偏移電壓(即晶體管Q2的臨界電壓)，因此電容C2被充電至飽和時(shí)，電容C2上的電壓也會(huì)小于電源電壓VDD —個(gè)臨界電壓值。另一方面，重置信號(hào)SR的電平也隨電源電壓VDD漸漸上升，當(dāng)電容C3上的電壓被充電至第一臨界電平時(shí)，反相器A3便根據(jù)其輸入端的電壓(即電容C3上的電壓)將其輸出端的重置信號(hào)SR轉(zhuǎn)為邏輯低電平。在此期間，由于反相器A2輸入端的電平隨電源電壓 VDD持續(xù)升高，因此反相器A2輸出端的開(kāi)關(guān)信號(hào)Sl將持續(xù)維持邏輯低電平，而保持N型晶體管Ml處于關(guān)閉狀態(tài)。當(dāng)電源電壓VDD因?yàn)槟撤N原因而下降時(shí)，電容C2與電容C3上的電壓也隨之下降。 其中電容C2中所儲(chǔ)存的電能可直接對(duì)電源電壓VDD進(jìn)行放電，且由于電容C2 —端的電壓受制于晶體管Q2，因此電容C2上的電壓下降時(shí)保持低于電源電壓VDD—個(gè)偏移電壓值。另外，電容C3由于只能通過(guò)延遲晶體管Q3放電，因此其電壓的下降速度將會(huì)小于電源電壓 VDD的下降速度。當(dāng)電源電壓VDD反相器A2輸入端上的電壓(即電容C2上的電壓)小于一第二臨界電平(即反相器A2的轉(zhuǎn)換電平，在本實(shí)施例中為2V)時(shí)，反相器A2將開(kāi)關(guān)信號(hào)Sl的電壓由邏輯低電平轉(zhuǎn)為邏輯高電平，如圖5C所示，開(kāi)關(guān)信號(hào)Sl的電平將等于電源電壓VDD的電平。同時(shí)，開(kāi)關(guān)單元306(即N型晶體管Ml)將受控于開(kāi)關(guān)信號(hào)Sl而被開(kāi)啟。如此一來(lái)， 電源重置單元302的輸入端便可經(jīng)由N型晶體管Ml連接至參考電壓Vf，而將電容C3上的電壓瞬間拉至邏輯低電平，使電容C3可經(jīng)由N型晶體管Ml對(duì)參考電壓Vf進(jìn)行放電。在此同時(shí)，由于電容C3上的電壓瞬間被拉低至小于第一臨界電平m，因此反相器A3將重置信號(hào)SR的電平由邏輯低電平轉(zhuǎn)換為邏輯高電平，進(jìn)而將系統(tǒng)中的電路元件重置，避免系統(tǒng)因?yàn)殡妷哼^(guò)低而導(dǎo)致誤動(dòng)作的發(fā)生。值得注意的是，上述開(kāi)關(guān)單元306以及電壓檢測(cè)單元304中所包括的壓降單元402 與電容單元404的實(shí)施方式僅為示范性的實(shí)施例，在實(shí)際應(yīng)用上并不以此為限。另外，電壓檢測(cè)單元304以及開(kāi)關(guān)單元306也可配合具有不同電阻電容電路的電源重置單元302，來(lái)確保電源重置單元302可發(fā)出重置信號(hào)SR。舉例來(lái)說(shuō)，圖6、7為本發(fā)明配合不同電源重置單元的電源重置電路的實(shí)施例的示意圖。其中圖6中的電源重置電路600與圖4中的電源重置電路400的不同之處在于，圖6 中的電阻電容電路610中的延遲晶體管Q3的柵極為耦接至參考電壓Vf，而圖7中的電源重置電路700與圖4中的電源重置電路400的不同之處在于，圖7中的電阻電容電路710以一 N型晶體管M2取代延遲晶體管Q3。其中N型晶體管M2的漏極耦接電源電壓VDD，N型晶體管M2的源極耦接電容C3，N型晶體管M2的柵極則耦接至N型晶體管M2的漏極。圖6 與圖7中的電源重置電路600、700的動(dòng)作方式均類似于圖4所揭露的實(shí)施例，本領(lǐng)域具通常知識(shí)者應(yīng)可根據(jù)上述實(shí)施例的教示而推得，因此不再贅述。另外，上述實(shí)施例雖均設(shè)定重置信號(hào)SR在邏輯高電平時(shí)對(duì)系統(tǒng)中的電路元件進(jìn)行重置，然而實(shí)際應(yīng)用上并不以此為限。視系統(tǒng)中電路元件的特性也可設(shè)定重置信號(hào)SR在邏輯低電平時(shí)對(duì)系統(tǒng)中的電路元件進(jìn)行重置。綜上所述，本發(fā)明利用電壓檢測(cè)單元檢測(cè)電源電壓的壓降，并根據(jù)電源電壓的壓降將電源重置單元的輸入端導(dǎo)通至一參考電壓，以加速電源重置單元中電容電阻電路的放電，將電源重置單元輸入端上延遲輸入電壓的電壓快速拉低，以確保電源重置單元可發(fā)出重置信號(hào)，避免系統(tǒng)因?yàn)殡妷哼^(guò)低而導(dǎo)致誤動(dòng)作的發(fā)生。雖然本發(fā)明已以實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作一些變動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種電源重置電路，其特征在于，包括一電源重置單元，具有一電阻電容電路耦接至該電源重置單元的輸入端并產(chǎn)生一延遲輸入電壓，該電源重置單元根據(jù)該延遲輸入電壓及一第一臨界電平以在其輸出端輸出一重置信號(hào)；一電壓檢測(cè)單元，檢測(cè)一電源電壓，根據(jù)該電源電壓的電平下降一偏移電壓來(lái)產(chǎn)生一開(kāi)關(guān)信號(hào)；以及一開(kāi)關(guān)單元，耦接在該電壓檢測(cè)單元與該電源重置單元的輸入端間，根據(jù)該開(kāi)關(guān)信號(hào)導(dǎo)通而使該電源重置單元的輸入端導(dǎo)通至一參考電壓。
2.如權(quán)利要求1所述的電源重置電路，其特征在于，該電壓檢測(cè)單元包括一壓降單元，耦接該電源電壓，將電源電壓的電平下降該偏移電壓以使該電壓檢測(cè)單元產(chǎn)生該開(kāi)關(guān)信號(hào)；以及一緩沖器，其輸入端與輸出端分別耦接該壓降單元與該開(kāi)關(guān)單元，當(dāng)該電源電壓下降該偏移電壓后的電平低于一第二臨界電平時(shí)輸出該開(kāi)關(guān)信號(hào)。
3.如權(quán)利要求2所述的電源重置電路，其特征在于，該緩沖器為一第一反相器。
4.如權(quán)利要求2所述的電源重置電路，其特征在于，還包括一第一電容單元，耦接于該電源電壓與該緩沖器的輸入端之間。
5.如權(quán)利要求2所述的電源重置電路，其特征在于，該壓降單元為一二極管元件，其中該二極管元件的陽(yáng)極耦接該電源電壓，該二極管元件的陰極耦接該緩沖器的輸入端。
6.如權(quán)利要求5所述的電源重置電路，其特征在于，該二極管元件包括一第一晶體管，該第一晶體管的源極耦接該電源電壓，該第一晶體管的漏極耦接該緩沖器，該第一晶體管的柵極與漏極相互耦接。
7.如權(quán)利要求1所述的電源重置電路，其特征在于，該開(kāi)關(guān)單元包括一 N型晶體管，其柵極耦接該電壓檢測(cè)單元，該N型晶體管的漏極與源極分別耦接該電源重置單元與該參考電壓。
8.如權(quán)利要求1所述的電源重置電路，其特征在于，該電源重置單元包括一阻抗單元，耦接于該電源電壓與該電源重置單元的輸入端之間；一第二電容單元，耦接于該電源重置單元的輸入端與該參考電壓之間，該第二電容單元與該阻抗單元形成該電阻電容電路，其中該延遲輸入電壓為該第二電容單元上的電壓； 以及一第二反相器，其輸入端與輸出端分別耦接該電源重置單元的輸入端與輸出端，當(dāng)該第二電容單元的電壓低于該第一臨界電平時(shí)，輸出該重置信號(hào)。
9.如權(quán)利要求8所述的電源重置電路，其特征在于，該阻抗單元包括一第一延遲晶體管，該第一延遲晶體管的源極耦接該電源電壓，該第一延遲晶體管的漏極耦接該第二電容單元，該第一延遲晶體管的柵極與漏極相互耦接。
10.如權(quán)利要求8所述的電源重置電路，其特征在于，該阻抗單元包括一第二延遲晶體管，該第二延遲晶體管的源極耦接該電源電壓，該第二延遲晶體管的漏極耦接該第二電容單元，該第二延遲晶體管的柵極耦接該參考電壓。
全文摘要
一種電源重置電路，包括一電源重置單元、一電壓檢測(cè)單元以及一開(kāi)關(guān)單元。其中電源重置單元具有一電阻電容電路耦接至電源重置單元的輸入端并產(chǎn)生一延遲輸入電壓，電源重置單元根據(jù)延遲輸入電壓及一第一臨界電平以在其輸出端輸出一重置信號(hào)。電壓檢測(cè)單元檢測(cè)一電源電壓，并根據(jù)電源電壓的電平下降一偏移電壓來(lái)產(chǎn)生一開(kāi)關(guān)信號(hào)。另外，開(kāi)關(guān)單元耦接在電壓檢測(cè)單元與電源重置單元的輸入端間，根據(jù)開(kāi)關(guān)信號(hào)導(dǎo)通而使電源重置單元的輸入端導(dǎo)通至一參考電壓。
文檔編號(hào)G01R19/00GK102377416SQ201010250408
公開(kāi)日2012年3月14日 申請(qǐng)日期2010年8月6日 優(yōu)先權(quán)日2010年8月6日
發(fā)明者廖俊堯 申請(qǐng)人:盛群半導(dǎo)體股份有限公司