專利名稱：一種測試測試元件擺放方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種本發(fā)明涉及一切PCB、FPC電路板的電子領(lǐng)域，具體地說是一種測 試測試元件擺放方法。
背景技術(shù)：
隨著電子產(chǎn)品中的小型化以及更高性能和功能需求越來越高，元器件在電路板上 密度越來越高；在PCB板子上擺滿元件的時候我們就無足夠的空間來擺放如阻抗測試條一 類的測試性測試元件。在當(dāng)前的一些電子產(chǎn)品中，為了實現(xiàn)高性能、更多功能的要求，但是 同時要滿足更加小巧更加輕便，導(dǎo)致PCB產(chǎn)品內(nèi)部的面積利用率要求更高。有一些用來測 試的測試元件在測試完成以后就沒有作用了，但是它還占用著非常珍貴的地方顯得有點浪 費。當(dāng)前的一些做法是把阻抗測試條放在PCB板子外，即放在廢料邊上，這樣做有一 個比較大的缺點就是不能準(zhǔn)確反映PCB板子內(nèi)的阻抗實際情況；造成不能準(zhǔn)確反映PCB板 子內(nèi)的阻抗實際情況的主要原因是因為在PCB制造過程中，如電鍍，壓和的精度導(dǎo)致PCB板 邊的阻抗與板內(nèi)的阻抗不一致。因此要經(jīng)常在PCB板上放置測試元件進行電氣性能測試， 如何放置測試元件而不使其占用其他元件的有效空間，還未有好的解決辦法。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種測試測試元件擺放方法。本發(fā)明的目的是按以下方式實現(xiàn)的，方法步驟如下在集成電路IC芯片或較大元 件底部的PCB板上設(shè)置有測試元件預(yù)留針腳孔，測試元件的上部與集成電路IC芯片底部疊 加在一起，測試元件的針腳插在測試元件預(yù)留針腳孔中，測試元件的針腳下端向下露出PCB 板，集成電路IC芯片或較大電子元件性能測試時，通過露出PCB板的測試元件針腳連接測 試儀器或設(shè)備。1.本發(fā)明的優(yōu)異效果是，采用將測試元件測試元件重疊擺放的放置減少所需要的 PCB面積，在實際應(yīng)用中將有利于電子產(chǎn)品的小型化，同時兼顧測試的需求。測試元件可以 放在大型電子元件的下方，因為測試元件不需要上件，不與電子產(chǎn)品電路產(chǎn)生實際連接，所 以不會影響上件元件的制造。但是我們可以把用來空板測試的測試元件和一些相對較大的 測試元件疊在同一位置以增加PCB的利用率。比如完全解決了阻抗測試不能完全反映PCB 板內(nèi)阻抗的缺點。


附圖1是電子元件與測試元件底部的疊加俯視結(jié)構(gòu)示意圖；附圖2是疊加測試元件的PCB板的斷面結(jié)構(gòu)示意圖。附圖標(biāo)記說明PCB板1、電子元件2、測試元件3、測試元件針腳4、測試元件預(yù)留 針腳孔5。
具體實施例方式參照說明書附圖對本發(fā)明的方法作以下詳細的說明；為了解決這個問題就要求我們把阻抗測試條放在板子內(nèi)部，但當(dāng)板子測試元件密 度太高時就沒有足夠的空間來擺放阻抗測試條，本發(fā)明的測試測試元件擺放方法就可以解 決以上這些問題。如圖1、圖2所示，方法步驟如下在集成電路IC芯片或較大電子元件2底部的PCB 板1上設(shè)置有測試元件預(yù)留針腳孔5，測試元件3的上部與集成電路IC芯片或較大電子元 件2底部疊加在一起，測試元件3的針腳4插在測試元件預(yù)留針腳孔5中，測試元件3的針 腳4下端向下露出PCB板1，集成電路IC芯片或較大電子元件2性能測試時，通過露出PCB 板1的測試元件3的針腳4連接測試儀器或設(shè)備。實施例本發(fā)明采用測試元件重疊擺放的放置減少所需要的PCB面積，在實際應(yīng)用中將有 利于電子產(chǎn)品的小型化，同時兼顧測試的需求。測試測試元件可以放在測試元件的下方，因為測試測試元件不需要上件，沒有多 少高度，所以不會影響上板元件的制造。本發(fā)明的這種堆疊測試元件放置的方法可以應(yīng)用到計算機通信產(chǎn)品生產(chǎn)中，可以 提高上述產(chǎn)品的PCB利用率，比如完全解決了阻抗測試不能完全反映PCB板內(nèi)阻抗的缺點， 在有限的空間內(nèi)實現(xiàn)更多功能的可能性，從而增強產(chǎn)品的競爭力。除說明書所述的技術(shù)特征外，均為本專業(yè)技術(shù)人員的已知技術(shù)。
權(quán)利要求
一種測試測試元件擺放方法，其特征在于，方法步驟是在集成電路IC芯片或較大元件底部的PCB板上設(shè)置有測試元件預(yù)留針腳孔，測試元件的上部與集成電路IC芯片或較大電子元件底部疊加在一起，測試元件的針腳插在測試元件預(yù)留針腳孔中，測試元件針腳下端向下露出PCB板，集成電路IC芯片性能測試時，通過露出PCB板的測試元件的針腳連接測試儀器或設(shè)備。
全文摘要
本發(fā)明提供一種測試測試元件擺放方法，方法步驟是在集成電路IC芯片或較大元件底部的PCB板上設(shè)置有測試元件預(yù)留針腳孔，測試元件的上部與集成電路IC芯片或較大電子元件底部疊加在一起，測試元件的針腳插在測試元件預(yù)留針腳孔中，測試元件針腳下端向下露出PCB板，集成電路IC芯片性能測試時，通過露出PCB板的測試元件的針腳連接測試儀器或設(shè)備。本發(fā)明的這種堆疊測試元件放置的方法可以應(yīng)用到計算機通信產(chǎn)品生產(chǎn)中，可以提高上述產(chǎn)品的PCB利用率，比如完全解決了阻抗測試不能完全反映PCB板內(nèi)阻抗的缺點，在有限的空間內(nèi)實現(xiàn)更多功能的可能性，從而增強產(chǎn)品的競爭力。
文檔編號G01R31/28GK101923142SQ201010242199
公開日2010年12月22日 申請日期2010年8月2日 優(yōu)先權(quán)日2010年8月2日
發(fā)明者劉方, 吳景霞, 張柱, 王林 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司