專利名稱：基于dsp和pci總線技術(shù)的電能質(zhì)量監(jiān)測裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于電力能源監(jiān)測領(lǐng)域，具體涉及一種基于DSP和PCI總線技術(shù)的電能質(zhì)量監(jiān)測裝置。
背景技術(shù)：
電能質(zhì)量監(jiān)測在改善電能質(zhì)量的過程中起關(guān)鍵的作用，因為要對電能質(zhì)量進行治理，必須先對電能質(zhì)量中存在的問題認識清楚。所以電能質(zhì)量的五項指標(biāo)電壓波動與閃變、三相不平衡、諧波、電壓偏差和頻率偏差的測量是電能質(zhì)量治理的重要基礎(chǔ)和前提。要對電能質(zhì)量進行綜合監(jiān)測，必然要研制電能質(zhì)量綜合監(jiān)測裝置。國內(nèi)外很多研究單位和廠商研制了各種電能質(zhì)量分析儀表、儀器。這些儀器從功能上大體可以分為以下三類[0003] ①實時監(jiān)測儀表若干個單功能儀器安裝在監(jiān)測屏上，此類儀器功能單一，運行可罪。 ②手提式儀表技術(shù)人員隨身攜帶，隨機測量電能質(zhì)量的一些指標(biāo)，簡單實用。如美國Fluke公司生產(chǎn)的F40/41系列手持式諧波分析儀表最為優(yōu)秀。其特點是體積小，功能多，使用方便。 ③臺式電能質(zhì)量分析儀器儀器的特點是多通道，多功能，信息容量較大，數(shù)據(jù)處理功能強。 以上這些產(chǎn)品中，如美國的Fluke公司生產(chǎn)的F40/41手提式儀表性能優(yōu)良，但是由于價格昂貴(2000美元/只)，一般用戶難以接受，希望國內(nèi)廠家盡早生產(chǎn)出價格在3000元/只以下的手持式電力諧波分析儀，而性能相當(dāng)。目前國內(nèi)外生產(chǎn)的大多臺式電能質(zhì)量分析儀存在的主要問題是通道較少，信息容量小，綜合分析功能不夠強，特別是不能把電壓波動與閃變測試分析功能綜合在一起，使用戶在普查電能質(zhì)量時仍要攜帶很多儀器，而且給數(shù)據(jù)的處理帶來很多麻煩。很多用戶還希望增加捕捉瞬態(tài)信號等動態(tài)測試功能，這樣就會更加方便。同時隨著電能質(zhì)量問題研究的深入，對于測量的要求也越來越高。所以開發(fā)功能齊全、攜帶方便、能長時間監(jiān)測也能短時間監(jiān)測，并全面測量電能質(zhì)量標(biāo)準(zhǔn)中要求的指標(biāo)參量，且價格合理的電能質(zhì)量監(jiān)測裝置十分必要。

發(fā)明內(nèi)容本實用新型針對現(xiàn)有技術(shù)的不足，提供了一種基于DSP和PCI總線技術(shù)的電能質(zhì)量監(jiān)測裝置。 本實用新型所采取的技術(shù)方案為 基于DSP和PCI總線技術(shù)的電能質(zhì)量監(jiān)測裝置包括數(shù)據(jù)采集卡、PCI總線和上位機。數(shù)據(jù)采集卡采集電壓波形信號，數(shù)據(jù)采集卡通過PCI總線與上位機信號連接。[0010] 所述的數(shù)據(jù)采集卡包括DSP處理器、第一 A/D采樣器、第二 A/D采樣器、鎖相同步器、存儲器、CPLD芯片、JTAG接口和PCI控制器；第一 A/D采樣器的輸出端、第二 A/D采樣器的輸出端與DSP處理器信號連接，鎖相同步器的一端與第二 A/D采樣器的一端信號連接，
3另一端與DSP處理器信號連接，存儲器、CPLD芯片、JTAG接口與DSP處理器信號連接，PCI
控制器與DSP處理器的輸出端信號連接。 與現(xiàn)有技術(shù)相比，本實用新型所具有的優(yōu)點為 (1)數(shù)據(jù)采集卡具有運行速度快，能采集多路信號，數(shù)據(jù)采集精度高(實際能達到 13位精度)，卡上數(shù)據(jù)存儲容量大，與上位機傳送數(shù)據(jù)快的特點。 (2)數(shù)據(jù)采集卡采用兩種bootloader的形式Flash bootloader和 HPIbootloader。 (3)裝置設(shè)計簡潔合理，多采用各種器件的推薦電路，保證了調(diào)試時硬件設(shè)計的正 確性。而器件的選擇上，多選用小封裝、低功耗和抗干擾能力強的芯片，減少了電路板的面 積和功耗，適合插入工控機的機箱里使用。

圖1本實用新型結(jié)構(gòu)示意圖； 圖2本實用新型中數(shù)據(jù)采集卡的結(jié)構(gòu)示意圖。
具體實施方式
以下結(jié)合附圖對本實用新型作進一步說明。 如圖1所示，基于DSP和PCI總線技術(shù)的電能質(zhì)量監(jiān)測裝置包括數(shù)據(jù)采集卡1 、PCI 總線2和上位機3。數(shù)據(jù)采集卡1采集電壓波形信號，數(shù)據(jù)采集卡1通過PCI總線2與上位 機3信號連接。 如圖2所示，數(shù)據(jù)采集卡1包括DSP處理器8、第一 A/D采樣器4、第二 A/D采樣器 5、鎖相同步器6、存儲器7、CPLD芯片9、 JTAG接口 10和PCI控制器11 ;第一A/D采樣器4 的輸出端、第二 A/D采樣器5的輸出端與DSP處理器8信號連接，鎖相同步器6的一端與第 二 A/D采樣器5的一端信號連接，另一端與DSP處理器8信號連接，存儲器7、CPLD芯片9、 JTAG接口 10與DSP處理器8信號連接，PCI控制器11與DSP處理器8的輸出端信號連接。 DSP處理器選用TI公司的型號為TMS320C6711b芯片，能夠利用其強大的信號處理 能力和HPI接口 ，以滿足數(shù)據(jù)傳送和與上位機接口要求。 DSP程序用C語言編寫。要實現(xiàn)的主要功能是，讀取經(jīng)過A/D采樣器轉(zhuǎn)換后的六路 數(shù)字信號，把它存儲到片外的SDRAM上，供PCI驅(qū)動程序讀取。 數(shù)據(jù)采集卡的核心是A/D采樣器，在電力系統(tǒng)的電氣量測量的實際應(yīng)用中，大多 數(shù)是針對三相電壓電流來進行信號處理的，所以選用TI公司的ADS8364芯片。ADS8364是 高速、低功耗，六通道同步采樣16位模數(shù)轉(zhuǎn)換器，其最大采樣率250KSPS。 ADS8364采用+5V 工作電壓，并帶有80dB共模抑制的全差分輸入通道以及六個4 s連續(xù)近似的模數(shù)轉(zhuǎn)換器、 六個差分采樣放大器。另外，在REFIN和REF0UT引腳內(nèi)部還帶有+2. 5V參考電壓以及高速 并行接口 。 ADS8364的六個模擬輸入分為三組(A， B和C)，每個輸入端都有一個ADCs保持 信號以用來保證幾個通道能同時進行采樣和轉(zhuǎn)換。ADS8364的差分輸入可在-VREF到+VREF 之間變化。在信號輸入端采用差動運放將模擬輸入信號以差分輸入方式進入ADS8364，以有 效地減少共模噪聲，實現(xiàn)較高的有效采集精度。 DSP通過PCI總線向上位機傳送數(shù)據(jù)，然而DSP1并不能和PCI總線直接接口 。這里選用PLX公司PCI9030的實現(xiàn)PCI總線協(xié)議。PCI9030實現(xiàn)了 PCI總線控制的功能，而且能與可以與主流的TI的C6000系列DSP直接相連，實現(xiàn)DSP芯片無縫的接口 ，因而大大簡化了系統(tǒng)設(shè)計的復(fù)雜度。 DSP擴展子系統(tǒng)中的存儲器包括一片F(xiàn)lash和一片SDRAM (Synchronous DynamicRAM同步動態(tài)存儲器)。DSPs訪問外部存儲器時必須通過外部存儲器接(EMIF)。 C6000系列的DSPs的EMIF具有很強的接口能力，不僅具有很高的數(shù)據(jù)吞吐率，而且可以與目前幾乎所有類型的存儲器直接接口。 FLASH選用存儲容量為128KX8bit，映射為DSP的異步存儲器空間。Flash是用在脫機工作方式時，存儲完成數(shù)據(jù)輸入輸出和各種信號處理任務(wù)的DSP的應(yīng)用程序首先由硬件仿真器通過DSP的JTAG接口把程序燒錄到Flash中；然后通過設(shè)置啟動方式引腳確定從外部ROM自啟；DSP在系統(tǒng)復(fù)位后，自動將Flash中的應(yīng)用程序搬移到其片內(nèi)程序存儲器中，并從O地址開始運行。 SDRAM為DSP的動態(tài)存儲器擴展空間，選用一片2MX32bit的SDRAM，可滿足單片運行時數(shù)據(jù)存儲和處理的需要。 CPLD是受DSP的相應(yīng)控制以完成整個系統(tǒng)的時序和邏輯的控制，功能包括AD采
樣頻率和采樣深度控制、內(nèi)外同步邏輯控制、地址譯碼控制、時序控制、片選控制、復(fù)用控制等。 JTAG接口基于IEEE1149. 1標(biāo)準(zhǔn)的 一 種邊界掃描測試方式(Boundary-scanTest)。 TI為其大多數(shù)的DSPs都提供了 JTAG端口支持，C6711也不例外。結(jié)合配套的仿真調(diào)試軟件(Emulator)，可以訪問DSPs的所有資源，包括片內(nèi)寄存器以及所有的存儲器，從而為開發(fā)人員提供一個實時的硬件仿真和調(diào)試環(huán)境。這也是實現(xiàn)系統(tǒng)中處理器部分"能見度"的一個最方便的手段。兩個EMUx信號必須用上拉電阻與電源Vcc相連，上拉電阻的推薦值是4. 7k。如果C6711與14pin Header間的距離超過了 6英尺，則需要在有關(guān)的仿真信號上添加1級緩沖驅(qū)動。本裝置的具體工作過程為首先是數(shù)據(jù)采集，上位機啟動實時采集命令后，數(shù)據(jù)采集卡就獨立地控制硬件進行數(shù)據(jù)采集，并將采集結(jié)果存放在采集卡數(shù)據(jù)緩沖區(qū)中；然后上位機驅(qū)動程序?qū)⒉杉ň彌_區(qū)中的數(shù)據(jù)讀取到驅(qū)動層數(shù)據(jù)緩沖區(qū)中；再次，上位機應(yīng)用軟件，調(diào)用驅(qū)動層數(shù)據(jù)，對DSP上傳三秒鐘的數(shù)據(jù)首先對它進行FFT變換得出三相電壓三相電流的各次諧波的幅值和相位；再后，上位機應(yīng)用軟件利用上傳得到的數(shù)據(jù)通過計算進一步得出系統(tǒng)的頻率偏差電壓偏差和三相不平衡度電。再利用LabVIEW的調(diào)用驅(qū)動程序的動態(tài)連接庫，把采集卡的數(shù)據(jù)通過PCI總路線傳送到上位機，然后對頻率偏差、諧波指標(biāo)、電壓偏差和三相不平衡度進行了直接或者間接檢測。
權(quán)利要求基于DSP和PCI總線技術(shù)的電能質(zhì)量監(jiān)測裝置包括數(shù)據(jù)采集卡、PCI總線和上位機，其特征在于數(shù)據(jù)采集卡采集電壓波形信號，數(shù)據(jù)采集卡通過PCI總線與上位機信號連接；所述的數(shù)據(jù)采集卡包括DSP處理器、第一A/D采樣器、第二A/D采樣器、鎖相同步器、存儲器、CPLD芯片、JTAG接口和PCI控制器；第一A/D采樣器的輸出端、第二A/D采樣器的輸出端與DSP處理器信號連接，鎖相同步器的一端與第二A/D采樣器的一端信號連接，另一端與DSP處理器信號連接，存儲器、CPLD芯片、JTAG接口與DSP處理器信號連接，PCI控制器與DSP處理器的輸出端信號連接。
專利摘要本實用新型涉及一種基于DSP和PCI總線技術(shù)的電能質(zhì)量監(jiān)測裝置?，F(xiàn)有的電能質(zhì)量分析儀通道較少，信息容量小，綜合分析功能不夠強。本實用新型包括數(shù)據(jù)采集卡、PCI總線和上位機。數(shù)據(jù)采集卡采集電壓波形信號，數(shù)據(jù)采集卡與上位機信號連接。數(shù)據(jù)采集卡包括DSP處理器，A/D采樣器的輸出端與DSP處理器信號連接，鎖相同步器的一端與A/D采樣器的一端連接，另一端與DSP處理器信號連接，存儲器、CPLD芯片、JTAG接口與DSP處理器信號連接，PCI控制器與DSP處理器的輸出端信號連接。本實用新型中數(shù)據(jù)采集卡具有運行速度快，能采集多路信號，數(shù)據(jù)采集精度高，卡上數(shù)據(jù)存儲容量大，與上位機傳送數(shù)據(jù)快。
文檔編號G01R23/16GK201522522SQ200920200049
公開日2010年7月7日 申請日期2009年11月16日 優(yōu)先權(quán)日2009年11月16日
發(fā)明者吳晨曦, 羅平 申請人:杭州電子科技大學(xué)