專利名稱：用以測試具有負(fù)載阻抗的集成電路的方法、設(shè)備及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測試集成電路的方法、設(shè)備及系統(tǒng)，特別涉及一種用以測試具有
負(fù)載阻抗的集成電路的方法、設(shè)備及系統(tǒng)。
背景技術(shù)：
半導(dǎo)體集成電路(integrated circuit, IC)產(chǎn)業(yè)經(jīng)歷了快速的成長。在IC材料和設(shè)計技術(shù)方面的技術(shù)精進使IC有世代的演進，相比較于前一世代，下一世代的IC體積更小且電路更為復(fù)雜。然而，技術(shù)的精進也增加了處理和制造IC的復(fù)雜度，為了實現(xiàn)這些先進技術(shù)，IC的處理和制造方法也必須有相應(yīng)的發(fā)展。在集成電路進化的過程中，功能性密度(亦即在每個芯片中，互相連接的元件個數(shù))不斷地增加，而幾何體積(亦即可利用制造工藝制造的最小元件(或線))不斷地縮小。這種尺度縮小的過程通?？稍黾又圃旃に嚨男什⒔档拖嚓P(guān)成本。但尺度縮小的過程也會造成相當(dāng)高的能量消散值，這個問題可通過利用低功率消散元件來解決，例如互補式金屬-氧化物-半導(dǎo)體(CMOS)元件?？煞庋b這類元件并以IC芯片的形式販賣。 隨著技術(shù)持續(xù)地演進，IC芯片也常會在高頻率的環(huán)境下使用，例如無線射頻(radio frequency,RF)環(huán)境下。并且，當(dāng)半導(dǎo)體元件愈來愈小且芯片的功能持續(xù)在增加時，IC芯片可以在較小的面積中同時擁有更多輸入/輸出(I/O)接腳，這些接腳可控制IC并將IC程式化。結(jié)果是，腳距(接腳之間的距離)同時也必須變的更小。想要在IC芯片上所有相隔一小腳距的接腳上建立合適的電性連接，并且測試IC芯片的高頻反應(yīng)特性，在現(xiàn)階段的技術(shù)下是無法同時達成的。所以，需要一個更有效的測試方法及設(shè)備，以有效地測試小腳距IC芯片在高頻下的反應(yīng)。為了解決上述問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般方法及產(chǎn)品又沒有適切的方法及結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的用以測試具有負(fù)載阻抗的集成電路的方法、設(shè)備及系統(tǒng)，實屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于，提供一種新的用以測試具有負(fù)載阻抗的集成電路的方法、設(shè)備及系統(tǒng)，所要解決的技術(shù)問題是使其可以有效地測試小腳距IC芯片在高頻下的反應(yīng)，非常適于實用。 本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種用以測試具有負(fù)載阻抗的集成電路的方法，其包括以下步驟產(chǎn)生一具有一第一頻率的第一測試信號及一具有一第二頻率的第二測試信號，其中該第二頻率大于該第一頻率；提供該第一測試信號給一第一基板，其中該第一基板具有一電路，該電路用于處理該第一測試信號；提供該第二測試信號給一第二基板，其中該第二基板具有一阻抗匹配電路，該阻抗匹配電路將該負(fù)載阻抗轉(zhuǎn)變?yōu)橐贿m合該第二頻率的一欲求阻抗；以及將第一和第二測試信號經(jīng)由該第二基板傳送至該集成電路。 本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。 前述的用以測試具有負(fù)載阻抗的集成電路的方法，其中傳送該第一和第二測試信
號的步驟包含經(jīng)由該第二基板繞送該第一測試信號至一探針頭，并繞送該第二測試信號至
該探針頭，其中該探針頭與該集成電路電性耦接。 前述的用以測試具有負(fù)載阻抗的集成電路的方法，更包含以該集成電路處理該 第一及第二測試信號；以該集成電路產(chǎn)生一回應(yīng)信號；經(jīng)由該第二基板及該第一基板繞送 該回應(yīng)信號至一測試器，其中該測試器產(chǎn)生該第一及第二測試信號并接收該回應(yīng)信號；依 據(jù)該第一及第二測試信號與該回應(yīng)信號，來測量該集成電路的一特性。 前述的用以測試具有負(fù)載阻抗的集成電路的方法，其中所述的提供該第二測試信 號給一第二基板的步驟包含，將該第二測試信號繞過該第一基板，且經(jīng)由該阻抗匹配電路 來繞送該第二測試信號。 前述的用以測試具有負(fù)載阻抗的集成電路的方法，更包含將該集成電路的該負(fù)載 阻抗調(diào)整至近似于一傳輸線的一特征阻抗，其中該傳輸線將該阻抗匹配電路耦接于該集成 電路和該測試器。 前述的用以測試具有負(fù)載阻抗的集成電路的方法，更包含將該集成電路的該負(fù)載 阻抗調(diào)整至近似于該測試器的一源阻抗的共軛復(fù)數(shù)。 本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的 一種用以測試具有負(fù)載阻抗的集成電路的設(shè)備，該集成電路具有多個彼此以一第一腳距間 隔的接腳，其包含一第一基板，處理一具有一第一頻率的第一測試信號；一第二基板，耦 接至該第一基板，其中該第二基板處理一具有一第二頻率的第二測試信號，其中該第一頻 率不大于該第二頻率；以及一阻抗匹配電路，位于該第二基板之上，其中該阻抗匹配電路將 該負(fù)載阻抗轉(zhuǎn)換成適合該第二頻率的一欲求阻抗。 本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。 前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其中所述的第一基板包含多個
襯墊，該些襯墊彼此以一第二腳距相間隔，其中該第二腳距大于該第一腳距。 前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其中所述的第二基板包含多個
上表面襯墊和多個下表面襯墊，其中該些上表面襯墊中的一個或多個與該些下表面襯墊中
的一個或多個彼此電性耦接。 前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其中該些上表面襯墊彼此以一 腳距相間隔，且此腳距與該第二腳距相等。 前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其中該些下表面襯墊彼此以一 腳距相間隔，且此腳距與該第一腳距相等。 前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其中該些上表面襯墊位于該第 二基板的一球柵陣列(BGA)側(cè)，且其中該些下表面襯墊位于該第二基板的C4側(cè)上。
前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，更包含一高頻處理電路，位于 該第二基板之上，其中該高頻處理電路在一 RF頻率范圍內(nèi)運作以處理該第二測試信號。
前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其中所述的高頻處理電路包含 一振蕩器、 一混頻器、 一濾波器、 一低噪聲放大器、一 RF切換器、一 RF衰減器、一 RF放大器、
5或上述元件的組合。 前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其中所述的高頻處理電路與該 阻抗匹配電路位于該第二基板的C4側(cè)。 前述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，更包含一連接構(gòu)件，位于該第
二基板的該球柵陣列側(cè)，其中該連接構(gòu)件將該第二基板耦接至一測試器。 本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提
出的一種用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)，該集成電路具有多個彼此以一第一腳
距相間隔的接腳，此系統(tǒng)包括一測試器，具有一源阻抗，并產(chǎn)生一具有一第一頻率的第一
測試信號和一具有一第二頻率的第二測試信號，以測試該集成電路，其中該第二頻率大于
該第一頻率；一第一基板，耦接至該測試器，用于處理該第一測試信號；一第二基板，耦接
至該第一基板，用于處理該第二測試信號，其中該第二基板包含一阻抗匹配電路，該阻抗匹
配電路將該負(fù)載阻抗轉(zhuǎn)換成適合該第二頻率的一欲求阻抗；以及一探針頭，具有多個探針
感測器，用以傳送和接收該第一及第二測試信號，其中該些探針感測器將該第二基板耦接
至該集成電路。 本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。 前述的用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)，其中所述的第二頻率的范圍包
含從特高頻至超高頻的頻率。 前述的用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)，其中所述的第二基板包含一連 接構(gòu)件，用于繞送該第二測試信號，其中該第二測試信號在以該連接構(gòu)件繞送之前，已先繞 過了該第一基板。 前述的用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)，其中所述的第二基板包含多個 下表面襯墊，其彼此以該第一腳距相間隔，和多個上表面襯墊，其彼此以一第二腳距相間 隔，其中該第二腳距大于該第一腳距；及 其中該第一基板包含多個襯墊，其彼此以該第二腳距相間隔，用以電性耦接至該 第二基板上的多個上表面襯墊。 本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，本發(fā) 明的主要技術(shù)內(nèi)容如下 為達到上述目的，本發(fā)明提供了一種用以測試具有負(fù)載阻抗的集成電路的方法。
此方法包含以下步驟產(chǎn)生具有一第一頻率的第一測試信號及一具有一第二頻率的第二測
試信號，其中該第二頻率大于該第一頻率；提供該第一測試信號給一第一基板，其中該第一
基板具有一電路，此電路用于處理該第一測試信號；提供該第二測試信號給一第二基板，其
中該第二基板具有一阻抗匹配電路，此阻抗匹配電路將該負(fù)載阻抗轉(zhuǎn)換成適合該第二頻率
的一欲求阻抗；及將該第一及第二測試信號經(jīng)由該第二基板傳送至該集成電路。 另外，為達到上述目的，本發(fā)明還提供了一種用以測試具有負(fù)載阻抗的集成電路
的設(shè)備，此集成電路具有多個彼此以第一腳距相間隔的接腳。該設(shè)備包含一第一基板，用 于處理一具有一第一頻率的第一測試信號；一第二基板，耦接至該第一基板，其中該第二基
板用于處理一具有一第二頻率的第二測試信號，其中該第一頻率不大于該第二頻率；及一 阻抗匹配電路，位于該第二基板之上，其中該阻抗匹配電路將該負(fù)載阻抗轉(zhuǎn)換成適合該第 二頻率的一欲求阻抗。
再者，為達到上述目的，本發(fā)明再提供了一種用以測試具有負(fù)載阻抗的集成電路 的系統(tǒng)，此集成電路具有多個彼此以第一腳距相間隔的接腳。此系統(tǒng)包含一測試器，具 有一源阻抗，并產(chǎn)生一具有一第一頻率的第一測試信號和一具有一第二頻率的第二測試信 號，以測試該集成電路，其中該第二頻率大于該第一頻率；一第一基板，耦接至該測試器， 用于處理該第一測試信號；一第二基板，耦接至該第一基板，用于處理該第二測試信號，其 中該第二基板包含一阻抗匹配電路，用以將該負(fù)載阻抗轉(zhuǎn)換成適合該第二頻率的一欲求阻 抗；及一探針頭，具有多個探針感測器，用以傳送和接收該第一及第二測試信號，其中該些 探針感測器將該第二基板耦接至該集成電路。 借由上述技術(shù)方案，本發(fā)明用以測試具有負(fù)載阻抗的集成電路的方法、設(shè)備及系 統(tǒng)至少具有下列優(yōu)點及有益效果本發(fā)明的探針頭的腳距較小，因此可以測量具有很多小 腳距(例如，130iim)接腳的IC(例如，可超過150個接腳)；另外，本發(fā)明可以測試在高頻 范圍操作的元件，例如，頻率范圍可高達3-5GHz ;同時，使用本發(fā)明的前置時間比先前技術(shù) 的前置時間短；并且，本發(fā)明更易于實施，且制造成本較低。 綜上所述，本發(fā)明是有關(guān)于一種用以測試具有負(fù)載阻抗的集成電路的方法、設(shè)備
及系統(tǒng)。該用以測試具有負(fù)載阻抗的集成電路的方法，包含產(chǎn)生一具有第一頻率的第一測
試信號和一具有一第二頻率的第二測試信號，其中第二頻率大于第一頻率；將第一測試信
號傳送至一基板，此基板上的電路可處理第一測試信號；將第二測試信號傳送至另一基板，
此基板包含一阻抗匹配電路，此阻抗匹配電路可將集成電路上的負(fù)載阻抗轉(zhuǎn)變成適合第二
頻率的阻抗；及將第一和第二測試信號傳送至集成電路元件。本發(fā)明還提供了一種用以測
試具有負(fù)載阻抗的集成電路的設(shè)備和一種用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)。本發(fā)
明在技術(shù)上有顯著的進步，具有明顯的積極效果，誠為一新穎、進步、實用的新設(shè)計。 上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，
而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠
更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細(xì)說明如下。


圖1是本發(fā)明所揭露的測試IC芯片的方法的流程圖。
圖2-圖3是本發(fā)明所揭露的IC芯片的測試系統(tǒng)的示意圖。 圖4A-圖4D是用于本發(fā)明的多個用于測試IC芯片的高頻線路的實施形態(tài)的示意 圖。100方法110步驟120步驟130步驟140步驟150步驟160步驟210領(lǐng)lj試器220測試電路230測試軟件240使用者250電腦介面260測試信號265頻率270測試信號275頻率290集成電路元件295負(fù)載阻抗
297接腳299 :腳距
310基板312 :導(dǎo)電層
314導(dǎo)電層315:連接構(gòu)件316導(dǎo)電層318:絕緣層319絕緣層320:電路322通孔或接點324:通孔或接點330襯墊340:腳距360厚度410:基板412上表面413:下表面425上表面襯墊430:下表面襯墊440腳距445:腳距450高頻電路460:厚度510探針頭520:探針感測器530腳距720:回應(yīng)信號
具體實施例方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合
附圖及較佳實施例，對依據(jù)本發(fā)明提出的用以測試具有負(fù)載阻抗的集成電路的方法、設(shè)備
及系統(tǒng)其具體實施方式
、方法、步驟、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。 本發(fā)明的一些實施例將詳細(xì)描述如下。然而，除了以下描述外，本發(fā)明還可以廣泛
地在其他實施例施行，并且本發(fā)明的保護范圍并不受實施例的限定，其以權(quán)利要求的保護
范圍為準(zhǔn)。再者，為提供更清楚的描述及更容易理解本發(fā)明，圖式內(nèi)各部分并沒有依照其相
對尺寸繪圖，某些尺寸與其他相關(guān)尺度相比已經(jīng)被夸張；不相關(guān)的細(xì)節(jié)部分也未完全繪示
出，以求圖式的簡潔。 圖1是本發(fā)明所揭露的測試IC芯片的方法的流程圖。圖2-圖3是本發(fā)明所揭露 的IC芯片的測試系統(tǒng)的示意圖。。圖4A-圖4D是用于本發(fā)明的多個用于測試IC芯片的高 頻線路的實施形態(tài)的示意圖。這里要注意的是，其它的儀器也可用于測試系統(tǒng)，但為了簡單 清晰的原因而未繪出。也要了解的是，在圖1的方法被提出時或提出前后，可能會出現(xiàn)其它 的工藝方法，這里僅會簡短地描述那些方法。 首先，請參閱圖1所示，本發(fā)明較佳實施例的方法100，首先從步驟110開始，產(chǎn)生
一具有一第一頻率的第一測試信號和具有一第二頻率的第二測試信號，其中第二信號的頻 率大于第一信號的頻率。接著請參閱圖2所示，以一測試器210來產(chǎn)生用以測試集成電路元 件290的測試信號，此集成電路元件具有一負(fù)載阻抗295。也可用測試器210來接收從被測 試的集成電路元件290所發(fā)出的回應(yīng)信號。測試器210為一 自動測試設(shè)備(automatictest equipment ;ATE)。測試器210包含多個高速且高精確度的測試電路220。測試器210也包 含多個測試軟件230。使用者240可由電腦介面250或是其它合適的介面，選擇或修改該多 個測試軟件230。藉由選擇合適的測試軟件230，使測試器210具有較大的彈性且可測試多 種不同的IC芯片。 在本發(fā)明的一具體實施例中，測試器210產(chǎn)生具有一頻率265的測試信號260及具有一頻率275的另一個測試信號270，其中頻率265不大于頻率275。除了高頻反應(yīng)特性 外，測試信號260還可用來測試集成電路元件290的執(zhí)行效能或電性表現(xiàn)。例如，可以測試 信號260來測試集成電路元件290的數(shù)字處理基頻或功率控制特性。在本發(fā)明的一實施例 中，測試信號260的頻率265不會超過數(shù)百MHz。可使用測試信號270來測試集成電路元 件290的高頻反應(yīng)特性，特別是在特高頻(UHF)范圍或超高頻(SHF)的范圍。上述特高頻 的范圍為300腿z至3GHz，超高頻的范圍為3GHz至30GHz。在本發(fā)明的一實施例中，測試信 號270的頻率275大于800MHz，且有可能高達3-5GHz。 接下來請參考方法100的步驟120，其中第一測試信號被傳送到一電路板，此電路 板上的電路可處理第一測試信號。接著請參閱圖3所示，一基板310被耦接至測試器210。 此基板310為印刷電路板(PCB)，并具有多個導(dǎo)電層312、314、316和多個絕緣層318、319， 絕緣層與導(dǎo)電層為平面。導(dǎo)電層312、314、316包含銅箔。絕緣層318、319包含介電材料。 基板310也包含多個通孔(via)或接點(contact) 322、324，以此做為導(dǎo)電層312、314、316 的內(nèi)連接。在本發(fā)明的具體實施例中，基板310的厚度360大約為6. 35mm。基板310通常 由廠商提供。 測試信號260經(jīng)由一連接構(gòu)件315傳送至基板310。連接構(gòu)件315包含一連接器 和一電纜。連接器包含SNA、SNB、SMA或其它合適的連接器。電纜可包含同軸電纜或其它合 適的纜線。連接器和電纜用于在測試器210和基板310間來回繞送信號?；?10包含一 電路320。除了高頻反應(yīng)特性外，電路320還用于測試集成電路元件290的執(zhí)行效能和電 性表現(xiàn)。例如，電路320包含一數(shù)字處理電路。在一些具體實施例中，電路320包含功率控 制電路。電路320包含集積或分散的電路元件，其中包含電容、電感或電阻。在本發(fā)明的一 具體實施例中，測試信號260被傳導(dǎo)至電路320，且在電路320中進行處理。電路320可經(jīng) 由通孔322和/或324而與基板310上的多個襯墊330電性連接。襯墊330包含任何在此 技藝中已知的合適的接觸型襯墊。襯墊330之間的間隔為一腳距(pitch)340。在本發(fā)明 的一具體實施例中，腳距340約為300 ii m。同樣在本發(fā)明的一具體實施例中，測試信號260 在經(jīng)過電路320處理后被繞送至襯墊330。需要注意的是，上述的特定腳距僅為本發(fā)明的一 種形態(tài)，其它大小的腳距也可使用于本發(fā)明。腳距的大小決定于印刷電路板出廠的規(guī)格。
接下來請參考方法100的步驟130，其中第二測試信號被傳送至一基板，此基板
包含一高頻電路，該高頻電路將集成電路元件的負(fù)載阻抗轉(zhuǎn)變?yōu)檫m合第二頻率的一欲求阻 抗。請參閱圖3所示，基板410被耦接至基板310。 一般而言，基板410與基板310為相同 的供應(yīng)商?；?10包含陶瓷材料?；蛘撸?10可包含有機材料。在本發(fā)明的一具體 實施例中，基板410的厚度為1.53mm?；?10也包含多個上表面襯墊425，該些襯墊彼此 間隔一腳距440。基板上具有球柵陣列(ball-grid-array,BGA)的一面定義為上表面412。 在本發(fā)明的一具體實施例中，基板410的上表面襯墊425間的腳距440與基板310的襯墊 330間的腳距340大約相等?；?10的一個或多個上表面襯墊425與基板310上的一個 或多個襯墊330耦接，使電路信號可在基板410和基板310之間傳送和接收。基板上表面 的襯墊425和基板310的襯墊330可以焊接方式來連接。焊料可做為基板310和基板410 間的界面。需要注意的是，從基板310中發(fā)出的測試信號270，經(jīng)由上述的焊料界面而到達 基板410后，此測試信號270可能會產(chǎn)生信號衰減的情況，反之亦然，亦即由基板410所發(fā) 出的測試信號若通過焊料界面到達基板310，也會發(fā)生同樣情況。這種信號衰減的現(xiàn)象可能是阻抗不一致(或不匹配)所造成。 基板410包含多個下表面襯墊430，襯墊間彼此間隔一腳距445，其中這些下表面 襯墊位于基板410的下表面413。此下表面413又稱為C4側(cè)(即，基板上的塌陷高度控制 芯片(Controlled Coll即se ChipConnection ;C4))。在本實施例中，腳距445約為130 ii m。 測試信號可直接由測試器210或先經(jīng)由基板310再傳送至基板410。在本實施例中，測試信 號270經(jīng)由連接構(gòu)件415，繞過基板310而傳送至基板410。連接構(gòu)件415包含一連接器和 一電纜。連接器可包含SNA、 SNB、 SMA或其它合適的連接器。電纜包含同軸電纜。連接器 和電纜用于在測試器210和基板410間來回地繞送信號。本實施例的優(yōu)點在于，因測試信 號270繞過了基板310的緣故，因此基板310上可能有的噪聲和干擾信號并不會被耦接至 測試信號270。另一個優(yōu)點在于，因為測試信號270不會通過基板310和基板410的焊料 界面，測試信號270的衰減幅度可能會因此減小。如此，可以更加準(zhǔn)確地測量集成電路元件 290在高頻下的反應(yīng)特性。 基板410也包含一高頻電路450。此高頻電路450可從主要基板310上分離。高 頻電路450包含一阻抗匹配電路，此阻抗匹配電路經(jīng)由一個或多個具有特征阻抗的傳導(dǎo)線 路，使源端及負(fù)載端耦接。高頻電路450的阻抗匹配電路包含一個或多個電感、電容或電 阻，可將負(fù)載端的阻抗轉(zhuǎn)變?yōu)檫m合源端的阻抗。在本實施例中，負(fù)載端為具有負(fù)載阻抗295 的集成電路元件290，源端為產(chǎn)生測試信號270的測試器210，其中此源端具有一源阻抗。高 頻電路450的阻抗匹配電路依電路配置形態(tài)而有不同的功能，例如減少高頻信號的反射、 將功率傳導(dǎo)最大化、提升信噪比或減少相位和振幅變形的機會。例如，負(fù)載阻抗295被調(diào)整 為接近于傳導(dǎo)線中的特征阻抗，以減少信號的反射?；蛘?，負(fù)載阻抗295被調(diào)整為接近于源 阻抗的共軛復(fù)數(shù)(acomplex conjugate of the source impedance)，以使傳導(dǎo)功率最大化。 若高頻電路450不具備此阻抗匹配電路，會使得集成電路元件490中的高頻反應(yīng)特性難以 測量，且測量出來的數(shù)據(jù)可信度低也沒有參考價值。接著，請參閱圖4A-圖4D所示，這些圖 繪示了高頻電路450的阻抗匹配電路的各種實施形態(tài)。 高頻電路450包含其它高頻處理電路，以適用于特高頻和超高頻的功率范圍。在 本發(fā)明的一實施例中，高頻電路450包含產(chǎn)生高頻信號的振蕩器、傳導(dǎo)高頻信號的RF信號 轉(zhuǎn)換器、用以減弱高頻信號的RF衰減器、用以增強高頻信號的RF放大器、將多個信號混合 成一新頻率的混合器、以及將不適用范圍的頻率過濾掉的濾波器。測試信號270也通過在 高頻電路450中的其它電路，并由此電路進行處理。 接下來請參考方法100的步驟140，其中第一測試信號經(jīng)由基板繞送至探針頭。請 再參閱圖3所示，探針頭510耦接至基板410。探針頭510包含多個探針感測器520，彼此 間隔一腳距530。在本發(fā)明的一具體實施例中，腳距530的大小接近于基板410下表面的 襯墊430的腳距445，其中腳距530的大小約為130 ym。同樣地，在本實施例中，測試信號 260從基板310的襯墊330被繞送至基板410的上表面襯墊425。之后，測試信號260從上 表面襯墊425被繞送至基板410的下表面襯墊430。之后，測試信號260被繞送至探針頭 510的探針感測器520。 接下來請參考方法100的步驟150，其中第二測試信號被傳送至探針頭。請參閱圖 3所示，測試信號270經(jīng)過高頻電路450之后，被繞送至下表面襯墊430，并再被繞送至探針 頭510的探針感測器520。
接下來請參考方法100的步驟160，其中第一及第二測試信號被傳送到集成電路 元件。請參閱圖3所示，集成電路元件290包含多個接腳(pin)297，其中相鄰接腳297的 間隔為一腳距299。在本實施例中，腳距299與探針感測器520的腳距530幾乎相同。探 針感測器520電性耦接至接腳297，并且測試信號260 、270經(jīng)由探針感測器520和接腳297 傳送至集成電路元件290。之后，測試信號260 、270可在集成電路元件290中進行處理。
可以了解的是，方法100可經(jīng)由加上其它步驟來完成集成電路元件290的測試。例 如，在測試信號260 、270經(jīng)由集成電路元件290處理完成之后，集成電路元件290產(chǎn)生一個 或多個回應(yīng)信號720?；貞?yīng)信號720經(jīng)由探針感測器520由探針頭510接收。之后，測試信 號720經(jīng)由基板410和基板310傳送回測試器210，且通過高頻電路450并經(jīng)由其進行處 理。測試器依據(jù)回應(yīng)信號720和測試信號260、 270，測量一個或多個集成電路元件290中的 執(zhí)行效能特性。 本發(fā)明的具體實施例具有幾個超過先前技術(shù)元件的優(yōu)點。其中一個優(yōu)點是探針頭 的腳距較小，可測量具有很多小腳距(例如，130 ii m)接腳的IC(例如，可超過150個接腳)。 另一個優(yōu)點在于可測試在高頻范圍操作的元件，例如，頻率范圍可高達3-5GHz。又一個優(yōu)點 在于，本發(fā)明的具體實施例的前置時間(lead time)為5_7星期，比先前技術(shù)元件的前置時 間8-10星期縮短。本發(fā)明實施方式的再一個優(yōu)點為易于實施。本發(fā)明實施方式的的還一 個優(yōu)點在于制造成本較低。 綜上所述，本發(fā)明所揭露的有效且高效率的測試集成電路元件的方法和裝置，其 在基板上安裝了一個具有阻抗匹配電路的高頻電路。并且，這里所揭露的元件和裝置價格 較低且容易安裝。 以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖 然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人 員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾 為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對 以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
1權(quán)利要求
一種用以測試具有負(fù)載阻抗的集成電路的方法，其特征在于其包括以下步驟產(chǎn)生一具有一第一頻率的第一測試信號及一具有一第二頻率的第二測試信號，其中該第二頻率大于該第一頻率；提供該第一測試信號給一第一基板，其中該第一基板具有一電路，該電路用于處理該第一測試信號；提供該第二測試信號給一第二基板，其中該第二基板具有一阻抗匹配電路，該阻抗匹配電路將該負(fù)載阻抗轉(zhuǎn)變?yōu)橐贿m合該第二頻率的一欲求阻抗；以及將第一和第二測試信號經(jīng)由該第二基板傳送至該集成電路。
2. 根據(jù)權(quán)利要求1所述的用以測試具有負(fù)載阻抗的集成電路的方法，其特征在于其中 傳送該第一和第二測試信號的步驟包含經(jīng)由該第二基板繞送該第一測試信號至一探針頭， 并繞送該第二測試信號至該探針頭，其中該探針頭與該集成電路電性耦接。
3. 根據(jù)權(quán)利要求2所述的用以測試具有負(fù)載阻抗的集成電路的方法，其特征在于更包含以該集成電路處理該第一及第二測試信號； 以該集成電路產(chǎn)生一回應(yīng)信號；經(jīng)由該第二基板及該第一基板繞送該回應(yīng)信號至一測試器，其中該測試器產(chǎn)生該第一 及第二測試信號并接收該回應(yīng)信號；依據(jù)該第一及第二測試信號與該回應(yīng)信號，來測量該集成電路的一特性。
4. 根據(jù)權(quán)利要求3所述的用以測試具有負(fù)載阻抗的集成電路的方法，其特征在于其 中所述的提供該第二測試信號給一第二基板的步驟包含，將該第二測試信號繞過該第一基 板，且經(jīng)由該阻抗匹配電路來繞送該第二測試信號。
5. 根據(jù)權(quán)利要求4所述的用以測試具有負(fù)載阻抗的集成電路的方法，其特征在于更包 含將該集成電路的該負(fù)載阻抗調(diào)整至近似于一傳輸線的一特征阻抗，其中該傳輸線將該阻 抗匹配電路耦接于該集成電路和該測試器。
6. 根據(jù)權(quán)利要求4所述的用以測試具有負(fù)載阻抗的集成電路的方法，其特征在于更包 含將該集成電路的該負(fù)載阻抗調(diào)整至近似于該測試器的一源阻抗的共軛復(fù)數(shù)。
7. —種用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于該集成電路具有多個彼 此以一第一腳距間隔的接腳，其包含一第一基板，處理一具有一第一頻率的第一測試信號；一第二基板，耦接至該第一基板，其中該第二基板處理一具有一第二頻率的第二測試 信號，其中該第一頻率不大于該第二頻率；以及一阻抗匹配電路，位于該第二基板之上，其中該阻抗匹配電路將該負(fù)載阻抗轉(zhuǎn)換成適 合該第二頻率的一欲求阻抗。
8. 根據(jù)權(quán)利要求7所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于其中 所述的第一基板包含多個襯墊，該些襯墊彼此以一第二腳距相間隔，其中該第二腳距大于 該第一腳距。
9. 根據(jù)權(quán)利要求8所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于其中所述的第二基板包含多個上表面襯墊和多個下表面襯墊，其中該些上表面襯墊中的一個或 多個與該些下表面襯墊中的一個或多個彼此電性耦接。
10. 根據(jù)權(quán)利要求9所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于其 中該些上表面襯墊彼此以一腳距相間隔，且此腳距與該第二腳距相等。
11. 根據(jù)權(quán)利要求9所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于其 中該些下表面襯墊彼此以一腳距相間隔，且此腳距與該第一腳距相等。
12. 根據(jù)權(quán)利要求IO所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于其 中該些上表面襯墊位于該第二基板的一球柵陣列側(cè)，且其中該些下表面襯墊位于該第二基 板的C4側(cè)上。
13. 根據(jù)權(quán)利要求12所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于更 包含一高頻處理電路，位于該第二基板之上，其中該高頻處理電路在一RF頻率范圍內(nèi)運作 以處理該第二測試信號。
14. 根據(jù)權(quán)利要求13所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于 其中所述的高頻處理電路包含一振蕩器、一混頻器、一濾波器、一低噪聲放大器、一 RF切換 器、一 RF衰減器、一 RF放大器、或上述元件的組合。
15. 根據(jù)權(quán)利要求14所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于其 中所述的高頻處理電路與該阻抗匹配電路位于該第二基板的C4側(cè)。
16. 根據(jù)權(quán)利要求15所述的用以測試具有負(fù)載阻抗的集成電路的設(shè)備，其特征在于更 包含一連接構(gòu)件，位于該第二基板的該球柵陣列側(cè)，其中該連接構(gòu)件將該第二基板耦接至 一領(lǐng)lj試器。
17. —種用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)，其特征在于該集成電路具有多個 彼此以一第一腳距相間隔的接腳，此系統(tǒng)包括一測試器，具有一源阻抗，并產(chǎn)生一具有一第一頻率的第一測試信號和一具有一第二 頻率的第二測試信號，以測試該集成電路，其中該第二頻率大于該第一頻率； 一第一基板，耦接至該測試器，用于處理該第一測試信號；一第二基板，耦接至該第一基板，用于處理該第二測試信號，其中該第二基板包含一阻 抗匹配電路，該阻抗匹配電路將該負(fù)載阻抗轉(zhuǎn)換成適合該第二頻率的一欲求阻抗；以及一探針頭，具有多個探針感測器，用以傳送和接收第一及第二測試信號，其中該些探針 感測器將該第二基板耦接至該集成電路。
18. 根據(jù)權(quán)利要求17所述的用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)，其特征在于其 中所述的第二頻率的范圍包含從特高頻至超高頻的頻率。
19. 根據(jù)權(quán)利要求18所述的用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)，其特征在于其 中所述的第二基板包含一連接構(gòu)件，用于繞送該第二測試信號，其中該第二測試信號在以 該連接構(gòu)件繞送之前，已先繞過了該第一基板。
20. 根據(jù)權(quán)利要求19所述的用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)，其特征在于其 中所述的第二基板包含多個下表面襯墊，其彼此以該第一腳距相間隔，和多個上表面襯墊， 其彼此以一第二腳距相間隔，其中該第二腳距大于該第一腳距；及其中該第一基板包含多個襯墊，其彼此以該第二腳距相間隔，用以電性耦接至該第二 基板上的多個上表面襯墊。
全文摘要
本發(fā)明是有關(guān)于一種用以測試具有負(fù)載阻抗的集成電路的方法、設(shè)備及系統(tǒng)。該用以測試具有負(fù)載阻抗的集成電路的方法，包括產(chǎn)生一具有第一頻率的第一測試信號和一具有一第二頻率的第二測試信號，其中第二頻率大于第一頻率；將第一測試信號傳送至一基板，此基板上的電路可處理第一測試信號；將第二測試信號傳送至另一基板，此基板包含一阻抗匹配電路，此阻抗匹配電路可將集成電路上的負(fù)載阻抗轉(zhuǎn)變成適合第二頻率的阻抗；及將第一和第二測試信號傳送至集成電路。本發(fā)明還提供了一種用以測試具有負(fù)載阻抗的集成電路的設(shè)備和一種用以測試具有負(fù)載阻抗的集成電路的系統(tǒng)。
文檔編號G01R1/073GK101738576SQ200910223660
公開日2010年6月16日 申請日期2009年11月20日 優(yōu)先權(quán)日2008年11月26日
發(fā)明者郭永炘 申請人:臺灣積體電路制造股份有限公司