專利名稱：一種現(xiàn)場可編程門陣列的抗輻射性能快速模擬方法
技術領域：
本發(fā)明屬于電子技術領域，具體涉及一種可編程器件的抗輻射性能快速模擬方法。
背景技術：
現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)由于其設計周期短， 上市時間快，非重復工程費用(Non-Recursive Engineering, NRE)低的特點，加之具有動 態(tài)可重配置的特性，因而在民用通信、消費類電子產(chǎn)品、汽車、醫(yī)療等領域中獲得了廣泛的 應用。目前主流的通用FPGA采用SRAM (Static Random Access Memory)可編程單元實現(xiàn)， 各個可編程單元的配置值決定了 FPGA所實現(xiàn)電路的功能。然而，高能粒子如α粒子、中子 等，都會使可編程單元的配置值由于單粒子翻轉(Single Event Upset, SEU)而發(fā)生改變， 從而可能導致電路發(fā)生單粒子功能中斷(Single Event Functionallnterruption, SEFI) 因此，隨著半導體制造工藝進入納米尺度，F(xiàn)PGA的可靠性和安全性將面臨抗輻射的嚴峻挑 戰(zhàn)。為了評估FPGA的抗輻射性能，已有的研究工作提出了許多不同的模擬技術。文 獻[1]采用的輻射實驗(Radiation Testing)模擬方法擁有較高的準確性，但是其具有高 成本以及可能損壞待測器件(Device Under Test, DUT)的缺點。文獻[2] [3]采用錯誤注 入的方法模擬單粒子翻轉導致的可編程點配置值改變。利用錯誤注入模擬單粒子翻轉的方 法具有低成本，無害于待測器件，高可控性以及更利于分析等優(yōu)點，被廣泛應用于FPGA抗 輻射性能方面的分析研究。文獻[2]提出了 “FLIPPER”錯誤注入系統(tǒng)。它采用Xilinx公 司的FPGA芯片XQ2VR6000作為待測器件，并通過板載RAM存放測試時使用的測試向量以 及正確的輸出參考值。文獻[3]提出了 “SLAAC-1V”錯誤注入系統(tǒng)。它采用了 3塊Xilinx XCV100FPGA芯片其中一塊用作待測器件，另一塊用于實現(xiàn)正確設計，第三塊用于比較待 測器件與正確設計的輸出值是否一致。然而，上述錯誤注入系統(tǒng)均采用隨機模型進行注入， 并且硬件成本都較高。與本發(fā)明相關的參考文獻有[1]M. Ceschia, Μ. Violante, Μ. Sonza Reorda et al.Identification and Classification ofSingle-Event Upsets in the Configuration Memory of SRAM-Based FPGAs[J]· IEEE Trans. Nuc 1. Sci.，vol. 50，pp. 2088-2094，Dec. 2003.[2]M. Alderighi, F. Casini, S. D^ Angelo et al. Evaluation of Single Event Upset MitigationSchemes for SRAM based FPGAs using the FLIPPER Fault Injection Platform[C]. 22nd IEEEInternational Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 105—113，Sep. 26—28，2007，Rome，Italy.[3]Eric Johnson, Michael Wirthlin and Michael Caffrey. Single-Event Upset Simulation on anFPGA[C]. Engineering of Reconfigurable Systems and Algorithms (ERSA)，Jun. 24-27，2002，Las Vegas，Nevada, USA.
[4]Andrea Manuzzato, Simone Gerardin, Alessandro Paccagnella, Luca Sterpone and MassimoViolante,"Effectiveness of TMR-Based Techniques to Mitigate Alpha-Induced SEUAccumuIation in Commercial SRAM-Based FPGAs，，，IEEE Trans. Nuc 1. Sci.，vol. 55，pp. 1968-1973，Aug. 2008.[5]Configurable Computing Lab, Brigham Young University,"BYU-LANL Triple ModularRedundancy Usage Guide，，，Version 0. 4. 1-lDec. 2008.

發(fā)明內容
本發(fā)明的目的在于提供一種可編程器件的抗輻射性能快速模擬方法。具體而言， 本發(fā)明涉及一種現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable GateArray)的抗輻射性 能快速模擬方法。本方法提出了一種與具體硬件結構無關、基于權重的錯誤注入模型，用 于準確模擬基于SRAM(Static Random AccessMemory)的FPGA抗輻射性能；同時提出結 合JTAGCJoint TestAction Group)邊界掃描技術和動態(tài)局部重配置技術的錯誤注入模擬 平臺，二者組成的錯誤注入系統(tǒng)具有很好的通用性，不但能更準確地模擬FPGA的抗輻射性 能，而且使得硬件成本更低，同時注入效率更高。本發(fā)明提供的現(xiàn)場可編程門陣列的抗輻射性能快速模擬方法，其特征在于其使用 的錯誤注入系統(tǒng)組成如下(1)根據(jù)FPGA中可編程點具有不同的單粒子翻轉敏感性，建立基于權重的錯誤注 入模型。根據(jù)可編程點對單粒子翻轉的敏感程度，可分為四類查找表(Look UpTable, LUT)中的可編程點，CLB(Configurable Logic Block)內部互連中的可編程點，CLB外部互 連中的可編程點以及IOB(Input Output Block)中的可編程點。并且，即使是同一種類的 可編程點，由于物理版圖和負載電容的不對稱性，其發(fā)生O — 1以及1 — O翻轉的敏感程度 也是不同的。因此，通過設定FPGA中各個可編程點對應的翻轉權重，建立基于權重的錯誤 注入模型WBFI (Weight Based Fault Injection)，從而準確模擬真實輻射實驗的特性。(2)通過結合JTAG邊界掃描技術和FPGA的動態(tài)局部重配置技術，實現(xiàn)低成本，高 效率的錯誤注入模擬平臺。本發(fā)明提出的錯誤注入模擬平臺將待測器件(Device Under Test, DUT)，測試向 量生成器(Test Pattern Generator，TPG)，正確設計以及結果比較器有機地集成在一塊 FPGA芯片中，同時通過動態(tài)局部重配置技術實現(xiàn)錯誤的快速注入，除了能達到更低成本和 系統(tǒng)結構更為統(tǒng)一外，也使得錯誤注入流程更加緊密和高效。本發(fā)明基于權重的錯誤注入模型中，通用的FPGA是由可編程邏輯單元塊(Configurable Logic Block，CLB)，輸入輸 出單元(Input/Output Block, Ι0Β)以及可編程互連資源組成的重復陣列，其中包含了大量 用于實現(xiàn)電路功能的可編程點。根據(jù)可編程點對單粒子翻轉的敏感程度，可分為四類[1] 查找表(Look Up Table, LUT)中的可編程點，CLB內部互連中的可編程點，CLB外部互連中 的可編程點以及IOB中的可編程點，如

圖1所示。文獻[1]通過輻射實驗證明了 FPGA中不同種類的可編程點具有不同的單粒子翻 轉敏感性。其中以查找表中的可編程點最為敏感，而IOB中的可編程點則表現(xiàn)出最低的敏5感性。這是因為查找表中的可編程點不但會直接受到單粒子翻轉的影響，還可能間接受到 器件中其他資源的作用而發(fā)生翻轉，例如對于用作分布式RAM的查找表，若控制其寫使能 的資源發(fā)生了單粒子翻轉，同樣會導致查找表的可編程點配置值改變；IOB中的可編程點 則由于受到封裝的影響而表現(xiàn)出最低的敏感性。文獻W]同樣通過輻射實驗證明了不同種 類的可編程點具有不同的單粒子翻轉敏感性，并且進一步指出了由于物理版圖或者負載電 容的不對稱性，即使是同一種類的可編程點，其發(fā)生0 — 1翻轉以及1 — 0翻轉所對應的 DCS值也是不同的。因此，采用隨機模型的錯誤注入系統(tǒng)并不能反映真實輻射實驗的上述特性。本 發(fā)明通過設定FPGA中各個可編程點對應的翻轉權重，從而建立基于權重的錯誤注入模型 WBFI (Weight Based Fault hjection，WBFI)，以準確模擬真實輻射實驗的特性。器件的單粒子翻轉橫截面(Device Cross Section, DCS)常用來描述FPGA中可編 程點對單粒子翻轉的敏感程度，與入射粒子的線性能量傳輸值(LinearEnergy Transfer, LET)相關。其中DCS定義為可編程點發(fā)生單粒子翻轉的數(shù)量與粒子流量密度(Particle Fluence)之間的比值。LET是入射粒子穿過某一確定材料時發(fā)生能量傳遞的量度。在描述 電子器件受輻射影響發(fā)生單粒子翻轉時，它的單位是MeV ^cm2Aigtj并且，DCS與LET之間 的關系曲線能夠用威布爾方程(Weibull Formula)進行很好的擬合[1]，表示如下
權利要求
1.一種現(xiàn)場可編程門陣列的抗輻射性能快速模擬方法，其特征在于，采用錯誤注入系 統(tǒng)，基于權重的錯誤注入模型，同時結合JTAG邊界掃描技術和動態(tài)局部重配置技術的錯誤 注入模擬平臺，模擬FPGA的抗輻射性能。
2.按權利要求1所述的現(xiàn)場可編程門陣列的抗輻射性能快速模擬方法，其特征在于， 所述的錯誤注入系統(tǒng)其組成如下(1)根據(jù)FPGA中可編程點具有不同的單粒子翻轉敏感性，建立基于權重的錯誤注入模 型，其中，所述的編程點對單粒子翻轉的敏感程度，包括查找表Look UpTable, LUT中的可編程 點，CLB(ConfigurabIe Logic Block)內部互連中的可編程點，CLB外部互連中的可編程點 和IOBGnput Output Block)中的可編程點，通過設定FPGA中各個可編程點對應的翻轉權重，建立基于權重的錯誤注入模型 WBFI (Weight Based Fault Injection)(2)通過結合JTAG邊界掃描技術和FPGA的動態(tài)局部重配置技術，實現(xiàn)錯誤注入模擬平 臺，其中將待測器件，測試向量生成器及結果比較器集成在一塊FPGA芯片中，同時通過動 態(tài)局部重配置技術實現(xiàn)錯誤的快速注入。
3.按權利要求2所述的現(xiàn)場可編程門陣列的抗輻射性能快速模擬方法，其特征在所述 的可編程點翻轉權重通過下述方法設置(1)器件的單粒子翻轉橫截面(DeviceCross Section, DCS)表示為LET-LET0DCS (LET) = DCSsal-(I-e w )(1)式(1)中DCSsat指可編程點的DCS飽和值；LETtl指可編程點發(fā)生單粒子翻轉的LET閾 值；常數(shù)w和s與具體器件和具體工藝相關；(2)各個可編程點的翻轉權重設置如下，W(LET) = DCS (LET) · σ(2)式⑵中DCS(LET)由式⑴給出；翻轉因子σ反映了物理版圖以及負載電容的不對 稱性對可編程點發(fā)生翻轉的影響，表示可編程點發(fā)生O — 1翻轉以及1 — O翻轉所分別對 應的權重因子；(3)由式O)，可得第i個可編程點在WBFI模型下發(fā)生翻轉的概率為Pi {LET) = =-w^let)--(3)中所有可編程點^1 (LET)(4)同時，根據(jù)所有可編程點所具有的翻轉概率構建對應于FPGA芯片的累計翻轉概率 映射表Mmta，m*n表示FPGA芯片的可編程點陣列規(guī)模，其中，第i個可編程點所具有的累計 翻轉概率如下式P·丄(LET) = Psum, η (LET) +Pi (LET)，O < i 彡 m*n，Psum,0 = 0. O (4)(5)由式C3)和式(4)可知，最后一個可編程點具有的累計翻轉概率為1.0，每次錯誤 注入時，通過生成(0，1]的隨機數(shù)a，并在已構建的映射表中查找滿足P-wCaSP.ji 應的i值，就可確定第i個可編程點要發(fā)生翻轉，對應每個隨機數(shù)a e (0，1]，映射表中有且 僅有一個i值滿足條件。
4.按權利要求2所述的現(xiàn)場可編程門陣列的抗輻射性能快速模擬方法，其特征在于所述的錯誤注入通過下述方法和步驟(1)用于JTAG的測試向量和電路的參考輸出值均從Mentor公司的ModeISim工具對待 測電路的仿真文件中獲得；(2)通過運用動態(tài)局部重配置技術，每次錯誤注入時不需要把完整的配置位流下載到 FPGA中，只需在運行時改變給定可編程點的配置值，使得錯誤注入效率提高；(3)通過運用JTAG邊界掃描技術，每次錯誤注入完成后利用串聯(lián)的邊界掃描寄存器， 將測試向量輸入到待測器件作為激勵，并且控制測試存取端口控制器的狀態(tài)運轉，最后從 邊界掃描寄存器中回讀待測器件的實際輸出值到PC機與參考輸出值進行比較，從而確定 發(fā)生翻轉的可編程點是否對電路功能產(chǎn)生影響。
全文摘要
本發(fā)明屬于電子技術領域，具體涉及一種現(xiàn)場可編程門陣列的抗輻射性能快速模擬方法。該方法提出了一種與具體硬件結構無關、基于權重的錯誤注入模型，用于準確模擬基于SRAM的FPGA抗輻射性能；同時提出了基于JTAG邊界掃描技術和動態(tài)局部重配置技術的錯誤注入模擬平臺。結合二者的錯誤注入系統(tǒng)不但具有良好的通用性，而且能更準確更高效地進行模擬，同時成本更低。
文檔編號G01R31/3185GK102054056SQ200910198448
公開日2011年5月11日 申請日期2009年11月6日 優(yōu)先權日2009年11月6日
發(fā)明者劉智斌, 周學功, 王伶俐, 童家榕, 胡光喜 申請人:復旦大學