專利名稱：一種電源、地上毛刺的快速低功耗檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源、地上毛刺的檢測電路，尤其涉及在集成電路、智能卡集成電路中 實現(xiàn)的一種電源、地上毛刺的快速低功耗檢測電路。
背景技術(shù)：
智能卡在各領(lǐng)域的廣泛應(yīng)用，尤其是身份認(rèn)證、金融等高安全領(lǐng)域的智能卡對于 防攻擊能力提出了更高的要求，同樣各方面的攻擊者對該類智能卡攻擊也日益嚴(yán)重；安全 智能卡芯片通常包括CPU、存儲器(例如EEPROM、FLASH)、以及嵌入式操作系統(tǒng)(COS)。目 前攻擊者通過在智能卡芯片電源、地上施加一定條件的glitch，然后利用DFA等分析技術(shù) 就可以實現(xiàn)對密鑰攻擊、以及獲取存儲器內(nèi)保密數(shù)據(jù)等。

發(fā)明內(nèi)容
本發(fā)明的目的是針對在電源、地上出現(xiàn)的正、負(fù)glitch進(jìn)行實時、快速檢測，輸出 標(biāo)志信號；并且本電路以超低功耗實現(xiàn)了快速檢測目的。本發(fā)明公開了一種在集成電路中可以超低功耗、快速實時檢測電源、地上glitch 的電路，其特征在于包括采樣模塊、正glitch檢測模塊、負(fù)glitch檢測模塊、與非門；其 中采樣電路提供正、負(fù)glitch檢測模塊的輸入信號；正glitch檢測模塊實現(xiàn)對電源上出現(xiàn) 的正glitch進(jìn)行實時檢測，對地上出現(xiàn)的負(fù)glitch進(jìn)行實時檢測；負(fù)glitch檢測模塊實 現(xiàn)對電源上出現(xiàn)的負(fù)glitch進(jìn)行實時檢測，對地上出現(xiàn)的正glitch進(jìn)行實時檢測；與非門 對正、負(fù)glitch檢測模塊的輸出進(jìn)行與非運算后輸出標(biāo)志信號OUT。采用本發(fā)明公開的電路對電源進(jìn)行實時檢測，在電源、地上沒有出現(xiàn)glitch時， 本發(fā)明電路靜態(tài)功耗僅為各個器件的漏電功耗，功耗極低；當(dāng)電源、地上一旦出現(xiàn)glitch 攻擊信號，則本發(fā)明的電路就會實時檢測并輸出標(biāo)志信號，系統(tǒng)據(jù)此可以對內(nèi)部邏輯電路 作實時的保護(hù)處理，防止被攻擊；本電路具有功耗低、速度快，占用面積小、可移植性強、易 于在標(biāo)準(zhǔn)CMOS工藝實現(xiàn)的特點。本發(fā)明的一種電源、地上毛刺的快速低功耗檢測電路，其特征在于包括采樣模 塊、正glitch檢測模塊、負(fù)glitch檢測模塊、與非門；所述采樣模塊由電阻R1、電容Cl串聯(lián)構(gòu)成，電阻Rl —端為電源VDD、電阻Rl與 電容Cl的公共節(jié)點為VDDIN、電容Cl的另外節(jié)點接GND ；所述正glitch檢測模塊由PMOS管PI、P2，NMOS管Ni、N2,電容C2構(gòu)成；所述 PMOS管Pl源端接VDD、柵端接VDDIN、漏端接P0S_IN ；所述電容C2 —端接P0S_IN、另一端接 GND ；所述NMOS管附柵端、漏端接P0S_IN，源端接GND ；所述PMOS管P2柵端接P0S_IN、漏 端接P0S_0UT、源端接VDDIN ；所述NMOS管N2，柵端接P0S_IN、漏端接P0S_0UT、源端接GND ；所述負(fù)gltich檢測模塊由PMOS管P3、P4，匪OS管N3、N4，電容C3構(gòu)成；所述 PMOS管P3源端接VDDIN、柵端接VDD、漏端接NEG_IN ；所述電容C3 —端接NEG_IN、另一端接 GND ；所述NMOS管N3柵端、漏端接NEG_IN，源端接GND ；所述PMOS管P4柵端接NEG_IN、漏
3端接NEG_0UT、源端接VDDIN ；所述NMOS管N4，柵端接NEG_IN、漏端接NEG_0UT、源端接GND ；所述與非門由與非門構(gòu)成，與非門輸入接NEG_0UT、P0S_0UT，輸出接OUT。如圖1電路所示，當(dāng)電源VDD、地GND上沒有g(shù)litch出現(xiàn)時，二極管接法的NMOS管 NUN3分別將P0S_IN、NEG_IN拉至低電位，保證P0S_0UT、NEG_0UT輸出為“高”，OUT輸出為 “低”；此種狀態(tài)下整體電路的靜態(tài)功耗極低，僅為各器件的漏電功耗；如圖1電路所示，當(dāng)電源VDD上出現(xiàn)正glitch時，VDDIN是經(jīng)過采樣模塊的輸出， 不能實時跟隨VDD變化，此時PMOS開關(guān)管Pl打開，對電容C2充電、使得P0S_IN至“高”電 位，P0S_0UT輸出為“低”，經(jīng)與非門后OUT輸出由“低”轉(zhuǎn)變?yōu)椤案摺保瑯?biāo)志有g(shù)litch出現(xiàn)；當(dāng) 電源VDD上出現(xiàn)負(fù)glitch時，VDDIN是經(jīng)過采樣模塊的輸出，不能實時跟隨VDD變化，此時 PMOS開關(guān)管P3打開，對電容C3充電、使得NEG_IN至“高”電位，NEG_0UT輸出為“低”，經(jīng)與 非門后OUT輸出由“低”轉(zhuǎn)變?yōu)椤案摺?，?biāo)志有g(shù)litch出現(xiàn)；如圖1電路所示，當(dāng)?shù)谿ND上出現(xiàn)正glitch時，VDDIN是經(jīng)過采樣模塊的輸出，能 夠采樣到GND上的變化，此時PMOS開關(guān)管P3打開，對電容C3充電、使得NEG_IN至“高”電 位，NEG_0UT輸出為“低”，經(jīng)與非門后OUT輸出由“低”轉(zhuǎn)變?yōu)椤案摺?，?biāo)志有g(shù)litch出現(xiàn)；當(dāng) 地GND上出現(xiàn)負(fù)glitch時，VDDIN是經(jīng)過采樣模塊的輸出，能夠采樣到GND上的變化，此時 PMOS開關(guān)管Pl打開，對電容C2充電、使得P0S_IN至“高”電位，P0S_0UT輸出為“低”，經(jīng)與 非門后OUT輸出由“低”轉(zhuǎn)變?yōu)椤案摺?，?biāo)志有g(shù)litch出現(xiàn)；


圖1是在集成電路中實現(xiàn)電源、地毛刺快速低功耗檢測電路的原理圖；其中VDD是電源輸入端，GND是地輸入端，OUT是檢測電路輸出端。圖2是電源、地毛刺快速低功耗檢測電路的信號波形。其中VDD上出現(xiàn)正glitch時，正glitch檢測模塊輸出端P0S_0UT由“高”轉(zhuǎn)變?yōu)?“低”，電源毛刺快速檢測電路輸出OUT由“低”轉(zhuǎn)變?yōu)椤案摺保籚DD上出現(xiàn)負(fù)glitch時，負(fù)glitch檢測模塊輸出端NEG_0UT由“高”轉(zhuǎn)變?yōu)椤暗汀保?電源毛刺快速檢測電路輸出端OUT由“低”轉(zhuǎn)變?yōu)椤案摺保籊ND上出現(xiàn)負(fù)glitch時，正glitch檢測模塊輸出端P0S_0UT由“高”轉(zhuǎn)變?yōu)椤暗汀保?電源毛刺快速檢測電路輸出端OUT由“低”轉(zhuǎn)變?yōu)椤案摺保籊ND上出現(xiàn)正glitch時，負(fù)glitch檢測模塊輸出端NEG_0UT由“高”轉(zhuǎn)變?yōu)椤暗汀保?電源毛刺快速檢測電路輸出端OUT由“低”轉(zhuǎn)變?yōu)椤案摺?；電源VDD、GND上沒有g(shù)litch出現(xiàn)時，正、負(fù)g_tch檢測輸出端P0S_0UT、NEG_0UT 輸出均為“高”，電源毛刺快速檢測電路輸出端OUT為“低”。
具體實施例方式下面結(jié)合附圖和實例對本發(fā)明作進(jìn)一步描述。本發(fā)明在集成電路中實現(xiàn)的電源、地毛刺快速低功耗檢測電路工作情況如下包括采樣模塊、正glitch檢測模塊、負(fù)glitch檢測模塊、與非門；所述采樣模塊由電阻R1、電容Cl串聯(lián)構(gòu)成，電阻Rl —端為電源VDD、電阻Rl與 電容Cl的公共節(jié)點為VDDIN、電容Cl的另外節(jié)點接GND ；
所述正glitch檢測模塊由PMOS管PI、P2，NMOS管Ni、N2,電容C2構(gòu)成；所述 PMOS管Pl源端接VDD、柵端接VDDIN、漏端接P0S_IN ；所述電容C2 —端接P0S_IN、另一端接 GND ；所述NMOS管附柵端、漏端接P0S_IN，源端接GND ；所述PMOS管P2柵端接P0S_IN、漏 端接P0S_0UT、源端接VDDIN ；所述NMOS管N2，柵端接P0S_IN、漏端接P0S_0UT、源端接GND ；所述負(fù)gltich檢測模塊由PMOS管P3、P4，匪OS管N3、N4，電容C3構(gòu)成；所述 PMOS管P3源端接VDDIN、柵端接VDD、漏端接NEG_IN ；所述電容C3 —端接NEG_IN、另一端接 GND ；所述NMOS管N3柵端、漏端接NEG_IN，源端接GND ；所述PMOS管P4柵端接NEG_IN、漏 端接NEG_0UT、源端接VDDIN ；所述NMOS管N4，柵端接NEG_IN、漏端接NEG_0UT、源端接GND ；所述與非門由與非門構(gòu)成，與非門輸入接NEG_0UT、P0S_0UT，輸出接OUT。如圖2所示，當(dāng)電源VDDJ* GND上沒有g(shù)litch出現(xiàn)時，二極管接法的NMOS管Ni、 N3分別將P0S_IN、NEG_IN拉至低電位，保證P0S_0UT、NEG_0UT輸出為“高”，OUT輸出為“低”; 此種狀態(tài)下整體電路的靜態(tài)功耗極低，僅為各器件的漏電功耗；如圖2所示，當(dāng)電源VDD上出現(xiàn)正glitch時，VDDIN是經(jīng)過采樣模塊的輸出，不能 實時跟隨VDD變化，此時PMOS開關(guān)管Pl打開，對電容C2充電、使得P0S_IN至“高”電位， P0S_0UT輸出為“低”，經(jīng)與非門后OUT輸出由“低”轉(zhuǎn)變?yōu)椤案摺?，?biāo)志有g(shù)litch出現(xiàn)；如圖2所示，當(dāng)電源VDD上出現(xiàn)負(fù)glitch時，VDDIN是經(jīng)過采樣模塊的輸出，不能 實時跟隨VDD變化，此時PMOS開關(guān)管P3打開，對電容C3充電、使得NEG_IN至“高”電位， NEG_0UT輸出為“低”，經(jīng)與非門后OUT輸出由“低”轉(zhuǎn)變?yōu)椤案摺保瑯?biāo)志有g(shù)litch出現(xiàn)；如圖2所示，當(dāng)?shù)谿ND上出現(xiàn)正glitch時，VDDIN是經(jīng)過采樣模塊的輸出，能夠采 樣到GND上的變化，此時PMOS開關(guān)管P3打開，對電容C3充電、使得NEG_IN至“高”電位， NEG_0UT輸出為“低”，經(jīng)與非門后OUT輸出由“低”轉(zhuǎn)變?yōu)椤案摺?，?biāo)志有g(shù)litch出現(xiàn)；如圖2所示，當(dāng)?shù)谿ND上出現(xiàn)負(fù)glitch時，VDDIN是經(jīng)過采樣模塊的輸出，能夠采 樣到GND上的變化，此時PMOS開關(guān)管Pl打開，對電容C2充電、使得P0S_IN至“高”電位， P0S_0UT輸出為“低”，經(jīng)與非門后OUT輸出由“低”轉(zhuǎn)變?yōu)椤案摺保瑯?biāo)志有g(shù)litch出現(xiàn)；綜上，本發(fā)明通過以上技術(shù)方案，可以對于電源、地上出現(xiàn)的glitch攻擊信號進(jìn) 行實時檢測，并且電路具有功耗低、面積小、速度快、可移植性強的特點。
權(quán)利要求
一種電源、地上毛刺的快速低功耗檢測電路，其特征在于該檢測電路包括采樣模塊、正glitch檢測模塊、負(fù)glitch檢測模塊、與非門；其中所述采樣模塊由電阻R1、電容C1串聯(lián)構(gòu)成，電阻R1一端為電源VDD，電阻R1與電容C1的公共節(jié)點為VDDIN、電容C1的另一節(jié)點接GND；采樣電路提供正、負(fù)glitch檢測模塊的輸入信號；所述正glitch檢測模塊由PMOS管P1、P2，NMOS管N1、N2，電容C2構(gòu)成；PMOS管P1源端接VDD、柵端接VDDIN、漏端接POS_IN；電容C2一端接POS_IN、另一端接GND；NMOS管N1柵端、漏端接POS_IN，源端接GND；PMOS管P2柵端接POS_IN、漏端接POS_OUT、源端接VDDIN；NMOS管N2，柵端接POS_IN、漏端接POS_OUT、源端接GND；正glitch檢測模塊實現(xiàn)對電源上出現(xiàn)的正glitch進(jìn)行實時檢測，對地上出現(xiàn)的負(fù)glitch進(jìn)行實時檢測；所述負(fù)glitch檢測模塊由PMOS管P3、P4，NMOS管N3、N4，電容C3構(gòu)成；PMOS管P3源端接VDDIN、柵端接VDD、漏端接NEG_IN；電容C3一端接NEG_IN、另一端接GND；NMOS管N3柵端、漏端接NEG_IN，源端接GND；PMOS管P4柵端接NEG_IN、漏端接NEG_OUT、源端接VDDIN；NMOS管N4，柵端接NEG_IN、漏端接NEG_OUT、源端接GND；負(fù)glitch檢測模塊實現(xiàn)對電源上出現(xiàn)的負(fù)glitch進(jìn)行實時檢測，對地上出現(xiàn)的正glitch進(jìn)行實時檢測；所述與非門由與非門構(gòu)成，與非門輸入接NEG_OUT、POS_OUT，輸出接OUT，與非門對正、負(fù)glitch檢測模塊的輸出進(jìn)行與非運算后輸出標(biāo)志信號OUT。
2.如權(quán)利要求1所述一種電源、地上毛刺的快速低功耗檢測電路，其特征在于所述正 glitch檢測模塊通過PMOS管Pl作為開關(guān)管，由采樣模塊輸出VDDIN作為所述PMOS管Pl 的開關(guān)控制端；所述NMOS管m柵端、漏端短接于P0S_IN，構(gòu)成二極管接法，在電源、地上沒 有g(shù)litch時，將P0S_IN拉至低電位，保證P0S_0UT輸出為“VDDIN”。
3.如權(quán)利要求1所述一種電源、地上毛刺的快速低功耗檢測電路，其特征在于所述負(fù) glitch檢測模塊通過PMOS管P3作為開關(guān)管，由VDD作為所述PMOS管P3的開關(guān)控制端； 所述NMOS管N3柵端、漏端短接于NEG_IN，構(gòu)成二極管接法，在電源、地上沒有g(shù)litch時，將 NEG_IN拉至低電位，保證NEG_0UT輸出為“VDDIN”。
全文摘要
本發(fā)明涉及一種電源、地上毛刺的快速低功耗檢測電路。本發(fā)明提供一種對集成電路電源、地上出現(xiàn)的glitch(毛刺)進(jìn)行快速檢測的電路，本發(fā)明的檢測電路包括采樣模塊、正glitch檢測模塊、負(fù)glitch檢測模塊以及與非門；采樣模塊由電阻、電容構(gòu)成，實現(xiàn)對電源、地上出現(xiàn)的glitch采樣作用；正glitch檢測模塊由MOS開關(guān)管、下拉管、對地電容、反相器構(gòu)成；負(fù)glitch檢測模塊由MOS開關(guān)管、下拉管、對地電容、反相器構(gòu)成；與非門對正、負(fù)glitch的輸出進(jìn)行與非運算后作為本檢測電路的輸出。
文檔編號G01R31/00GK101943729SQ20091008870
公開日2011年1月12日 申請日期2009年7月6日 優(yōu)先權(quán)日2009年7月6日
發(fā)明者張建平, 馬哲 申請人:北京中電華大電子設(shè)計有限責(zé)任公司