專利名稱：使用主要為數(shù)字的時基發(fā)生器的信號完整性測量系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及數(shù)字電路和系統(tǒng)的信號完整性測量。更具體地， 本發(fā)明針對使用主要為數(shù)字的時基發(fā)生器的信號完整性測量系統(tǒng)和方 法。
背景技術(shù)：
雖然數(shù)字電路最終是旨在處理諸如"0"和"1"之類的離散值，但 是在半導(dǎo)體設(shè)備層面，這樣的電路總是使用諸如電壓和電流之類的物理 量來對離散信號進行編碼。由此，當數(shù)字信號在半導(dǎo)體設(shè)備內(nèi)部或外部 進行轉(zhuǎn)變時，它們引起電壓水平、電流水平或這二者的模擬瞬變。隨著 技術(shù)發(fā)展，數(shù)字電路的這種"模擬"行為變得愈發(fā)與半導(dǎo)體設(shè)備的正確 操作相關(guān)。例如，如果電壓從"0"電平轉(zhuǎn)變?yōu)?T，電平所花費的時間 過長，則半導(dǎo)體設(shè)備可能會一起停止操作。類似地，如果使用過低(高) 的電壓或電流對邏輯"1" ( "0")進行編碼，則所得到的電路會無法 正確操作。模擬現(xiàn)象的其他例子包括定時不確定或?qū)Χ〞r不確定的容 限。作為特定示例，考慮預(yù)計通過銅線彼此進行通信的兩個半導(dǎo)體設(shè)備。 如果從源到目的地的數(shù)字信號的定時太過紊亂，則所得到的通信鏈路就 會惡化。且不說數(shù)字電路的以上"幕后，，模擬行為，通常有必要即刻且 故意地將數(shù)字信號轉(zhuǎn)換為^f莫擬信號以便進行處理和實施，如同無線通信 系統(tǒng)的情況中那樣。
電路模擬行為的評估在半導(dǎo)體產(chǎn)業(yè)中是非常重要的步驟。電路和系 統(tǒng)設(shè)計者總是需要測試和測量工具來對他們的設(shè)計進行調(diào)試、表征和生 產(chǎn)測試。這些測試和測量工具能夠采用若干種形式。通常，各種工作臺
9(bench)工具可用于信號完整性測量，例如示波器(通常用于測量電 壓或電流或者電磁波)、抖動分析器(用來測量定時不確定)和頻譜分 析器(用來測量頻率)。這樣的儀器歷來很適于測量半導(dǎo)體設(shè)備的接口 部分，例如輸入和輸出端口。然而，整個系統(tǒng)當前被構(gòu)建于非常小的形 狀因子(form factor)上。電流生成測試和測量技術(shù)由于進入困難而無 法對內(nèi)部電路進行分析。進行測試意味著干擾，所以從現(xiàn)代設(shè)備的微型 規(guī)模向測試儀器的宏(macro)規(guī)模傳送非常低電平的信號對于被測信 號而言太過石皮壞性(disruptive)。
現(xiàn)代的測量儀器幾乎一成不變地依賴于強大的數(shù)字信號處理(DSP) 技術(shù)來促進自動化并提升測量準確度和可重復(fù)性。使用DSP技術(shù)，通過 首先使用準確的模數(shù)(A/D)轉(zhuǎn)換器對被測設(shè)備(DUT)的響應(yīng)信號進 行數(shù)字化來對其進行測量。之后，執(zhí)行基于微處理器的計算以便對數(shù)字 化的信號進行分析。例如，在向用戶監(jiān)^L器顯示結(jié)果之前采用快速傅立 葉變換(FFT)的硬件或軟件實現(xiàn)方式。
除了 A/D轉(zhuǎn)換器之外，所述數(shù)字化步驟涉及經(jīng)常在示波器術(shù)語中稱 作"時基發(fā)生器，，的時鐘電路。通常，所述時鐘電路在設(shè)計和實施方面 是諸如示波器或抖動分析器之類的儀器中最為重要和最具挑戰(zhàn)性的部 件。參考

圖1A和1B，其圖示了模擬波形IO的數(shù)字化，時鐘電路定義 了水平(時間)軸12,相對于所述水平(時間)軸12對所述波形的信 號參數(shù)進行追蹤和測量。能夠沿水平軸12追蹤的信號參數(shù)越準確，整 體測量就越準確。通過提高時鐘電路向常規(guī)A/D轉(zhuǎn)換器16輸出的采樣 時鐘信號14的頻率來提高準確度。大量時鐘控制難題(clocking challenge)在信號頻率比時鐘電路頻率的一半更快時出現(xiàn)。在此條件下， 常規(guī)的A/D轉(zhuǎn)換器16輸出表現(xiàn)出混疊并且測量出現(xiàn)誤差。不幸的是， 大多數(shù)測量應(yīng)用都屬于這一類。在用于對高頻信號進行數(shù)字化的時鐘控 制和數(shù)字化領(lǐng)域中已經(jīng)取得了許多進展。
仍然參考圖1A和IB,所有的現(xiàn)代數(shù)字化技術(shù)通常都考慮將A/D轉(zhuǎn) 換器16的采樣瞬間彼此設(shè)置得盡可能接近。實時的示波器逐個創(chuàng)建單 個"慢，，時鐘信號的多個延遲復(fù)制并使用每個復(fù)制對單獨A/D轉(zhuǎn)換器進 行時鐘控制。這在圖2的時間交織的A/D轉(zhuǎn)換器體系結(jié)構(gòu)20中被圖示 出。如果創(chuàng)建了時鐘信號22的16個拷貝并且每個拷貝彼此延遲1/16周 期，則能夠獲得比所述慢時鐘快16倍的有效數(shù)字化頻率。所需要做的就是將所有16個A/D轉(zhuǎn)換器24的輸出進行組合來創(chuàng)建累積的數(shù)字化波 形。這種實施方式的一個示例是能夠從加利福尼亞的Santa Clara的 Agilent技術(shù)公司獲得的Agilent 54855A數(shù)字采樣示波器。這樣的實施方 式成本非常高，需要相當大的實施區(qū)域，并且包括相當多的校準過程。 這些限制使得該技術(shù)通常僅適合于諸如寬帶示波器之類的單通道高端 設(shè)備。其顯然不適于如半導(dǎo)體設(shè)備內(nèi)的信號完整性測量宏的整合。
可替換地，構(gòu)建了明顯放寬了時鐘電路頻率要求的等效時間或子采 樣儀器。在這樣的儀器中，對實時數(shù)字化信號的要求有所放寬。不同于 創(chuàng)建時鐘的多個延遲拷貝， 一種子采樣方法采用多個轉(zhuǎn)換通路來使用單 個時鐘信號對重復(fù)信號進行數(shù)字化。所述重復(fù)信號能夠具有遠遠高于用 于數(shù)字化的單個時鐘信號的帶寬。首先，"慢"時鐘被用來以O(shè)相位延 遲對第一輸入測試周期進行采樣。接著，在每個被測的重復(fù)信號的每次 后續(xù)運行上將時鐘增加逸秒，直到采樣時鐘已經(jīng)被延遲達一個周期的等 量。近似 一 個周期的整體相移確保了利用A秒的定時分辨率獲得輸入波 形的完整覆蓋，不過這樣的完整覆蓋在許多應(yīng)用中并不總是必需的。圖 3提供了這種子采樣算法的圖形表示30(圖3中的UTP意為"單位測試 周期，，)。圖4中簡要圖示了可能的硬件實施方式40,并且其包含能夠 生成準確相位延遲的延遲鏈42和用于選擇適當?shù)南辔谎舆t時鐘(未示 出)的復(fù)用器44。
以上所描述的這兩種方法具有與小延遲增量的可靠生成以及生成 這樣的延遲增量的任意電路中的累積抖動相關(guān)聯(lián)的嚴重局限。所不希望 的抖動對于A/D轉(zhuǎn)換器性能的影響是嚴重的，并且在測試和測量應(yīng)用的 情況下，抖動是經(jīng)常測量到的現(xiàn)象。更為重要的是，在大多數(shù)可用的半 導(dǎo)體技術(shù)中，延遲線分辨率通常是測量儀器所要求的分辨率的10至100 倍。例如在抖動測量中，通常需要1 psec (微微秒)或甚至100 fsec (飛 秒)的延遲增量，而延遲線分辨率在最佳情況下被限制為約50psec。為 了克服該限制， 一些子采樣體系結(jié)構(gòu)采用甚至更多硬件來提升延遲線分 辨率。例如，考慮到圖5的游標延遲線電路50。不同于僅使A/D轉(zhuǎn)換 器54的采樣時鐘信號52延遲，被測量的輸入信號56本身就被延遲， 不過延遲量略有不同。通過相對于時鐘信號52的延遲來控制輸入信號 56的延遲，能夠獲得小于每個單獨延遲線的絕對最小延遲的有效分辨 率。此概念被稱作"游標延遲線，，。且不說實施區(qū)域中明顯的增加，非常難以匹配兩條游標延遲線的延遲值。尚未有公開的結(jié)果證實低于約20 psec延遲的分辨率。
作為游標延遲線的替代，能夠采用偏移頻率采樣，小數(shù)分頻器 (fractional frequency divider):故用來以//(r+J"的速率對A/D轉(zhuǎn)換器進行 時鐘控制，所述速率與被測量信號的重復(fù)速率//T相比略有偏移。利用 這樣的時鐘對輸入信號進行采樣確保了每個輸入信號周期有一個點被 采樣并且所述采樣點在輸入信號的下一次運行上相對于先前的采樣時 刻位移A秒。能夠使用此方法來實現(xiàn)高采樣分辨率//J，但是這需要高 準確度的頻率合成器。事實上這種技術(shù)的商業(yè)實現(xiàn)形式包括比剛才已經(jīng) 描述的技術(shù)明顯更為細致的方案。對于諸如美國專利號7,158,899中所 公開的內(nèi)置測試之類的一些應(yīng)用而言，無法釆用這些細致的方案，從而 使得所得到的解決方案的性能非常不可靠。有效的是，'899專利的方案 依賴于兩個自由運行的振蕩器，這兩個振蕩器無疑會相對于彼此明顯偏 離(wander)。對偏離進行控制或者在后處理步驟中將其濾出是非常具 有挑戰(zhàn)性的。
在高性能示波器中類似地采用其他創(chuàng)新的等效時間技術(shù)，例如在美 國專利號6,650,101中所公開的，并且它們?nèi)吭噲D實現(xiàn)產(chǎn)生完美時基 的相同目標。類似地，在抖動測量應(yīng)用的背景下，也存在著其他測量技 術(shù)，例如美國專利號6,449,570中所公開的，但是它們還是都圍繞著將 非常小的時間增量轉(zhuǎn)換為更加易于管理的時間延遲。

發(fā)明內(nèi)容
本發(fā)明的一個方面是一種用于對被測電路進行測試的測試器，包括 用于根據(jù)第一時鐘信號來生成時基信號的時基發(fā)生器，所述時基發(fā)生器 包括用于根據(jù)第一時鐘信號來生成快速變化的相位信號的調(diào)制電路； 和用于接收快速變化的相位信號并且從其中濾除不想要的高頻相位分 量以便輸出時基信號的相位濾波器；以及用于根據(jù)時基信號對被測信號 進行采樣以便輸出采樣信號的釆樣器。
本發(fā)明的另一方面是一種測試被測電路的方法，包括對被測電路 進行激勵以產(chǎn)生被測響應(yīng)信號；根據(jù)第一時鐘信號來生成快速變化的相 位信號；對快速變化的相位信號進行濾波以除去不想要的高頻相位分量 以便生成高分辨率的時基信號；以及根據(jù)時基信號對被測響應(yīng)信號進行
12采樣以便提供被測采樣信號。
本發(fā)明的又另一方面是一種測試被測電路的方法，包括對被測電 路進行激勵以產(chǎn)生被測響應(yīng)信號；根據(jù)第一時鐘信號來生成快速變化的 相位信號；對快速變化的相位信號進行濾波以除去不想要的高頻相位分 量以便生成高分辨率的時基信號；以及根據(jù)時基信號對被測響應(yīng)信號進 行采樣以便提供被測采樣信號。
本發(fā)明的再另一方面是一種為測試器提供時基發(fā)生器的方法，包 括確定測試器的目標釆樣頻率；定義相位濾波器的帶寬，所述相位濾 波器具有頻率響應(yīng)；根據(jù)相位濾波器的頻率響應(yīng)來提供sigma-delta調(diào)制 器；利用波形來仿真sigma-delta調(diào)制器以便提供仿真；在所述仿真的輸 出處選擇有限長度的序列；以及提供用于響應(yīng)于sigma-delta調(diào)制器的輸 出而對測試數(shù)據(jù)進行采樣的采樣器。
附圖簡述
出于說明本發(fā)明的目的，附圖示出了本發(fā)明一個或多個實施例的各 個方面。然而，應(yīng)當理解的是，本發(fā)明并不局限于圖中所示的確切配置 和手,殳，其中
圖1A是圖示出模數(shù)(A/D)轉(zhuǎn)換器所進行的模擬波形的數(shù)字化的示 圖；圖1B是圖1A的模擬波形的數(shù)字化波形的結(jié)構(gòu)的高層示意圖3是圖示出用于對才莫擬信號進行數(shù)字化的常規(guī)延遲時鐘的子采樣 方案的圖4是用于實現(xiàn)圖3的延遲時鐘的子采樣方案的常規(guī)多反向器 (multi-inverter)電路的高層示意圖5是常規(guī)游標延遲線測量電路的高層示意圖； 圖6是本公開的信號完整性測量系統(tǒng)的高層示意圖； 圖7是圖示出圖6的時基發(fā)生器的操作原理的時序圖； 圖8是適于供圖6的時基發(fā)生器使用的sigma-ddta調(diào)制器的框圖， 其從無限精度信號生成1位信號；
圖9是圖8的sigma-delta調(diào)制器的輸出的示例性頻譜的圖IO是圖示出到圖6的時基發(fā)生器的鎖相環(huán)(PLL)的輸入信號的示圖11是圖示出斜坡(ramp)持續(xù)時間、滿標度量程和分辨率之間 的關(guān)系的相對信號邊緣放置與時間的關(guān)系圖12是圖示出用于使用本公開的時基發(fā)生器的設(shè)計和仿真過程的 流程圖13是圖示出使用耦合到本公開的時基發(fā)生器的采樣D型觸發(fā)器 的時間數(shù)字化原理的示圖14是圖示出同步適當統(tǒng)計計算的斜坡的重要性的圖15是將本公開的時基發(fā)生器耦合到圖13的采樣D型觸發(fā)器并計 算被測信號上的抖動統(tǒng)計而得到的采樣數(shù)(hits)與時間的關(guān)系圖16是用于以與掃描(sweep)被測信號的時軸的時基發(fā)生器類似 的方式掃描被測信號的電壓軸的任意分辨率電壓數(shù)字化器的高層示意
圖17是本公開的可替換信號完整性測量系統(tǒng)的高層示意圖18是圖17的信號完整性測量系統(tǒng)在被測設(shè)備(DUT)頻率等于 時基發(fā)生器(采樣)頻率的情況下的時序圖19是本公開的其中DUT和采樣頻率彼此不同的信號完整性測量 系統(tǒng)的高層示意圖20是圖示出為圖19的TBDSP信號選擇采樣速率以確保所有斜 坡延遲都得以利用的時序圖；以及
圖21是本公開的其中采樣器被耦合到模式(pattern)比較和誤差計 數(shù)硬件以執(zhí)行各種誤比特率測試的信號完整性測試系統(tǒng)的高層示意圖。
圖22是在集成電路中所使用的本公開的信號完整性測量系統(tǒng)的高 層示意圖。
詳細說明 1.0概述
對于本發(fā)明的信號完整性測量系統(tǒng)和方法的各個實施例而言，利用 了能夠獲得100 fsec或更低采樣分辨率的唯一 (unique)時基發(fā)生技術(shù)， 且同時采用極其簡單的硬件。如下所述，這里所公開的信號完整性測量 的解決方案擺脫了困擾常規(guī)測試系統(tǒng)的各種限制，例如延遲線非線性、 區(qū)域開銷、抖動以及甚至是偏移頻率振蕩器之間的偏離。相反，所公開的時基發(fā)生技術(shù)以極為高的分辨率提供了確定性的采樣時刻。高分辨率 在此被定義為小于使用常規(guī)延遲線可獲得的最小值的任意延遲分辨率。 這些時基發(fā)生技術(shù)可以結(jié)合各種采樣器和各種數(shù)字信號收集和處理技 術(shù)來實施以便實現(xiàn)能夠在例如內(nèi)置自檢應(yīng)用以及獨立小型儀器中使用 的極為高效的信號完整性測量宏。
所公開的主題能夠被用來創(chuàng)建極為緊湊的信號完整性測量工具，其 能夠被應(yīng)用于半導(dǎo)體設(shè)備的接口部分以及設(shè)備內(nèi)部部分的測量。所公開 的實施例還克服了傳統(tǒng)技術(shù)在成本和性能上的一些難題。常規(guī)的測試和 測量技術(shù)總是被期待取代旨在進行表征的一般技術(shù)。由此其通常依賴于 外來材料和高成本過程。然而，所公開的本發(fā)明的實施例考慮到開發(fā)低 成本的半導(dǎo)體技術(shù)(通常是與所表征的一個或多個設(shè)備相同的技術(shù))以
實現(xiàn)對信號的分辨率極高的測量。過去已經(jīng)進行了若干嘗試來開發(fā)低成 本技術(shù)，但是這些嘗試一直為所產(chǎn)生的性能缺陷所困擾。總體而言，所 公開的本發(fā)明的實施例并未遭受這樣的困難。
現(xiàn)在參考圖6，其圖示了依據(jù)本發(fā)明而制造的信號完整性測量系統(tǒng) 的示例600。在高層中，信號完整性測量系統(tǒng)600包括唯一時基發(fā)生器 604，所述唯一時基發(fā)生器604包括相位濾波器，在該示例中所述相位 濾波器為在其輸入處具有調(diào)制電路612的鎖相環(huán)(PLL) 608。時基發(fā)生 器604驅(qū)動采樣器(這里為數(shù)字化器620)的采樣觸發(fā)輸入616。在該 示例中，信號完整性測量系統(tǒng)600包括用于存儲數(shù)字化器620所輸出的 被測信號(SUT )628的采樣值的捕獲存儲器624。在圖6中沒有圖示出， 但是對于本領(lǐng)域技術(shù)人員很明顯的是，被應(yīng)用到所述系統(tǒng)中的各個存儲 器區(qū)段的處理算法。
對時基發(fā)生器604的輸入是時鐘信號Trig632，其頻率通常被選擇 為與所給出的采樣元件(一個或多個)所容許的最大頻率相匹配(雖然 并非必須如此)。如之前所提到的，該頻率可能低于被測量的信號(一 個或多個)的頻率(雖然并非必須如此)。本公開的時基發(fā)生器(諸如 圖6的時基發(fā)生器604 )通過對到相位濾波器(PLL 608 )的輸入進行調(diào) 制來產(chǎn)生該輸入時鐘信號(時鐘信號Trig 632 )的期望子采樣延遲。
特別地，并且為了便于描述而參考圖6的示例性時基發(fā)生器604， 使用適當電路將快速變化的相位信號(定時擾動信號)加到輸入時鐘信 號Trig632上，所述適當電路例如其選擇輸入640由高速調(diào)制器進行驅(qū)
15動的復(fù)用器(MUX) 636，在該示例中所述高速調(diào)制器為由時鐘信號Trig 632進行時鐘控制并且包含1位sigma-delta調(diào)制器(未示出)的數(shù)字輸 出信號的循環(huán)存儲器644,其提供高速相位選擇信號648。在該示例中， MUX 636具有其可選擇的輸入信號Trig 632并且時鐘信號Trig 632的延 遲版本經(jīng)由固定延遲652而被延遲。在操作期間，循環(huán)存儲器644內(nèi)容 驅(qū)動MUX 636的選擇輸入以便在時鐘信號Trig 632和所述時鐘信號的 相位延遲版本之間進行連續(xù)選擇，以使得MUX輸出快速變化的相位信 號656。
快速變化的相位信號656被設(shè)計為包含如將筒短描述的各種頻率分 量。當相位信號656的組合信號(時鐘與相位擾動)被加到PLL 608時，
<formula>formula see original document page 16</formula>
中。所公開實施例的一個重要好處在于固定的粗延遲元件652無需是小 型的。粗延遲被定義為基本上大于能夠使用常規(guī)技術(shù)可靠構(gòu)建的最小延 遲的任意延遲。典型地，這樣的最小延遲等于在高速通信設(shè)備中可獲得 的最小位周期。在任意情況下，延遲元件652的延遲越大，能夠被編程 的延遲范圍就越大并且針對工藝偏差的魯棒性越強。利用該時基發(fā)生器 電路，在相位信號選擇的算法步驟實現(xiàn)了微小延遲(fine delay)生成并 且并不依賴于硬件實施方式或受其約束。將其與工業(yè)中廣泛使用的模擬 延遲線和模擬相位內(nèi)插器(interpolator)相比。最為重要的是，時基發(fā) 生器604的輸出處的抖動不大于僅PLL608自身的抖動，并且獨立于時 基發(fā)生操作。如之前所提到的，常規(guī)的活動延遲線和相位內(nèi)插器系統(tǒng)在
存在于參考時鐘信號上的基線抖動之上和上方添加抖動(總之其可能來 自于PLL)。
如所提到的，在該示例中，根據(jù)sigma-delta調(diào)制來選擇循環(huán)存儲器 644的內(nèi)容。例如，為了生成相位選擇信號648，可以用軟件來仿真1 位sigma-delta調(diào)制器(未示出)。對sigma-delta調(diào)制器的輸入是作為目 標的期望相位調(diào)制信號。如以下所描述的，該輸入可以是DC信號(例 如，比技術(shù)的最微小延遲更小的延遲)或常數(shù)斜坡信號。當調(diào)制器以軟 件來仿真時，其生成l位輸出波形，所述波形包含原始輸入信號以及不 想要的高頻量化噪聲。通過將sigma-delta調(diào)制器的帶寬與PLL 608的帶 寬相匹配，保證了不想要的高頻量化噪聲處于PLL的阻帶(st叩-band) 中并且并不傳播。將簡短描述產(chǎn)生相位選擇信號的其他示例。而且，重要的是要注意到使用PLL608僅僅是示例性的。能夠使用諸如延遲鎖定 環(huán)之類的任意相位濾波電路。作為另一個示例，使用電阻器串的相位平 均(如在模擬相位內(nèi)插器中)能夠被使用。
除了時基發(fā)生器604之外，采樣器(在該示例中是數(shù)字化器620) 能夠采用若干形式中的任意一種。出于該部分的目的，數(shù)字化器620是 A/D轉(zhuǎn)換器。對于本領(lǐng)域技術(shù)人員很明顯的是，數(shù)字化器620的電路看 上去可以為常規(guī)的數(shù)字化器。在后續(xù)部分中，描述了采樣器的不同緊湊 實施方式的示例，這些示例允許其在內(nèi)置自檢應(yīng)用中被使用。以下還將 描述與這些測量宏相關(guān)聯(lián)的測量算法的示例。
2.0時基發(fā)生-一般用途
仍然參考圖6，時基發(fā)生器604的用途是以例如圖7所示的控制方 式來設(shè)置數(shù)字化器620的采樣時刻。圖7圖示了時基發(fā)生器604的輸出 時鐘信號700 (對應(yīng)于圖6中的采樣觸發(fā)輸入616)如何以線性方式關(guān) 于輸入時鐘信號704緩慢延遲，如分別處于輸入和輸出時鐘信號704、 700之間的相對邊緣位移的圖708所表示。該部分描述了時基發(fā)生器604 如何能夠完成這一功能。
PLL的輸出相位能夠以其輸入相位表達為
O) 二_一 + 60_
其中A和",是與設(shè)計無關(guān)的系數(shù)并且其中假設(shè)三階PLL。通常，該 相位傳遞函數(shù)為低通函數(shù)，這意味著只要保持在PLL的設(shè)計帶寬內(nèi)，PLL 的輸出相位就將非常好的追蹤輸入相位。使用等式{1},能夠通過例如 使用相位域中的1位sigma-delta調(diào)制對PLL的輸入進行調(diào)制來實現(xiàn)圖7 的行為。
圖8圖示了示例性的1位sigma-delta調(diào)制器800，其是取潛在無限 精度的量并將其轉(zhuǎn)換為l位表示的系統(tǒng)。將無限精度的量物理降低為1 位表示引起嚴重的量化或舍入(round-off)誤差。諸如圖8的sigma-delta 調(diào)制器800的sigma-delta調(diào)制器擺脫了舍入誤差并且將其限制在頻域中 的特定頻帶中。如果被調(diào)制的信號被局限在不同于舍入誤差帶的頻帶 中，則其得以保持。這在圖9的圖900中被圖示，其中正弦波(在圖中表示為尖峰(spike) 904)通過低頻帶中的sigma-delta調(diào)制操作來進行 編碼，而舍入誤差在高頻帶中進行編碼。所迷圖繪出了調(diào)制器所產(chǎn)生的 1位表示的頻i普并且示出了所述1位表示如何保持原始低頻正弦波。當 達到恢復(fù)原始已調(diào)信號的時間時，所需要的就是用于除去所有舍入誤差 分量的頻率選擇濾波器。再次參考圖8， sigma-delta調(diào)制器800實際上 由字發(fā)生器存儲器808進行驅(qū)動，所述字發(fā)生器存儲器808包含被調(diào)制 的期望波形x[n]804。由于在數(shù)字系統(tǒng)中不可能產(chǎn)生無限精度，所以所 述字發(fā)生器根據(jù)可用的數(shù)字計算機體系結(jié)構(gòu)以最大可能的精度(例如 32、 64或128位)來存儲波形x[n]804。
再次參考圖6，當使得1位sigma-delta調(diào)制"相位，，波形能夠在PLL (例如圖6的PLL 608)的輸入處獲得時，PLL的輸出"相位"將非常 好地保持原始的編碼相位信號。延遲元件652和復(fù)用器636的組合產(chǎn)生 該輸入的1位sigma-delta調(diào)制"相位"波形。特別地，該電路實質(zhì)上快 速延遲或提前對PLL 608的輸入時鐘信號的相位，如圖10中的復(fù)合信 號1000所示，其中圖10示出了輸入到PLL 608 (圖6)中的時鐘信號 Trig 632的提前或延遲。將會很明顯的是，圖10中的復(fù)合信號1000對 應(yīng)于圖6中的信號656。而且，圖10中的控制序列1004對應(yīng)于圖6中 的信號648。由此，從示圖的相位點，PLL 608看到快速切換的1位信 號。其通過對該1位信號進行濾波進行響應(yīng)來產(chǎn)生看上去像圖8中的原 始波形函數(shù)x[n]804的輸出相位信號。應(yīng)當注意到，圖6的延遲元件652 可以;故設(shè)計為具有可編程的延遲值以兼顧不同延遲范圍配置的離線 (off-line)。僅有的要求是在時基發(fā)生器操作時使用固定延遲。
生成相位選擇信號(對應(yīng)于圖6的相位選擇信號648)的一個示例 是以硬件(未示出，不過在高層與圖8中的sigma-delta調(diào)制器800相同) 構(gòu)造整個sigma-delta調(diào)制器。在另一個示例中(其在圖6中表示)，以 軟件來仿真sigma-delta調(diào)制器并且其輸出被存儲在圖6的循環(huán)存儲器 644中。對sigma-delta調(diào)制器進行仿真的描述在美國專利號6,931,579 中可以找到，其相關(guān)公開內(nèi)容結(jié)合于此作為參考。在又另一個實施例中， 能夠使用一階脈沖密度調(diào)制(PDM)轉(zhuǎn)換器(未示出)。PDM轉(zhuǎn)換器 是一種將并行字(例如，16位)從比如字發(fā)生器轉(zhuǎn)換為串行流的數(shù)字電 路；數(shù)字字的值以輸出的串行流的密度進行編碼。PDM轉(zhuǎn)換器的操作對 于本領(lǐng)域技術(shù)人員是已知的?？商鎿Q地，能夠使用PWM計數(shù)器(未示
18出)。
此外，注意到雖然已經(jīng)描述了 1位sigma-delta調(diào)制器，但是能夠使 用多位sigma-delta調(diào)制器和多位循環(huán)存儲器。例如，如果使用包含軟件 生成的sigma-delta調(diào)制流的2位sigma-delta調(diào)制器或2位循環(huán)存儲器， 則可以使用2位復(fù)用器以與圖6中在兩個不同延遲的信號之間進行選擇 的復(fù)用器636類似的方式從四個不同延遲的(包括零延遲)時鐘信號中 進行選擇。多位方法的優(yōu)點在于更多的延遲范圍；缺點在于更高的電路 復(fù)雜度。
回到時基發(fā)生，在時基發(fā)生器604的一個示例中，相位選擇信號648 被用來對斜坡波形進行編碼。特別地，圖8中的波形函數(shù)x[n]804是一 個理想的近似無限精度的斜坡信號。關(guān)于時基發(fā)生器604重要的一點是 注意到輸出時鐘信號700 (圖7)相對于輸入時鐘信號704的邊緣放置 是確定的。無論該時基發(fā)生器604 (圖6)運行多長時間，輸入時鐘信 號704和輸出時鐘信號700之間的相位關(guān)系將總是相同的。例如，注意 到圖7中最后的時鐘周期712的相位具有與第一周期716相同的值。時 基發(fā)生器608 (圖6)并不受到與偏移頻率振蕩器相關(guān)聯(lián)的漂移和偏離 的影響。
圖7中的輸出時鐘信號700相對于輸入時鐘信號704的確定性屬性 是依據(jù)本公開所制造的諸如圖6的系統(tǒng)600之類的信號完整性測量系統(tǒng) 的重要好處。與結(jié)合圖3所描述的延遲時鐘子采樣算法非常類似，諸如 圖6的時基發(fā)生器604的本公開的時基發(fā)生器的輸出能夠以非常細致且 確定的釆樣時刻對水平軸進行追蹤，而幾乎不需要任何額外的發(fā)明特定 的硬件；并且其在斜坡上升和下降時進行此操作。典型地，時基發(fā)生器 進行來回掃描的周期在該示例中是循環(huán)存儲器664 (圖6)及其內(nèi)容的 長度的函數(shù)。斜坡的重復(fù)頻率fV由下式給出
《= w
其中Fs是系統(tǒng)600的輸入時鐘信號Trig 632的頻率，N是1位存儲 器的長度且M是斜坡信號x[n]在每N個周期內(nèi)的重復(fù)次數(shù)?？紤]最簡 單的M=l的示例。在該示例中，時基發(fā)生器604的輸出在其通過周期 性存儲器的一個整個長度進行循環(huán)所占的持續(xù)時間中斜坡上升和下降。 因此，斜坡在輸入時鐘信號Trig 632的每N個周期進行重復(fù)。為了幫助確定M,我們需要考慮時基發(fā)生器的目標分辨率和范圍。 參考圖11的圖1100，其示出了示例性斜坡信號1104，所述斜坡信號的 范圍1108通過PLL 608 (圖6)(即粗延遲元件652 )的輸入處引入的 滿標度延遲來確定。這應(yīng)當如所需要的一樣大，雖然其越大，sigma-delta 調(diào)制的比特流的帶內(nèi)量化噪聲就越大。如之前所提到的，延遲元件652 可以被編程為在滿標度延遲和量化噪聲之間進行權(quán)衡。類似地，還是參 考圖11，斜坡信號1104的分辨率1112以及由此時基發(fā)生器604 (圖6) 等于斜坡信號的編程高度除以其長度。例如，如果滿標度延遲為500 psec,則比特流的長度為IOOO位長，并且如果斜坡跨過整個IOOO位， 則在該示例中時基發(fā)生器的最大分辨率為0.5 psec。我們能夠使用該示 例進一步指出用于對分辨率進行編程的三種不同方式
1 ) 按照以上示例來保持對固定斜坡信號進行編碼并且通過跳
過周期來獲得更粗的分辨率。特別地，在以上示例中的PLL 的輸出處每隔一周期選通一次來實現(xiàn)1 psec而不是0.5 psec的分辨率。
2 ) 按照以上示例來保持對固定斜坡進行編碼并且增加存儲器
長度。將以上示例中的存儲器長度增加到2000位長得到 0.25 psec的分辨率。 3) 在單個存儲器內(nèi)對多個斜坡周期進行編碼。特別地，如果 以上示例中的M-2,這意^^木著在IOOO位長的存儲器中對兩 個斜坡進行了編碼，并且獲得1 psec的分辨率；直觀地， 斜坡必須快速上升和下降兩次以便在相同的1000位長持 續(xù)時間的范圍內(nèi)，這樣它們的斜面更為陡峭。 嚴格地講，原則上能夠在不改變目標分辨率的情況下改變M，但是 這超出了這部分的范圍。在小范圍(netshell)中，這通過以下在混合信 號測試領(lǐng)域中眾所周知的相干采樣要求來實現(xiàn)。作為參考，讀者引向這 里的5.2部分以及M. Bums和G. W. Roberts的An Introduction to Mixed-Signal IC Test and Measurement,牛津大學(xué)出版社，紐約，2001， 其相關(guān)公開內(nèi)容結(jié)合于此作為參考。
圖12圖示了如何設(shè)計和操作諸如圖6的時基發(fā)生器604的流程圖 1200。在該示例中，對于流程圖1200中所示的步驟存在硬件組件和軟 件組件。所迷硬件組件在圖6中被表示出，且所述軟件組件在圖8和9以及之前的文字中4皮表示出。
在步驟1205，確定信號完整性測量系統(tǒng)600的目標采樣頻率。在步 驟1210，確定PLL608的合理帶寬。潛在地，這通過目標應(yīng)用來確定。 例如，如果測試系統(tǒng)意在遵循諸如PCIExpress (高速PCI)之類的特定 標準，所述標準群體的規(guī)范將驅(qū)動PLL的帶寬。在沒有特定需求的情況 下，出于穩(wěn)定性的考慮，該帶寬應(yīng)當被取為小于步驟1205中所確定的 采樣頻率的十分之一。在步驟1215，諸如圖8的1位sigma-delta調(diào)制 器800之類的sigma-delta調(diào)制器(這里以軟件實現(xiàn))被設(shè)計為匹配PLL 608的頻率響應(yīng)。在步驟1220，使用目標分辨率、范圍、測試時間和采 樣頻率來確定所要仿真的斜坡波形。 一 旦已經(jīng)確定了適當?shù)男逼虏ㄐ危?br> 則其被置于圖8的字發(fā)生器808中，并且在步驟1225, sigma-delta調(diào)制 器使用所述斜坡波形運行并且對輸出的1位表示分析準確度。特別地， 圖8中的sigma-delta調(diào)制器808通常是無序的并且具有無限的持續(xù)時間 響應(yīng)。在該示例中，僅需要調(diào)制器所輸出的長度為N的有限序列并且存 儲在循環(huán)存儲器644中。在所述存儲器中存儲該序列之前，需要驗證其 準確度。這可以通過在所選擇的序列上執(zhí)行FFT并觀察頻譜來實現(xiàn)。諸 如圖9中的圖900之類的頻譜將^:觀察到。本領(lǐng)域技術(shù)人員將理解如何 分析該頻鐠?？商鎿Q地，當其存儲在循環(huán)存儲器644中時執(zhí)行所選擇的 1位序列的軟件仿真來驗證其工作良好。應(yīng)當理解的是，可能需要用來 選擇在信號完整性系統(tǒng)600中使用的最佳N位的迭代過程(步驟1230)。 一旦在該示例中所述1位序列被存儲在循環(huán)存儲器644中，就能夠操作 信號完整性測量系統(tǒng)600對真實信號執(zhí)行測試。
3.0時基發(fā)生-固定延遲
除了斜坡生成(例如，按照圖12的流程圖1200)之外，本公開的 另一實施例包括創(chuàng)建時基發(fā)生器604 (圖6)的固定選通延遲輸出。這 在誤比特率應(yīng)用和時鐘測試應(yīng)用中尤其有用。為了在所給出的時基發(fā)生 器中產(chǎn)生固定的選通延遲，圖12的流程圖1200中僅有的必要差異是以 DC信號替代sigma-delta調(diào)制步驟(即，步驟1225 )中的斜坡信號。特 別地，圖8中的x[n]804現(xiàn)在是與斜坡信號相對的常數(shù)信號。對于DC 信號所驅(qū)動的sigma-delta調(diào)制器的穩(wěn)定性要求在本領(lǐng)域中得以理解并 且需要被重視。且不說sigma-delta調(diào)制，能夠使用PDM計數(shù)器、PWM
21計數(shù)器或者甚至是線性反饋移位寄存器對DC信號進行編碼。 4.0采樣器設(shè)計
到目前為止，采樣器(數(shù)字化器620)已經(jīng)被表示為圖6中的A/D 轉(zhuǎn)換器。該部分介紹了具有不同復(fù)雜度級別的采樣器設(shè)計的三種變體。 參考圖13，在圖13中的附圖標記1300處圖示了簡單的采樣器設(shè)計，并 且目前對用于內(nèi)置自檢的信號完整性測量宏中的實施方式而言最為優(yōu) 選的是D型觸發(fā)器(D-FF)。這樣的電路可被認為是零交叉檢測器。如 果D-FF1300的時鐘輸入1304在SUT輸入1308高于觸發(fā)器的內(nèi)部切換 閾值時到達，則邏輯'T，被采樣；如果時鐘輸入在SUT輸入低于觸發(fā) 器的切換閾值時到達，則邏輯"0"被采樣。當結(jié)合本公開諸如圖6的 時基發(fā)生器604的時基發(fā)生器(例如，作為數(shù)字化器620的替代)時， D-FF 1300可被用來測量各種信號出現(xiàn)的定時。參考圖13，考慮當信號 到達的時間被找到時的情況。時基發(fā)生器緩慢傾斜(即延遲)D-FF 1300 的采樣時鐘，如斜坡周期i-3到i+l所表示的，并且D-FF在輸入1308 處對進入的SUT進行采樣。D-FF 1300的輸出將在時基發(fā)生器的輸出開 始落后于所測量的SUT時進行轉(zhuǎn)變。由此，知道D-FF 1300的輸出何時 轉(zhuǎn)變，并且知道時基發(fā)生器的相位，就能夠確定SUT的到達時間。
在更為嚴格的條件下，D-FF 1300實質(zhì)上對其D輸入信號(這里是 輸入1308處的SUT)在其時鐘輸入信號(這里是諸如圖6的時基發(fā)生 器604之類的時基發(fā)生器的輸出)之前到達的可能性進行采樣。通過使 用時基發(fā)生器來掃描時鐘輸入，D-FF 1300能夠被用來構(gòu)造被測信號的 到達時間的累積分布函數(shù)。在沒有噪聲或抖動的情況下，如圖13所示， 累積分布函數(shù)是階梯函數(shù)。在存在噪聲或抖動的情況下， 一些輸入信號 轉(zhuǎn)變會比正常情況更早發(fā)生而其他會更晚發(fā)生。時基發(fā)生器的每個斜坡 周期的D-FF 1300輸出看上去將與圖14的輸出信號區(qū)段1400、 1404相 似。
D-FF 1300的輸出能夠被整齊存儲在捕獲存儲器中，例如圖6中概 念性圖示出的捕獲存儲器624。如果D-FF 1300的輸出在單獨的捕獲存 儲器位置中被適當累積，則能夠繪制出在輸入1308處的被測信號定時 的準確累積分布函數(shù)。通過"適當累積"，意味著圖14中樣本的第二 序列1408^L累積到用于第一次運行中的對應(yīng)序列1412的完全相同的存儲器位置。原因在于每個存儲器位置現(xiàn)在對應(yīng)于采樣時鐘的相位值；每 個存儲器位置是圖1的x軸上的一個點。通過將每個數(shù)字化周期(其對 應(yīng)于斜坡周期)存儲到相同的存儲器位置，漂移或偏離問題就不會對結(jié) 果造成影響。這就是本公開的時基發(fā)生器(例如圖6的時基發(fā)生器604) 的確定性屬性如此有益的原因。
一旦所有斜坡周期結(jié)果的和被累積在捕獲存儲器中，就能夠獲得對
于被測信號到達時間的統(tǒng)計。例如，我們能夠區(qū)分捕獲存儲器的內(nèi)容(累 積分布函數(shù))來獲得被測信號上的抖動的柱狀圖或概率密度函數(shù)。使用 圖15中所示的該方法來獲得柱狀圖1500的示例。在此部分中省略了對 D-FF 1300的輸出到抖動柱狀圖的轉(zhuǎn)變的進一步描述。然而，這樣的描 述能夠在M. Hafed、 N. Abaskharoun、 G. W. Roberts的"A Stand-Alone Integrated Test Core for Time and Frequency Domain Measurements" , Proc.
第1031-1040頁，2000以及N. Abaskharoun、 M. Hafed、 G. W. Roberts的"Strategies for On-Chip Sub-Nanosecond Signal Capture and Timing Measurements" ,/ roc./E五五/rC,第174-177頁，2001中找到， 其全文結(jié)合于此作為參考。在以下部分中，特別指出了本公開特定實施 例的統(tǒng)計計算的特定的各個原始方面。
使用D-FF執(zhí)行采樣操作考慮到了信號定時的測量。例如，其允許 測量高速數(shù)字信號或時鐘信號上的抖動。除測量定時之外， 一些測試應(yīng) 用需要完整波形的數(shù)字化以便確定諸如上升時間、下降時間、超越 (overshoot)、最大電壓或最小電壓之類的AC量。對于這樣的應(yīng)用， 能夠使用采樣器的第二種變體，即比較器(其在圖16的附圖標記1600 處圖示)。如在圖16中所看到的，比較器1600能夠與例如由可編程參 考1608所提供的可變參考電壓1604相結(jié)合來產(chǎn)生任意分辨率的電壓數(shù) 字化器。圖16中所示的采樣與保持電路1612、 1616可位于比較器1600 自身的電路中并且無需明確實施。
諸如比較器1600之類的比較器在連接到本公開的時基發(fā)生器(例 如圖6的時基發(fā)生器604)時能夠以兩種方式進行操作。在這種情況下， 比較器1600可以替代數(shù)字化器620或者可連接到時基發(fā)生器604的輸 出。首先，時基發(fā)生器604能夠被禁用或被編程為生成固定的采樣偏移 量。接著，通過重復(fù)輸入被測信號1620 (對應(yīng)于圖6的信號628)的多 次運行，參考輸入電壓1604能夠被掃入比較器1600,并且能夠逐步構(gòu)建被測電壓波形的溫度計代碼表示。例如，如果發(fā)現(xiàn)20%至80%的上 升時間，則對比較器1600的參考輸入電壓能夠被置于20%的水平，并 且記錄被測信號1620與該水平相交的時間。之后，參考輸入電壓1604 被置于80%的水平并且記錄被測信號1620與該水平相交的時間。上升 時間于是成為兩個值之間的差。當要求高定時分辨率時，使得時基發(fā)生 器604能夠使其輸出傾斜。所以，簡言之，時間軸和電壓軸這二者都逐 漸被掃描以便對被測信號1600進行數(shù)字化。在美國專利號6,931,579中 描述了使用單個比較器和高效可編程參考的數(shù)字化方法，其相關(guān)內(nèi)容結(jié) 合于此作為參考。
這種變體的好處在于其允許對波形的AC參數(shù)(而不是僅定時或抖 動)進行完整數(shù)字化，而無需占用比D-FF實施方式多得多的區(qū)域。作 為第三種變體，能夠使用任意的A/D轉(zhuǎn)換器拓樸。通常，這種方法在基 于此技術(shù)構(gòu)造片上測量宏時并不是期望的，但是其能夠被用于創(chuàng)建獨立 測量儀器的情況。假設(shè)在獨立儀器情形下區(qū)域約束不那么嚴格。
5.0樣本捕獲和DSP實施例
在該部分中，在各種測試和測量應(yīng)用中公開了用于本>^開的測量系 統(tǒng)應(yīng)用的不同DSP實施例。
5.1時鐘抖動和AC參數(shù)測量
該部分考慮了對時鐘波形的抖動的數(shù)字化和分析的問題。所述時鐘 波形例如可以處于ASIC或FPGA內(nèi)部，或者它們可以是諸如時鐘發(fā)生 器、扇出緩沖器和零延遲緩沖器之類的各種時鐘芯片的輸出。首先考慮 的是被測時鐘信號的頻率等于時基發(fā)生器的時鐘頻率的情況。這是本公 開的時基發(fā)生器的簡單配置。
圖17圖示了示例性配置1700,其中信號完整性測量系統(tǒng)1704 ^f皮應(yīng) 用于多通道的被測設(shè)備(DUT) 1708。在圖17中，時鐘信號DIN的頻 率是DUT 1708的輸入處的頻率，時鐘信號DOUT的頻率是DUT的輸 出處的頻率，時鐘信號TB的頻率是時基發(fā)生器1712的輸出的頻率，且 時鐘信號TBDSP的頻率是數(shù)字信號處理器(DSP) 1720對采樣器1716 的輸出進行時鐘控制和分析的頻率。
當DUT 1708的輸出處的信號DOUT和時基發(fā)生器1712的輸出的信號TB的頻率為相同值時，如圖17所示，對應(yīng)于時鐘信號DIN、DOUT、 TB、 TBDSP的各個波形看上去分別與圖18的波形1800、 1804、 1808、 1812類似。參考圖18,時鐘信號TB和TBDSP的多個帶被用來圖示時 基發(fā)生器1712的掃描動作。本公開的時基發(fā)生器之前的解釋適用于圖 18的波形1800、 1804、 1808、 1812。也就是說，時基發(fā)生器1712 (圖 17)輸出的每個新的時鐘周期對應(yīng)于最終數(shù)字化波形的x軸的增量，并 且該增量對應(yīng)于在以上部分2.0中所執(zhí)行的分辨率計算。
通常，可能希望測量未必與時基發(fā)生器1712的輸出處的時鐘信號 TB的頻率相等的時鐘頻率。這能夠在本公開的信號完整性測量系統(tǒng)中 實現(xiàn)并且能夠在圖19的背景下進行解釋，圖19圖示了可替代的信號完 整性測量系統(tǒng)1卯0。參考圖19，可以看到分別處于DUT 1904和時基發(fā) 生器1908的輸出處的時鐘信號DOUT、 TB的頻率這二者都從公共振蕩 器1912的頻率得到。這通常并不是用于大多數(shù)時鐘應(yīng)用的不合理假設(shè)。 特別地，假設(shè)
7B = ~F。SC
& {3}
和
W， {4}
其中M和N是表示對應(yīng)組件(DUT 1904或時基發(fā)生器1908)的頻 率之間的合理關(guān)系的整數(shù)且Fosc是振蕩器1912的頻率。能夠示出時鐘 信號TB、 DOUT的頻率7S和D0f/r將在每個信號周期的確定倍數(shù)處相 遇。特別地，它們的交叉將依賴于等式{3}和{4}的最小有理數(shù)NTB和
Ndut。
舉例來說，考慮其中Z)OLT = 102/33 Fosc且=5/4FWc的情形。 我們首先將Z)06T表示為振蕩器1912的頻率的34/11倍。接著，11和4 的最小公倍數(shù)是44。輸出將對準時鐘信號TB的每11*5個周期或時鐘 信號DOUT的34*4個周期。由于我們使用時鐘信號TBDSP對時基發(fā)生 器1908的輸出進行采樣，所以后者需要具有時鐘信號TB的周期的11*5 倍的周期。DSP 1916的該采樣速率確保了時基發(fā)生器1908的輸出僅被 用于對被測信號進行相干采樣。
以上分析指示對于多頻率應(yīng)用而言，時鐘信號TBDSP的頻率可以
25與時鐘信號TB不同。特別地，在以上示例中，時鐘信號TBDSP的頻率 是時鐘信號TB的頻率的1/55。由于仍然希望利用掃描斜坡對每第55個 邊緣進行采樣(以構(gòu)造抖動柱狀圖或測量AC參數(shù))，所以必須考慮斜 坡信號自身上的這種"子采樣"的效應(yīng)。也就是說，通過觀察TB信號 的每第55個邊緣，存在沒有對圖7的斜坡708上的每個點進行采樣的 風險。通過重申這個作為經(jīng)典相干采樣問題的問題，然而，其能夠確保 斜坡上的每個點被時鐘信號TB的每笫55個邊緣所看到。
通過示例來考慮圖20中所示的情形。在該示例中，對應(yīng)于圖6的 循環(huán)存儲器644的斜坡存儲器為8位長，并且時鐘信號TBDSP (圖20) 的頻率是時鐘信號TB的頻率的1/3。圖20中斜坡中的每個樣本2000將 被時鐘信號TBDSP唯一采樣以產(chǎn)生DSP樣本2004,雖然其將采用三倍 長的時間來收集所有八個樣本。該情形的其他含義是斜坡樣本2000現(xiàn) 在如圖20明顯示出的被弄混(shuffled)。通常，將時鐘信號TB的頻 率與時鐘信號TBDSP的頻率之間的比率(在這種情況下為3 )設(shè)置為關(guān) 于斜坡存儲器的長度為相對質(zhì)數(shù)確保了測量中的這種相干性。如果斜坡 存儲器的長度為偶數(shù)，則該比率可簡單地為奇整數(shù)，反之亦然。
在結(jié)束該部分之前，要注意到樣本1716、 1920 (分別見圖17和19) 的設(shè)計可以例如為以上所述的三種變體之一。也就是說，如果僅發(fā)現(xiàn)抖 動，則能夠使用D-FF，或者如果需要對整個時鐘波形進行數(shù)字化，則能 夠使用比較器或A/D轉(zhuǎn)換器。
5.2對高速串行模式的抖動測量
對高速串行模式的抖動測量是本公開的實施例所關(guān)注的 一個重要 課題。在抖動測量應(yīng)用中，諸如偽隨機位序列(PRBS)之類的任意模 式僅與時鐘對照地測量。從實施角度來看，可以認為這與剛才關(guān)于圖19 和20所描述的問題非常類似。特別地，假設(shè)被測量的串行模式與驅(qū)動 時基發(fā)生器的相同基礎(chǔ)振蕩器同步。還假設(shè)該測試模式是重復(fù)的。這兩 個假設(shè)并非不合理。正像以上剛剛討論過的多頻率時鐘的情況，同步和 重復(fù)測試模式可以在時基發(fā)生器輸出時鐘(TB)或DSB時鐘控制/分析 時鐘(TBDSP)每次觸發(fā)時進行轉(zhuǎn)變或不進行轉(zhuǎn)變。這種行為是確定性 的。通過控制何時對DSP時鐘控制/分析時鐘TBDSP進行采樣，能夠預(yù) 排(walkthrough)重復(fù)串行;f莫式中的不同轉(zhuǎn)變間隔并且分析其抖動。例如，考慮127位長的PRBS模式。該長度能夠被映射到等效的M^
和以便獲得等效的時鐘頻率。這些因素接著能夠被用來對重復(fù)的
PRBS模式的每第127個數(shù)據(jù)拍(beat)進行采樣，就像對以上5.1部分
中的時鐘信號所做的那樣。當然，就在此時，對PRBS序列中的單個"位"
的統(tǒng)計進行采樣。 一旦通過在整個PRBS模式的每次反復(fù)對該位進行采
樣而構(gòu)造了其抖動統(tǒng)計，整個觀察窗就能夠被移位并對模式中的下一位
進行采樣。希望重復(fù)PRBS模式中的每一 "位"的統(tǒng)計計算的原因在于，
與時鐘信號不同的是，經(jīng)常希望將PRBS才莫式中的每一位的平均邊緣到 達時間與存在于所有邊緣上的其他隨機抖動分量分隔開來。 一旦收集了
重復(fù)測試模式中每個邊緣的統(tǒng)計，就能夠提取出數(shù)據(jù)獨立的抖動(所有 邊緣的平均到達時間)以及隨機且不相關(guān)的抖動。
5.3對高速串行模式的BERT測量和BERT掃掠(scan)測量 除了抖動測量之外，對于高速串行模式經(jīng)常尋求誤比特率(BER) 測量。至少，BER測試器(BERT)實質(zhì)上以固定延遲值對高速數(shù)字模 式進行采樣并且將所采樣的模式與存儲在板上存儲器中的預(yù)期模式進 行比較。其接著對錯誤地接收到高速模式的次數(shù)進行計數(shù)并計算BER 數(shù)。系統(tǒng)互連預(yù)算定義了用于特定高速鏈路的最大BER,從而BER測 量是高速數(shù)字設(shè)計和測試領(lǐng)域中的標準測量。且不說對高速采樣器的需 要，現(xiàn)代BERT可以包括微小延遲電路(使用相位內(nèi)插器或模擬延遲線) 以便控制采樣點的放置。其原因在于被測信號的非確定到達時間。也就 是說，現(xiàn)代BERT預(yù)期對于路徑延遲是不可知的，所以采樣點必須是可 編程的。此外，延遲電路的存在允許執(zhí)行BERT掃掠測量(其中執(zhí)行多 個BER測量)，其中每個BER測量具有不同的固定采樣延遲。所述采 樣延遲在該測試中逐步增加或減少。這樣的測量給出了給定鏈路中可用 的邊緣的指示。
圖21圖示了可實施來構(gòu)造特定緊湊BERT 2104的信號完整性測量 系統(tǒng)2100。如能夠在圖21中看到的，系統(tǒng)2100可以包括基本上與圖6 的系統(tǒng)600中所出現(xiàn)的方式相同的采樣器(這里為D-FF 2108)和時基 發(fā)生器2U2。然而，與系統(tǒng)600主要的差異在于D-FF 2108的輸出處的 處理算法的屬性。在圖21的背景下，時基發(fā)生器2112提供對系統(tǒng)2100 的采樣時刻(即，BERT2104)的控制，并且D-FF2108執(zhí)行采樣操作。一旦使用D-FF 2108對SUT進行采樣，就能夠使用例如解復(fù)用器2116 使其減慢(解串)，并接著使用例如板上(on-board)比較器和誤差計 數(shù)器2124將其與存儲在板上預(yù)期存儲器2120的預(yù)期信號(未示出)進 行比較。注意到，解串的步驟并非是必需的。只有在板上存儲器2120 和比較器/誤差計數(shù)器2124無法以高速串行模式的頻率運行時才是如 此。
還注意到與斜坡實施例相反，在該實施例中使用了固定延遲版本的 時基發(fā)生。特別地，在絕對最小(bare-minimum) BER測量中，時基發(fā) 生器2112可以被編程為生成固定延遲，所述固定延遲將D-FF 2108的采 樣時刻相對于即將到來的流放置在最優(yōu)位置。接著，所述流繼續(xù)運行并 且由比較器/誤差計數(shù)器2124來計算BER。可替換地，對于BERT掃掠 測量而言，時基發(fā)生器2112可以被重復(fù)編程為生成增加或降低數(shù)值的 固定延遲并且針對每個這樣的延遲測量BER。
5.4通用片上信號完整性測量
圖22圖示了信號完整性測量系統(tǒng)2200的一般配置，其中單個時基 發(fā)生器2204被耦合到多個采樣器(這里為D-FF 2208 )。這些采樣器可 被置于例如ASIC或FPGA的集成電路芯片或芯片系統(tǒng)(未示出)內(nèi)的 關(guān)鍵位置并且被耦合到外部連接(未示出)以便提供多個采樣點，即探 測點0至n。例如，采樣點能夠被放置在設(shè)計中的主要模塊(未示出) 之間來評估時鐘分布網(wǎng)絡(luò)的完整性。可替換地，釆樣器能夠被放置在例 如ASIC或FPGA內(nèi)的大量DSP塊(未示出)周圍。這樣的塊可明顯加 壓力于供電網(wǎng)絡(luò)并由于所得延遲退化(delaydegradation)而導(dǎo)致失效。 在任意情況下，重要之處在于諸如時基發(fā)生器2204之類的單個時基發(fā) 生器能夠4皮耦合到諸如D-FF 2208的多個采樣元件。所述采樣元件可極 為緊湊并且能夠很容易地在設(shè)計內(nèi)進行合成。時基發(fā)生器2204耗費稍 多的區(qū)域，但是在片上抖動或信號完整性測量的背景內(nèi)僅需要實施其一 個實例，從而使得系統(tǒng)2200在片上空間占用方面非常高效。
本公開的方法、系統(tǒng)及其組件具有顯著的商業(yè)應(yīng)用可能性。作為內(nèi) 置宏，本公開的信號完整性測量系統(tǒng)可被部署在ASIC以及FPGA及其 他集成電路中。FPGA由于其靈活性和成本優(yōu)勢在工業(yè)中具有廣泛應(yīng)用。 然而，F(xiàn)PGA技術(shù)具有固有噪聲。為了避免這些噪聲問題，設(shè)計者經(jīng)常采用非常保守的設(shè)計方法。通過允許測量FPGA內(nèi)部的信號完整性，設(shè) 計者能夠使用FPGA技術(shù)潛在地獲得更為積極的性能級別。本公開的技 術(shù)的重要性在于其不需要在FPGA內(nèi)集成任何特殊特征。這在產(chǎn)業(yè)中是 前所未有的。任何FPGA的終端用戶都能夠采用此技術(shù)而無需FPGA制 造商構(gòu)造特殊的模擬特征。
5.4通用片上信號完整性測量
圖22圖示了信號完整性測量系統(tǒng)2200的 一般部署，其中單個時基 發(fā)生器2204被耦合到多個采樣器(這里為D-FF 2208)。這些采樣器可 以被置于例如ASIC或FPGA的集成電路芯片或芯片系統(tǒng)(未示出)內(nèi) 的關(guān)鍵位置并且被耦合到外部接點(未示出)以便提供多個采樣點，即 探測點0至n。例如，采樣點能夠被放置在設(shè)計中的主要才莫塊(未示出) 之間來評估時鐘分布網(wǎng)絡(luò)的完整性。可替換地，采樣器能夠被放置在例 如ASIC或FPGA內(nèi)的大量DSP模塊(未示出)周圍。這樣的模塊可明 顯加壓力于供電網(wǎng)絡(luò)并由于結(jié)果延遲退化而導(dǎo)致失效。在任意情況下，
重要之處在于諸如時基發(fā)生器2204之類的單個時基發(fā)生器能夠被耦合 到諸如D-FF 2208之類的多個采樣元件。所述采樣元件可極為緊湊并且 能夠很容易地在設(shè)計內(nèi)進行合成。時基發(fā)生器2204耗費稍多的區(qū)域， 但是在片上抖動或信號完整性測量的背景內(nèi)僅需要實施其一個實例，從 而使得系統(tǒng)2200在片上空間占用方面非常高效。
本公開的方法、系統(tǒng)及其組件具有顯著的商用可能性。作為內(nèi)置宏， 本公開的信號完整性測量系統(tǒng)可被部署在ASIC以及FPGA及其他集成 電路中。FPGA由于其靈活性和成本優(yōu)勢在工業(yè)中具有廣泛應(yīng)用。然而， FPGA技術(shù)具有固有噪聲。為了避免這些噪聲問題，設(shè)計者經(jīng)常采用非 常保守的設(shè)計方法。通過允許測量FPGA內(nèi)部的信號完整性，設(shè)計者能 夠使用FPGA技術(shù)潛在地獲得更為積極的性能級別。本公開的技術(shù)的重 要性在于其不需要在FPGA內(nèi)集成任何特殊特征。這在產(chǎn)業(yè)中是前所未 有的。任何FPGA的終端用戶能夠采用此技術(shù)而無需FPGA制造商構(gòu)造 特殊的模擬特征。
除內(nèi)置測試領(lǐng)域之外，該技術(shù)能夠很容易地在緊湊儀器模塊中使 用，所述緊湊儀器模塊諸如可從加拿大蒙特利爾的加拿大DFT微系統(tǒng)公 司獲得的DJ60和DJ518模塊。本發(fā)明的小尺寸和低成本屬性將允許這樣的模塊制造商以常規(guī)技術(shù)的部分成本來提供抖動測量能力。
以上已經(jīng)公開并在附圖中圖示了示例性實施例。本領(lǐng)域技術(shù)人員將 要理解的是，可以對這里特別公開的內(nèi)容進行各種改變、省略或添加而 不會背離本發(fā)明的精神和范圍。
權(quán)利要求
1. 一種用于測試被測電路的測試器，包括用于根據(jù)第一時鐘信號來生成時基信號的時基發(fā)生器，所述時基發(fā)生器包括用于根據(jù)所述第一時鐘信號來生成快速變化的相位信號的調(diào)制電路；以及用于接收快速變化的相位信號并且從其中濾除不想要的高頻相位分量以便輸出時基信號的相位濾波器；以及用于根據(jù)時基信號來對被測信號進行采樣以便輸出采樣信號的采樣器。
2. 如權(quán)利要求1所述的測試器，其中所述調(diào)制電路包括用于從第 一時鐘信號的不同延遲版本之中進行連續(xù)選擇以便生成快速變化的相 位信號的時鐘選擇電路。
3. 如權(quán)利要求2所述的測試器，其中所述調(diào)制電路進一步包括用 于接收所述笫一時鐘信號并輸出相對于笫一時鐘信號有相移的第二時 鐘信號的延遲元件，所述時鐘選擇電路包括用于接收第一時鐘信號和第 二時鐘信號的復(fù)用器。
4. 如權(quán)利要求3所述的測試器，其中所述延遲元件能夠以粗增量 進行編程。
5. 如權(quán)利要求3所述的測試器，其中所述復(fù)用器包括輸出和選擇 端口，所述調(diào)制電路還包括選擇信號發(fā)生器，所迷選擇信號發(fā)生器與所 述復(fù)用器的所述選擇端口進行操作通信并且被配置成生成高頻選擇信 號以用于使所述復(fù)用器在第一時鐘信號和第二時鐘信號之間進行連續(xù) 選擇。
6. 如權(quán)利要求5所述的測試器，其中所述復(fù)用器的高頻選擇信號 與第一和笫二時鐘信號同步。
7. 如權(quán)利要求5所迷的測試器，其中所述選擇信號發(fā)生器包括包 含數(shù)字數(shù)據(jù)的循環(huán)存儲器。
8. 如權(quán)利要求7所述的測試器，其中所述數(shù)字數(shù)據(jù)依據(jù)sigma-delta調(diào)制進行配置。
9. 如權(quán)利要求7所述的測試器，其中所述數(shù)字數(shù)據(jù)依椐一階脈沖 密度調(diào)制進行配置。
10. 如權(quán)利要求7所述的測試器，其中所述數(shù)字數(shù)據(jù)依據(jù)脈沖寬度 調(diào)制進行配置。
11. 如權(quán)利要求7所述的測試器，其中所述數(shù)字數(shù)據(jù)表示sigma-delta 調(diào)制的常數(shù)斜坡信號。
12. 如權(quán)利要求11所述的測試器，其中所迷數(shù)字數(shù)據(jù)表示一階脈 沖密度調(diào)制的斜坡信號。
13. 如權(quán)利要求11所述的測試器，其中所述數(shù)字數(shù)據(jù)表示脈沖寬 度調(diào)制的斜坡信號。
14. 如權(quán)利要求7所述的測試器，其中所述數(shù)字數(shù)據(jù)表示sigma-ddta 調(diào)制的DC信號。
15. 如權(quán)利要求14所述的測試器，其中所述數(shù)字數(shù)據(jù)表示一階脈 沖密度調(diào)制的DC信號。
16. 如權(quán)利要求7所述的測試器，其中所述數(shù)字數(shù)據(jù)表示脈沖寬度 調(diào)制的DC信號。
17. 如權(quán)利要求5所述的測試器，其中所述選擇信號發(fā)生器包括由 數(shù)字字發(fā)生器驅(qū)動的sigma-delta調(diào)制器。
18. 如權(quán)利要求17所述的測試器，其中所述數(shù)字字發(fā)生器表示常 數(shù)斜坡輸出。
19. 如權(quán)利要求17所述的測試器，其中所述數(shù)字字發(fā)生器表示常 數(shù)且不變的輸出。
20. 如權(quán)利要求1所述的測試器，其中所述采樣器包括沖莫數(shù)轉(zhuǎn)換器。
21. 如權(quán)利要求1所述的測試器，其中所述采樣器包括D型觸發(fā)器。
22. 如權(quán)利要求l所述的測試器，進一步包括用于接收采樣信號的 電壓比較器。
23. 如權(quán)利要求22所述的測試器，其中所述電壓比較器被配置成 對被測信號進行采樣以便生成采樣信號。
24. 如權(quán)利要求22所述的測試器，其中所述采樣信號具有電壓并 且所述測試器進一步包括用于生成掃描所述電壓的參考電壓信號的參 考發(fā)生器，所述電壓比較器被配置成將所掃描的參考電壓信號和采樣信 號互相進行比較。
25. 如權(quán)利要求22所述的測試器，其中所述電壓比較器具有輸出， 所述測試器進一步包括用于存儲所述輸出以供進一步分析的存儲器。
26. 如權(quán)利要求1所述的測試器，其中所述相位濾波器包括鎖相環(huán)。
27. 如權(quán)利要求1所述的測試器，其中所述調(diào)制電路根據(jù)數(shù)字數(shù)據(jù) 來生成快速變化的相位信號。
28. 如權(quán)利要求27所述的測試器，其中所述數(shù)字數(shù)據(jù)依據(jù) sigma-delta調(diào)制進4亍配置。
29. 如權(quán)利要求27所述的測試器，其中所述數(shù)字數(shù)據(jù)依據(jù)一階脈 沖密度調(diào)制進行配置。
30. 如權(quán)利要求27所述的測試器，其中所述數(shù)字數(shù)據(jù)依據(jù)脈沖寬 度調(diào)制進行配置。
31. 如權(quán)利要求27所述的測試器，其中所述數(shù)字數(shù)據(jù)表示 sigma-delta調(diào)制的常數(shù)斜坡信號。
32. 如權(quán)利要求27所述的測試器，其中所述數(shù)字數(shù)據(jù)表示 sigma-delta調(diào)制的DC信號。
33. 如權(quán)利要求1所述的測試器，其中所述測試器執(zhí)行多個周期并 且進一步包括存儲器控制器和具有多個存儲位置的測試數(shù)據(jù)捕獲存儲 器，所述存儲器控制器被配置用于在所述多個周期期間在所述多個存儲 位置中重復(fù)存儲所述采樣器的輸出。
34. 如權(quán)利要求1所述的測試器，進一步包括用于接收對應(yīng)的多個被測信號的多個采樣器，所述多個采樣器中的 每一個對所迷時基發(fā)生器的時基信號進行響應(yīng)；以及 用于接收所述多個采樣器的輸出的數(shù)字信號處理器。
35. 如權(quán)利要求34所述的測試器，進一步包括用于驅(qū)動所述時基 發(fā)生器和被測電路的振蕩器。
36. 如權(quán)利要求34所述的測試器，其中所述被測電路位于第一集 成電路芯片上并且所述時基發(fā)生器位于第二集成電路芯片上。
37. 如權(quán)利要求1所述的測試器，其中所述被測電路位于第一集成 電路芯片上并且所述時基發(fā)生器位于第二集成電路芯片上。
38. 如權(quán)利要求1所述的測試器，其中所述被測電路和所述時基發(fā) 生器位于共同的芯片上。
39. 如權(quán)利要求1所述的測試器，進一步包括 用于提供預(yù)期數(shù)據(jù)信號的預(yù)期數(shù)據(jù)存儲器；以及 用于將所迷采樣信號與所述預(yù)期數(shù)據(jù)信號進行比較的數(shù)字比較器。
40. 如權(quán)利要求39所述的測試器，進一步包括與所述數(shù)字比較器 進行通信以用于對所述采樣信號和所述預(yù)期數(shù)據(jù)信號之間的失配誤差 進行計數(shù)的誤差計數(shù)器。
41. 如權(quán)利要求39所述的測試器，進一步包括解復(fù)用器，響應(yīng)于 所述時基信號，其用于對所述采樣信號進行解復(fù)用以供輸入到所迷數(shù)字 比較器中。
42. 如權(quán)利要求1所述的測試器，進一步包括多個探測點，所迷多 個探測點均具有對應(yīng)的與其相關(guān)聯(lián)的、對所述時基信號進行響應(yīng)的相應(yīng) 采樣器。
43. 如權(quán)利要求42所述的測試器，進一步包括所述多個探測點中 的每一個之后的存儲器。
44. 如權(quán)利要求1所述的測試器，進一步包括存儲器和數(shù)字信號處 理器控制器，所述數(shù)字信號處理器控制器用于有選擇地收集來自所述采 樣器的所述采樣信號并且將所述采樣信號存儲在所述存儲器中。
45. —種測試;故測電路的方法，包括 對被測電路進行激勵以產(chǎn)生被測響應(yīng)信號； 根據(jù)第一時鐘信號來生成快速變化的相位信號； 對快速變化的相位信號進行濾波以除去不想要的高頻相位分量以便生成高分辨率的時基信號；以及根據(jù)時基信號對被測響應(yīng)信號進行采樣以便提供^支測采樣信號。
46. 如權(quán)利要求45所述的方法，其中所述生成快速變化的相位信 號包括從笫 一 時鐘信號的不同延遲版本之中進行連續(xù)選擇。
47. 如權(quán)利要求46所述的方法，其中所述從第一時鐘信號的所述 不同延遲版本之中進行連續(xù)選擇包括根據(jù)sigma-delta調(diào)制的重復(fù)波形 從所述不同延遲版本之中進行選擇。
48. 如權(quán)利要求47所述的方法，其中所述從笫一時鐘信號的所述 不同延遲版本之中進行連續(xù)選擇包括根據(jù)sigma-delta調(diào)制的重復(fù)波形 的數(shù)字表示從所述不同延遲版本之中進行選擇。
49. 如權(quán)利要求47所述的方法，其中所述從第一時鐘信號的所述 不同延遲版本之中進行連續(xù)選擇包括根據(jù)sigma-delta調(diào)制的常數(shù)斜坡 信號從所述不同延遲版本之中進行選擇。
50. 如權(quán)利要求47所述的方法，其中所述從第一時鐘信號的所述不同延遲版本之中進行連續(xù)選擇包括根據(jù)sigma-delta調(diào)制的DC信號從 所述不同延遲版本之中進行選擇。
51. 如權(quán)利要求46所述的方法，其中所述生成快速變化的相位信 號包括使第一時鐘信號延遲以產(chǎn)生相對于第一時鐘信號有相移的第二 時鐘信號，并且響應(yīng)于數(shù)字信號而在第一時鐘信號和第二時鐘信號之間 進行快速選擇以便生成快速變化的相位信號。
52. 如權(quán)利要求51所述的方法，其中所述使第一時鐘信號延遲包 括向第一時鐘信號賦予粗延遲。
53. 如權(quán)利要求51所述的方法，進一步包括將數(shù)字信號存儲在循 環(huán)存儲器中，所迷生成快速變化的相位信號包括通過所述數(shù)字信號進行 循環(huán)。
54. 如權(quán)利要求51所述的方法，進一步包括利用sigma-delta調(diào)制 器的輸出對數(shù)字信號進行編碼。
55. 如權(quán)利要求51所述的方法，其中所述對數(shù)字信號進行編碼包 括依據(jù) 一 階脈沖密度調(diào)制對數(shù)字信號進行編碼。
56. 如權(quán)利要求51所述的方法，其中所述對數(shù)字信號進行編碼包 括依據(jù)一階脈沖寬度調(diào)制對數(shù)字信號進行編碼。
57. 如權(quán)利要求51所述的方法，其中所述對數(shù)字信號進行編碼包 括利用sigma-delta調(diào)制的常數(shù)斜坡信號對數(shù)字信號進行編碼。
58. 如權(quán)利要求51所述的方法，其中所述對數(shù)字信號進行編碼包 括利用sigma-delta調(diào)制的DC信號對數(shù)字信號進行編碼。
59. 如權(quán)利要求46所述的方法，其中所述從第一時鐘信號的所述 不同延遲版本之中進行連續(xù)選擇包括周期性地從循環(huán)存儲器讀取一系 列選擇位。
60. 如權(quán)利要求45所述的方法，其中所述對快速變化的相位信號 進行濾波包括使用鎖相環(huán)對快速變化的相位信號進行濾波。
61. 如權(quán)利要求45所述的方法，其中所述對快速變化的相位信號 進行濾波包括使用延遲鎖定環(huán)對快速變換的相位信號進行濾波。
62. 如權(quán)利要求45所述的方法，其中對被測信號的所述采樣包括 使用D型觸發(fā)器對所述測試數(shù)據(jù)進行采樣。
63. 如權(quán)利要求45所迷的方法，其中對被測信號的所述采樣包括 使用模數(shù)轉(zhuǎn)換器對所述測試數(shù)據(jù)進行采樣。
64. 如權(quán)利要求45所述的方法，進一步包括將被測采樣信號與參 考信號進行比較。
65. 如權(quán)利要求64所述的方法，其中所述將被測采樣信號與參考 信號進行比較包括將被測采樣信號與電壓掃描的參考信號進行比較。
66. 如權(quán)利要求45所述的方法，其中所述被測采樣信號具有笫一 頻率并且所述時基信號具有第二頻率，所述笫二頻率被選擇以確保在第 一頻率和第二頻率之間存在最小公倍數(shù)。
67. 如權(quán)利要求45所述的方法，其中所述被測響應(yīng)信號包括與不 同頻率時鐘信號等效的高速重復(fù)串行模式。
68. 如權(quán)利要求45所述的方法，進一步包括根據(jù)被測采樣信號來 計算誤比特率。
69. 如權(quán)利要求68所述的方法，其中計算誤比特率包括將被測采 樣信號與預(yù)期數(shù)據(jù)信號進行比較。
70. 如權(quán)利要求69所述的方法，其中所述被測采樣信號具有速度， 并且所述方法進一步包括為了計算誤比特率而在將采樣信號與預(yù)期數(shù) 據(jù)信號進行比較之前減慢所述速度。
71. 如權(quán)利要求45所述的方法，其中對被測信號的所述采樣在多 個周期上執(zhí)行，并且所述方法進一步包括將所迷被測采樣信號在所述多 個周期上寫到特定存儲器空間并進行累積。
72. 如權(quán)利要求45所述的方法，其中對被測信號的所述采樣在多 個探測位點上執(zhí)行，并且所述方法進一步包括將被測釆樣信號從所述多 個探測位點中的每一個寫到相應(yīng)存儲器。
73. —種為測試器提供時基發(fā)生器的方法，包括 確定測試器的目標采樣頻率；定義相位濾波器的帶寬，所述相位濾波器具有頻率響應(yīng)； 根據(jù)相位濾波器的頻率響應(yīng)來提供sigma-delta調(diào)制器； 利用波形來仿真所述sigma-delta調(diào)制器以便提供仿真； 在所述仿真的輸出處選擇有限長度的序列；以及 提供用于響應(yīng)于所述sigma-delta調(diào)制器的輸出而對測試數(shù)據(jù)進行 采樣的采樣器。
74. 如權(quán)利要求73所述的方法，其中所述定義相位濾波器的帶寬 包括定義鎖相環(huán)的帶寬。
75. 如權(quán)利要求73所迷的方法，其中所述相位濾波器包括鎖相環(huán) 并且所述提供sigma-delta調(diào)制器包括將sigma-delta調(diào)制器與所述相位 濾波器的頻率響應(yīng)進行匹配。
76. 如權(quán)利要求73所迷的方法，其中所述利用波形來仿真所述 sigma-delta調(diào)制器包括利用常數(shù)斜坡波形來仿真所述sigma-delta調(diào)制 器。
77. 如權(quán)利要求73所述的方法，其中所述利用波形來仿真所述 sigma-delta調(diào)制器包括利用DC波形來仿真所述sigma-delta調(diào)制器。
全文摘要
信號完整性測量系統(tǒng)和方法，其利用唯一時基發(fā)生技術(shù)來控制對一個或多個被測信號的采樣。依據(jù)本公開內(nèi)容所制造的時基發(fā)生器包括相位濾波器和調(diào)制電路，所述調(diào)制電路根據(jù)sigma-delta調(diào)制器的輸出來生成快速變化的相位信號。所述相位濾波器從所述快速變化的相位信號中濾除不想要的高頻相位分量。經(jīng)濾波的信號被用來對一個或多個采樣器進行時鐘控制以便產(chǎn)生被測信號(一個或多個)的采樣實例。所述采樣實例接著使用適于被測信號類型(一個或多個)的任意一種或多種技術(shù)來進行分析。
文檔編號G01M99/00GK101548167SQ200780033984
公開日2009年9月30日 申請日期2007年7月13日 優(yōu)先權(quán)日2006年7月14日
發(fā)明者M·M·哈菲德 申請人:Dft微系統(tǒng)公司