專利名稱：多電壓準位檢測電路的制作方法
技術領域：
本發(fā)明涉及一種主機板電源信號的測試電路，特別是涉及一種具多個電壓 準位的主機板電源信號測試電路。
背景技術：
當主機被啟動時，主機的電源供應單元(Power Supply Unit)會先進行一 次自我測試。若所有的電流和電壓達到默認值，電源供應單元會發(fā)送一個電源 良好信號(Power Good)信號給主機板。微處理器則一直會處于重啟狀態(tài) (reset)，直到微處理器的時間控制芯片接收到電源良好信號。
傳統主機板的電壓源通常僅提供一個電壓準位，因此傳統的主機板僅需測 試電壓源是否達到此一電壓準位即可。但是若電壓源需要提供兩個以上的電壓 準位，則主機板無法正確的測試電壓源是否達已到所需的電壓準位。
因此需要一個新的多電壓準位檢測電路，在電壓源需要提供兩個以上的電 壓準位時，正確的檢測電壓源是否達到所需的電壓準位。

發(fā)明內容
本發(fā)明的目的在于提供一種多電壓準位檢測電路，適用于具多種電壓準位 的主機板，能夠測得各電源信號的電壓準位是否合乎預期。
本發(fā)明的另一目的在于提供一種多電壓準位檢測電路，適用于具有至少兩 電壓準位的主機板，能夠測得各電源信號的電壓準位是否合乎預期。
為了實現上述目的，本發(fā)明提供了一種多電壓準位檢測電路，包括數個比 較器、數個第一電阻、 一電源信號輸入端口以及一或門。電源信號輸入端口以 及第一電阻電性連接比較器?；蜷T電性連接各個比較器的輸出端，該或門依據 比較器的比較結果輸出 一第一 電源良好信號。
為了實現上述目的，本發(fā)明還提供了一種多電壓準位檢測電路包括一第一 電阻、 一第二電阻、 一第三電阻、 一第四電阻、 一第一比較器、 一第二比較器、- 一第三比較器以及一或門。
第一電阻、第二電阻、第三電阻以及第四電阻串接以分壓一參考電壓，來 產生一第一電壓準位、 一第二電壓準位以及一第三電壓準位。第一比較器電性 連接第一電阻以及第二電阻，以比較一輸入電壓以及第一電壓準位。第二比較 器電性連接第二電阻以及第三電阻，以比較輸入電壓以及第二電壓準位。第三 比較器，電性連接第三電阻以及第四電阻，以比較輸入電壓以及第三電壓準位。 或門則電性連接第一比較器、第二比較器以及第三比較器。此一或門根據比較 器的比較結果產生一第一 電源良好信號。
根據上述實施例，本發(fā)明多電壓準位檢測電路能夠測得電源信號的多個電 壓準位是否合乎預期。
下面結合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的 限定。


圖1A為繪示本發(fā)明一實施例電源良好信號的真值表；
圖1B為繪示本發(fā)明一實施例電源良好信號的卡諾圖2為繪示本發(fā)明一實施例多電壓準位檢測電路的邏輯電路圖3A為繪示本發(fā)明另一實施例電源良好信號的真值表；
圖3B為繪示本發(fā)明另一實施例電源良好信號的卡諾圖。
圖4為繪示本發(fā)明另一實施例多電壓準位檢測電路的邏輯電路圖。
其中，附圖標記
201:參考電壓輸入端口203:電源信號輸入端口
205、207、 209:比較器
211:或門213:緩沖器
215:與門217:輸出端口
219:延遲電路401:參考電壓輸入端口
403:電源信號輸入端口
405、407、 409、 411:比較器
413:或門415:緩沖器
417:與門419:輸出端口
5421:延遲電路 R廣R5:電阻
R7:延遲電阻 Cl:電容
具體實施例方式
以下實施例的多電壓準位檢測電路，適用于具有多種電壓準位的主機板， 能夠測得主機板電源信號的電壓準位是否合乎預期。
請參考圖1A，其為本發(fā)明一實施例電源良好信號的真值表。在此真值表 中，A、 B、 C分別代表三個比較器的輸出值或反相輸出值。PGD代表電源良好 信號。電源良好信號的數值為l代表電源信號的電壓準位合乎預期，反之則代 表電源信號尚未達到預期準位。
當A、 B、 C的數值分別等于O、 0、 l時，代表電源信號的電壓值達到第一 個電壓準位，使電源良好信號數值為l。當A、 B、 C的數值等于l、 1、 l時， 代表電源信號的電壓值達到第二個電壓準位，電源良好信號數值同樣為1。相 對的，當A、 B、 C的數值分別等于O、 0、 0時，代表電源信號的電壓值尚未達 到第一個電壓準位，使電源良好信號數值為O。當A、 B、 C的數值分別等于O、 1、 1時，代表電源信號的電壓值已超過第一個電壓準位，但是尚未達到第二 個電壓準位，因此使電源良好信號數值也為O。
由于上述四個組合的A、 B、 C數值已可檢測出電源良好信號的兩個電壓準 位是否合乎預期，其它電源良好信號的數值(符號X)則可視情況選擇為0或1。
請參考圖1B，其為本發(fā)明一實施例電源良好信號的卡諾圖。在此卡諾圖 中，第一欄代表A的數值，第一列則代表B、 C的數值，卡諾圖內的其它字段 則代表電源良好信號的數值。為了實現簡化電源良好信號所需的邏輯電路，我 們使卡諾圖上部份X(don' tcare)的數值為l。因此可得到電源良好信號PGD
的布爾函數為^ + SC。
請參考圖2，其為本發(fā)明一實施例多電壓準位檢測電路的邏輯電路圖。電 源良好信號的邏輯電路包括第一電阻R1、第二電阻R2、第三電阻R3、第四電 阻R4、參考電壓輸入端口201、電源信號輸入端口 203以及輸出端口 217。參 考電壓輸入端口 201提供一參考電壓。電阻R1、 R2、 R3以及R4串接來分壓參 考電壓，以產生第一電壓準位、第二電壓準位以及一第三電壓準位?；蜷T211 的輸出即為電源良好信號(PGD)，此一電源良好信號經由與門215后再由輸出端口 217輸出。
如圖所示，第一比較器205、第二比較器207以及第三比較器209的正負 輸入端電性連接電源信號輸入端口 203以及相應電阻，來比較第一電壓準位、 第二電壓準位、第三電壓準位以及電源信號的電壓值，并據以產生^、 5、 c。 或門211電性連接至上述三個比較器。當^、 5、 C至少有一為邏輯i時，或 門211會產生邏輯位準為1的電源良好信號，并由輸出端口 217輸出電源良好 信號。
若電源信號的預定電壓值為第二邏輯位準，應該等待電源信號上升至第二 邏輯位準，或門211輸出的電源良好信號才為邏輯位準為1的信號。然而當電 源信號的電壓值上升至第一邏輯位準，但未達到第二邏輯位準時，或門211 仍然可能輸出邏輯1，使主機板誤認為電源信號的電壓值已上升至第二邏輯準 位。為了避免主機板誤認電源信號已上升至第二邏輯位準，多電壓準位檢測電 路增設了延遲電路219與與門215，等待電源信號上升超過第一邏輯位準時才 致能與門215，使與門215輸出電源良好信號。也就是說，與門215以及延遲 電路219延遲了或門211所輸出的電源良好信號(PGD)。
與門215電性連接或門211的輸出端以及延遲電路219。延遲電路219主 要包括緩沖器213、延遲電阻R7，以及電容C1。延遲電阻R7電性連接緩沖器 213與與門215，電容Cl則電性連接延遲電阻R7與與門215。選擇適當的延 遲電阻R7以及電容C1的阻抗值，能夠在電源信號的電壓值超過第一邏輯準位 以后才致能與門215，使主機板不會將第一邏輯位準誤認為第二邏輯位準。
請參考圖3A，其為本發(fā)明另一實施例電源良好信號的真值表。在此真值 表中，A、 B、 C、 D分別代表四個比較器的輸出值或反相輸出值。PGD同樣代表 電源良好信號。相比圖1A的真值表，圖3A的真值表多了超額電壓的判斷。也 就是說，當電源信號的電壓值超過第二邏輯準位過多時(例如第二邏輯準位為 5V，而電源信號已上升至7V)，使電源良好信號的數值為O，表示此一電源良
好信號不如預期。
類似圖1A的真值表，當A、 B、 C、 D等于0001或0111時，分別代表電源 信號的電壓值達到第一個電壓準位以及第二邏輯位準，使電源良好信號數值為 1。當A、 B、 C、 D的數值等于0000以及0011時，分別代表電源信號的電壓值 尚未達到第一電壓準位或第二電壓準位。當A、 B、 C、 D等于llll時，代表電源信號的電壓值超過第二邏輯準位過多，使電源良好信號的數值為0。由于上
述五個組合的A、 B、 C、 D已可檢測出兩個電壓位準的電源良好信號，其它電 源良好信號的數值(符號X)則可視情況選擇為0或1 。
請參考圖3B，其為本發(fā)明另一實施例電源良好信號的卡諾圖。在此卡諾 圖中，第一欄代表A、 B的數值，第一列則代表C、 D的數值，卡諾圖內的其它 字段則代表電源良好信號的數值。為了實現簡化電源良好信號所需的邏輯電 路，我們使卡諾圖上部份X(don' tcare)的數值等于l。因此可得到電源良好 信號PGD的布爾函數為^ + CZ)。
請參考圖4，其為本發(fā)明另一實施例多電壓準位檢測電路的邏輯電路圖。 電源良好信號的邏輯電路包括第一電阻R1、第二電阻R2、第三電阻R3、第四 電阻R4、第五電阻R5、參考電壓輸入端口 401以及輸出端口 419。參考電壓 輸入端口 401提供一參考電壓。電阻R1、 R2、 R3、 R4以及串接來分壓參考電 壓，以產生第一電壓準位、第二電壓準位、第三電壓準位以及第四電壓準位。
如圖4所示，第一比較器405、第二比較器407、第三比較器409以及第 四比較器411的正負輸入端電性連接電源信號輸入端口 403以及相應的電阻， 來比較第一電壓準位、第二電壓準位、第三電壓準位、第四電壓準位以及電源 信號的電壓值，并據以產生比較結果^、 ^、 C以及Z)。或門413電性連接上 述四個比較器。當J、 5、 C以及D至少有一為邏輯l時，或門413會輸出邏 輯位準為1的電源良好信號，并由輸出端口 419輸出此一電源良好信號。
不同于圖2的多電壓準位檢測電路，當電源信號的電壓值超過第二邏輯準 位的合理范圍時，比較器的輸出^、 ￡、 C、 D分別等于O、 1、 0、 l(A、 B、 C、 D等于llll)，使得或門413輸出邏輯位準為0的電源良好信號，告知主機板 電源信號的電壓超出合理范圍。
類似圖2，圖4實施例的多電壓準位檢測電路也增設了延遲電路421與與 門417，避免主機板將第一邏輯準位誤認為第二邏輯準位。與門417電性連接 或門413的輸出端以及延遲電路421。延遲電路421主要包括緩沖器415、延 遲電阻R7，以及電容C1。延遲電阻R7電性連接緩沖器415與與門417，電容 Cl則電性連接延遲電阻R7與與門417。當電源信號上升至適當邏輯位準時(例 如電源信號超過第一邏輯位準)，延遲電路421才使與門417的一輸入端為1， 致能與門417輸出電源良好信號，也就是說，與門417以及延遲電路421延遲
8了或門413所輸出的電源良好信號(PGD)。因此當電源信號上升至第一邏輯準 位時，主機板才不會誤認電源信號已上升至第二邏輯準位。
綜上所述，多電壓準位檢測電路適用于具有多種電壓準位的主機板，能夠 測得主機板電源信號是否合乎某一預定電壓準位。
當然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質的情 況下，熟悉本領域的技術人員可根據本發(fā)明作出各種相應的改變和變形，但這 些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
權利要求
1、一種多電壓準位檢測電路，其特征在于，包含數個比較器；數個第一電阻，電性連接該比較器；一電源信號輸入端口，電性連接各個比較器；以及一或門，電性連接各個比較器的一輸出端，該或門依據該比較器的比較結果輸出一第一電源良好信號。
2、 根據權利要求l所述的多電壓準位檢測電路，其特征在于，還包含 --延遲電路，電性連接該電源信號輸入端口；以及一與門，電性連接該或門的一輸出端以及延遲電路，該與門輸出一第二電 源良好信號。
3、 根據權利要求l所述的多電壓準位檢測電路，其特征在于，該延遲電 路包含一緩沖器，電性連接該電源信號輸入端口； 一第二電阻，電性連接該緩沖器以及該與門；以及 一電容，電性連接該第二電阻以及該與門。
4、 根據權利要求l所述的多電壓準位檢測電路，其特征在于，還包含一 參考電壓輸入端口，電性連接該比較器。
5、 一種多電壓準位檢測電路，其特征在于，包含一第一電阻、 一第二電阻、 一第三電阻以及一第四電阻，該電阻串接分壓 一參考電壓，以產生一第一電壓準位、 一第二電壓準位以及一第三電壓準位；一第一比較器，電性連接該第一電阻以及該第二電阻，以比較一輸入電壓 以及該第一電壓準位；一第二比較器，電性連接該第二電阻以及該第三電阻，以比較該輸入電壓 以及該第二電壓準位；一第三比較器，電性連接該第三電阻以及該第四電阻，以比較該輸入電壓 以及該第三電壓準位；以及一或門，電性連接該第一比較器、該第二比較器以及該第三比較器，該或 門根據該比較器的比較結果產生一第一電源良好信號。
6、 根據權利要求5所述的多電壓準位檢測電路，其特征在于，還包含 一延遲電路，以及一與門，電性連接該或門的一輸出端以及延遲電路，該與門輸出一第二電 源良好信號。
7、 根據權利要求6所述的多電壓準位檢測電路，其特征在于，該延遲電 路包含一緩沖器；一延遲電阻，電性連接該緩沖器以及該與門；以及 一電容，電性連接該延遲電阻以及該與門。
8、 根據權利要求5所述的多電壓準位檢測電路，其特征在于，還包含 一第五電阻，電性連接該第四電阻；以及一第四比較器，電性連接該第四電阻以及該第五電阻，該第四比較器比較 一第四電壓準位以及該輸入電壓。
全文摘要
本發(fā)明公開了一種多電壓準位檢測電路，包括比較器、第一電阻、電源信號輸入端口以及或門，電源信號輸入端口、第一電阻電性連接比較器，或門電性連接各個比較器的輸出端，此一或門依據比較器的比較結果輸出第一電源良好信號。
文檔編號G01R19/00GK101425031SQ20071016514
公開日2009年5月6日 申請日期2007年10月29日 優(yōu)先權日2007年10月29日
發(fā)明者王定宏, 蔡圣源 申請人:英業(yè)達股份有限公司