專利名稱：用于高清晰度多媒體接口集成電路的自測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于檢測(cè)高清晰度多媒體接口集成電路的系統(tǒng)和方法。本發(fā)明尤其涉及用于在高頻檢測(cè)高清晰度多媒體接口集成電路而不引起靜電放電保護(hù)退化的系統(tǒng)和方法。
背景技術(shù)：
數(shù)字視覺接口和高清晰度多媒體接口是把圖形數(shù)據(jù)從源傳輸至某些類型顯示器的高速串行互連標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)以極低的差分電壓電平在較廣的數(shù)據(jù)速率范圍內(nèi)起作用。但由于較高數(shù)據(jù)速率(250Mb/s至1.65GB/s)、較小的電壓擺幅(800mV)、由電纜和聯(lián)接器引起的信號(hào)反射以及發(fā)射機(jī)和接收機(jī)制造之間的兼容性問題的組合，就使得接口連接被限制在一個(gè)相對(duì)較短的距離內(nèi)。
圖1示出了這種傳統(tǒng)系統(tǒng)的一個(gè)實(shí)例。在圖1中，數(shù)字視頻源20通過電纜10與顯示設(shè)備30相連。該系統(tǒng)需要專用接口以建立源20和顯示設(shè)備30間的鏈路。
參考傳統(tǒng)數(shù)字視覺接口和/或高清晰度多媒體接口系統(tǒng)的另一個(gè)例子，數(shù)據(jù)傳輸系統(tǒng)在點(diǎn)A和點(diǎn)B之間來回發(fā)送數(shù)據(jù)；然而數(shù)據(jù)傳輸系統(tǒng)在一個(gè)方向上發(fā)送的數(shù)據(jù)量與另一個(gè)方向不同。更具體地，在該傳統(tǒng)系統(tǒng)中，點(diǎn)A能夠以2Gb/s的速率發(fā)送數(shù)據(jù)至點(diǎn)B，但是點(diǎn)B僅以1Mb/s的速率發(fā)送數(shù)據(jù)給點(diǎn)A。此類系統(tǒng)通常需要兩個(gè)通道，一個(gè)用于高速下行數(shù)據(jù)、一個(gè)用于低速上行數(shù)據(jù)，或者需要?jiǎng)?chuàng)建雙向數(shù)據(jù)流并添加額外電路的單模系統(tǒng)。
此外，圖形應(yīng)用程序?yàn)椴煌娘@示分辨率以不同的時(shí)鐘頻率運(yùn)行。然而在許多數(shù)據(jù)傳輸體系結(jié)構(gòu)中，以固定數(shù)據(jù)速率傳輸數(shù)據(jù)較為有利。實(shí)現(xiàn)該益處的問題是實(shí)現(xiàn)將轉(zhuǎn)換器接收的可變速率數(shù)據(jù)轉(zhuǎn)換成固定速率數(shù)據(jù)用于實(shí)際傳輸，并在隨后將固定速率數(shù)據(jù)無損地轉(zhuǎn)換回可變速率數(shù)據(jù)。
在提供的數(shù)字視覺接口和/或高清晰度多媒體接口系統(tǒng)中，需要測(cè)試與這些接口相關(guān)聯(lián)的集成電路以確保應(yīng)有的信號(hào)質(zhì)量。此外，還需要以工作速度進(jìn)行測(cè)試以確保該測(cè)試程序能夠可靠地識(shí)別問題。
在測(cè)試與數(shù)字視覺接口和/或高清晰度多媒體接口相關(guān)聯(lián)的集成電路中存在若干問題。更具體地，測(cè)試1.65GHz信號(hào)的一個(gè)問題是使用普通數(shù)字測(cè)試器。在千兆赫頻率下，使用僅有CMOS的芯片很難產(chǎn)生在加工、溫度和電壓影響下質(zhì)量仍符合要求的信號(hào)。
更具體地，在高清晰度多媒體接口的情況下，相關(guān)的上升時(shí)間、下降時(shí)間、抖動(dòng)、占空因數(shù)等都必須符合若干信號(hào)質(zhì)量規(guī)范。必須把導(dǎo)致信號(hào)質(zhì)量劣化的任何測(cè)試電路輸出負(fù)載保持在最低以避免對(duì)正常操作的不利影響。
測(cè)試與數(shù)字視覺接口和/或高清晰度多媒體接口相關(guān)聯(lián)的集成電路的另一個(gè)問題是無法使用諸如采樣-保持之類的傳統(tǒng)采樣數(shù)據(jù)多路復(fù)用電路。傳統(tǒng)的采樣多路復(fù)用電路，即連接輸出驅(qū)動(dòng)器和測(cè)試電路的電路，要么無法在連續(xù)時(shí)間模式下運(yùn)行，要么不具備高帶寬。
此外，測(cè)試電路必須是高速的，因?yàn)槠洳挥糜诔Ｒ?guī)運(yùn)行所以面積應(yīng)是較小的，必須穩(wěn)固而不影響芯片成品率，并且應(yīng)具有高于輸出級(jí)的精確度而不會(huì)產(chǎn)生虛假測(cè)試故障。傳統(tǒng)上，如果測(cè)試電路達(dá)到了高速要求就不會(huì)是穩(wěn)固、面積較小或精確的。
測(cè)試與數(shù)字視覺接口和/或高清晰度多媒體接口相關(guān)聯(lián)的集成電路的再一個(gè)問題是相對(duì)較高的外部端接電壓。用于高清晰度多媒體接口的端接電壓是3.3V，而傳統(tǒng)的芯片電壓是1.8V。此外，由1.8V邏輯控制的多路復(fù)用電路必須能夠在3.3V的輸入電壓下運(yùn)行。這種電壓差異對(duì)常規(guī)操作和芯片掉電都會(huì)產(chǎn)生不利的影響，因?yàn)榇朔N電壓不一致會(huì)導(dǎo)致由多路復(fù)用從輸出焊盤中抽出電流。同樣地，傳統(tǒng)測(cè)試電路也無法以良好的精確度且避免由高電壓場(chǎng)引起設(shè)備故障的情況下，處理共模電壓高于1.8V電路電壓的信號(hào)。
此外，還必須為傳統(tǒng)測(cè)試電路提供通常低于電路頻響的靜電放電保護(hù)。在提供高速測(cè)試路徑的情況下，還因?yàn)閭鹘y(tǒng)多路復(fù)用電路中的是CMOS器件的柵極，所以無法在輸出至采樣電路的信號(hào)路徑內(nèi)使用這些柵極。CMOS器件的柵極只能通過電阻器連接至輸出焊盤。因?yàn)殡娮杵鬏^大以防止測(cè)試電路引發(fā)靜電放電故障，所以靜電放電保護(hù)電阻器降低了信號(hào)帶寬。則由于靜電放電問題的存在就限制了多路復(fù)用電路的電路布局。
于是，就希望提供一種不會(huì)對(duì)常規(guī)電路行為形成產(chǎn)生不利影響的測(cè)試電路。同時(shí)希望提供一種沒有靜電放電問題的測(cè)試電路。此外也希望提供一種面積小且精確并穩(wěn)固的測(cè)試電路。還希望提供一種能夠?qū)ζ潆妷焊哂谛酒娫吹男盘?hào)進(jìn)行測(cè)量的測(cè)試電路。最后希望提供一種能夠進(jìn)行模擬動(dòng)態(tài)信號(hào)路徑的高速和低速功能測(cè)試的測(cè)試電路。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面涉及一種高清晰度多媒體接口電路。該高清晰度多媒體接口電路包括生成第一數(shù)據(jù)的高清晰度多媒體接口編碼器；操作性地與所述高清晰度多媒體接口編碼器連接并從所述第一數(shù)據(jù)中生成高頻數(shù)據(jù)的輸出電路；操作性地與所述輸出電路連接的電容性耦合器；操作性地與所述電容性耦合器連接并生成與所述高頻數(shù)據(jù)相對(duì)應(yīng)的采樣數(shù)據(jù)的采樣電路；以及操作性地與所述采樣電路連接并比較采樣數(shù)據(jù)和第一數(shù)據(jù)的測(cè)試電路。
本發(fā)明的另一個(gè)方面涉及一種高清晰度多媒體接口電路。該高清晰度多媒體接口電路包括生成第一數(shù)據(jù)的高清晰度多媒體接口編碼器；操作性地與所述高清晰度多媒體接口編碼器連接并從所述第一數(shù)據(jù)中生成高頻數(shù)據(jù)的輸出電路操作性地與所述輸出電路連接并生成與所述高頻數(shù)據(jù)相對(duì)應(yīng)的采樣數(shù)據(jù)的采樣電路，其中所述采樣數(shù)據(jù)的時(shí)鐘頻率小于所述高頻數(shù)據(jù)的時(shí)鐘頻率；以及操作性地與所述采樣電路連接并比較采樣數(shù)據(jù)和第一數(shù)據(jù)的測(cè)試電路。
本發(fā)明的再一個(gè)方面涉及一種高清晰度多媒體接口電路。該高清晰度多媒體接口電路包括生成多個(gè)第一數(shù)據(jù)通道的高清晰度多媒體接口編碼器；操作性地與所述高清晰度多媒體接口編碼器連接并從所述第一數(shù)據(jù)中生成多個(gè)高頻數(shù)據(jù)通道的輸出電路；操作性地與所述輸出電路連接并選擇采樣通道的多路復(fù)用器；操作性地與所述多路復(fù)用器連接的電容性耦合器；操作性地與所述電容性耦合器連接并生成與所述高頻數(shù)據(jù)相對(duì)應(yīng)的采樣數(shù)據(jù)的采樣電路，其中所述采樣數(shù)據(jù)的時(shí)鐘頻率小于所述高頻數(shù)據(jù)的時(shí)鐘頻率；以及操作性地與所述采樣電路連接并比較采樣數(shù)據(jù)和第一數(shù)據(jù)的測(cè)試電路。
本發(fā)明的另一個(gè)方面涉及一種選擇高清晰度多媒體接口電路的傳輸時(shí)鐘的適當(dāng)相位用于提供自動(dòng)高速測(cè)試的方法。該方法選擇高清晰度多媒體接口電路的傳輸時(shí)鐘第一相位；測(cè)量誤碼率；若測(cè)得誤碼率為零就選擇所述高清晰度多媒體接口電路的傳輸時(shí)鐘第一相位做為用于測(cè)試的所述適當(dāng)相位；若測(cè)得誤碼率非零就選擇所述高清晰度多媒體接口電路傳輸時(shí)鐘的另一相位做為所述適當(dāng)相位；測(cè)量新的誤碼率；重復(fù)對(duì)所述高清晰度多媒體接口電路的傳輸時(shí)鐘另一相位的選擇并測(cè)量新的誤碼直到特定的相位選擇產(chǎn)生的誤碼為零。


本發(fā)明可以具體化為各種組件和組件排列，以及各種步驟和步驟排列。并不想要限制本發(fā)明的附圖僅用于示出較佳實(shí)施例，其中圖1示出了現(xiàn)有技術(shù)的數(shù)字視頻數(shù)據(jù)源/顯示系統(tǒng)；圖2根據(jù)本發(fā)明的概念示出了用于帶有內(nèi)置式自測(cè)電路的高清晰度多媒體接口的集成芯片；圖3根據(jù)本發(fā)明的概念示出了在高清晰度多媒體接口的集成芯片上用于內(nèi)置式自測(cè)電路的采樣電路；以及圖4根據(jù)本發(fā)明的概念示出了多路復(fù)用電路。
具體實(shí)施例方式
如下將結(jié)合較佳實(shí)施例對(duì)本發(fā)明進(jìn)行描述；應(yīng)該理解不應(yīng)將本發(fā)明限于在此描述的實(shí)施例。相反，應(yīng)該認(rèn)為由所附權(quán)利要求限定包括在本發(fā)明精神和范圍內(nèi)的所有變化、修改和等效。
對(duì)參考附圖大致理解本發(fā)明。貫穿附圖使用的類似編號(hào)指代相同或等效的元素。還應(yīng)注意到示出本發(fā)明的若干附圖并未按比例畫出，并且有意放大某些區(qū)域以恰當(dāng)顯示本發(fā)明的特征和概念。
如上所述，希望提供一種不會(huì)對(duì)常規(guī)電路行為產(chǎn)生不利影響的測(cè)試電路。同時(shí)希望提供一種沒有靜電放電問題的測(cè)試電路。此外也希望提供一種面積小且精確穩(wěn)固的測(cè)試電路。還希望提供一種能夠?qū)ζ潆妷焊哂谛酒娫吹男盘?hào)進(jìn)行測(cè)量的測(cè)試電路。最后，希望提供一種能夠進(jìn)行模擬動(dòng)態(tài)信號(hào)路徑的高速和低速功能測(cè)試的測(cè)試電路。
為實(shí)現(xiàn)這一測(cè)試系統(tǒng)，本發(fā)明利用如下所述的內(nèi)置式測(cè)試電路對(duì)數(shù)字視覺接口和/或高清晰度多媒體接口芯片進(jìn)行高頻測(cè)試。例如，本發(fā)明能夠以最高1.6GHz和最低25MHz的速率測(cè)試數(shù)字視覺接口和/或高清晰度多媒體接口芯片。
圖2根據(jù)本發(fā)明的概念示出了用于帶有內(nèi)置式自測(cè)電路的高清晰度多媒體接口的集成芯片。如圖2所示，集成芯片10包括高清晰度多媒體接口100和自測(cè)電路200。
高清晰度多媒體接口100包括高清晰度多媒體接口編碼器110，用于從定時(shí)信息中生成首部信息并編碼多個(gè)圖像數(shù)據(jù)通道，例如，紅、綠、藍(lán)數(shù)據(jù)通道。高清晰度多媒體接口編碼器110還在必要時(shí)將帶有圖形數(shù)據(jù)和恰當(dāng)置閑碼的首部信息傳輸給串行化器(serializer)130。串行化器130多路復(fù)用該信息以創(chuàng)建具有固定數(shù)據(jù)速率的串行數(shù)據(jù)流。
具有固定數(shù)據(jù)速率的串行數(shù)據(jù)流由驅(qū)動(dòng)器140和150以及高頻開關(guān)電路180轉(zhuǎn)換成脈沖流。這些脈沖經(jīng)由電纜(未示出)送出并最終在顯示設(shè)備上顯示或由另一電子數(shù)據(jù)設(shè)備接收。此外，高清晰度多媒體接口100還包括傳輸鎖相環(huán)電路120。
如上所述，集成芯片10還包括自測(cè)電路200。自測(cè)電路200包括測(cè)試電路210、多路復(fù)用電路230和采樣電路220。采樣電路220提供高帶寬操作，能穩(wěn)固精確地測(cè)量其電壓高于芯片10電壓源的信號(hào)，并且在芯片10上僅覆蓋了較小的面積。
圖4更詳細(xì)地示出了多路復(fù)用電路230。多路復(fù)用電路230提供用于信號(hào)路徑的高帶寬、非測(cè)試模式下的高阻抗、輸出焊盤的低負(fù)載、相比于芯片10電壓源的高輸入電壓容限以及良好的靜電放電保護(hù)。
如圖4所示，多路復(fù)用電路230在其截止時(shí)提供高阻抗。更具體地，PMOS晶體管2390和2395柵極對(duì)PMOS晶體管2390和2395輸入端的電阻2392和2397就會(huì)在晶體管2310和2320關(guān)斷時(shí)分別將PMOS的Vgs設(shè)置為零。因?yàn)殡娮?392和2397不在信號(hào)路徑內(nèi)，所以電阻2392和2397可以很大以使得測(cè)試模式下的電流抽取最小并能為柵極提供卓越的靜電放電保護(hù)。
當(dāng)NMOS晶體管2310和2320導(dǎo)通時(shí)，通過大電阻2392和2397的極小器件電流在Vgs＝3V(芯片輸出焊盤處的共模電壓)時(shí)導(dǎo)通PMOS晶體管2390和2395。即使使用較小的3.3V PMOS器件，但由于較大的PMOS Vgs，仍使得PMOS晶體管2390和2395的導(dǎo)通電阻很小。應(yīng)該注意到3.3V器件與1.8V器件相比，具有更大的Vt和柵極長(zhǎng)度，這都能增加給定偏置條件下的漏源電阻。由電阻器提供的較大PMOS Vgs可以解決這些問題。這樣就可以不影響信號(hào)帶寬。
還應(yīng)注意到輸出電壓電平僅略受較小的NMOS器件電流影響。因?yàn)閮H有PMOS晶體管的源極擴(kuò)散直接與輸出焊盤連接，所以就能避免PMOS晶體管的靜電放電，從而導(dǎo)致多路復(fù)用電路230免于靜電放電。
還應(yīng)注意到通過多路復(fù)用電路230中的PMOS晶體管也能使采樣電路220免于靜電放電事件。使用較小的PMOS晶體管就不會(huì)加載至輸出焊盤，從而也避免對(duì)正常高速操作的影響。
如圖2所示，多路復(fù)用電路230的輸出電壓通過電容器223和222電容性地耦合入采樣電路220。電容性耦合防止輸出級(jí)的電流負(fù)載通過多路復(fù)用電路230，并且允許在最優(yōu)采樣電平處對(duì)比較器的偏置，從而使得信號(hào)路徑頻率和電壓測(cè)量精度能夠變得最大。此外，電容器還能避免有源電路相對(duì)較高的輸入電壓。
如圖2所示，采樣電路220使用一組比較器224，這些比較器以低于高清晰度多媒體接口100的數(shù)據(jù)速率進(jìn)行采樣。時(shí)鐘相位選擇電路229根據(jù)接收自傳輸鎖相環(huán)120的定時(shí)時(shí)鐘來控制該組比較器224的采樣。將該組比較器224的輸出送入并行化器(parallelizer)225，而后者則在數(shù)據(jù)送入測(cè)試電路210之前把該串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。
圖3提供了采樣電路220更為詳細(xì)的圖示。如圖3所示，多路復(fù)用電路230的輸出電壓通過電容器2231和2232電容性地耦合入采樣電路220。電容性耦合防止輸出級(jí)的電流負(fù)載通過多路復(fù)用電路230，并且允許在最優(yōu)采樣電平處對(duì)比較器的偏置，從而使得信號(hào)路徑頻率和電壓測(cè)量精度能夠變得最大。
因?yàn)殡娙萜?231和2232相對(duì)較大(即根據(jù)片上電容)，就要求相當(dāng)長(zhǎng)的初始化時(shí)間以獲得通過輸入電容器2231和2232的合適壓降。較長(zhǎng)的充電時(shí)間會(huì)導(dǎo)致由測(cè)試時(shí)間延長(zhǎng)所引起的成本增加。使用低阻抗的預(yù)充電電路228對(duì)電容器2231和2232進(jìn)行快速恰當(dāng)?shù)某潆姟?br> 采樣電路220使用一組比較器224(2241、2242、2243和2244)以低于高清晰度多媒體接口100的數(shù)據(jù)速率進(jìn)行采樣。該組比較器(2241、2242、2243和2244)由DC偏置電路226偏置。時(shí)鐘相位選擇電路229根據(jù)接收自傳輸鎖相環(huán)120的數(shù)據(jù)控制該組比較器(2241、2242、2243和2244)的采樣。將該組比較器(2241、2242、2243和2244)的輸出在數(shù)據(jù)送入并行化器(parallelizer)225之前由重新定時(shí)電路2245重新定時(shí)，而并行化器225則在數(shù)據(jù)送入測(cè)試電路210之前把該串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。
采樣電路220允許使用相對(duì)較大(因此較慢)的輸入器件，從而通過降低噪聲來提供測(cè)量的精確度并降低比較器輸入處的偏移電壓。相對(duì)較慢的采樣速度就允許在比較器中使用簡(jiǎn)單的低功率電路。這樣還能讓使用的區(qū)域最小。應(yīng)該注意到送至測(cè)試電路的數(shù)據(jù)的時(shí)鐘頻率還可由重新定時(shí)電路進(jìn)一步降低。例如，重新定時(shí)電路可以將送至測(cè)試電路的數(shù)據(jù)處的時(shí)鐘頻率降低傳輸數(shù)據(jù)頻率的1/20。時(shí)鐘頻率的下降縮小了測(cè)試邏輯的區(qū)域(由降低的負(fù)載引起的較小柵極)并且方便了邏輯塊的布局與合成。
另一方面，測(cè)試電路210提供與串行化器級(jí)和傳輸輸出器件都相關(guān)聯(lián)的測(cè)試自動(dòng)化、測(cè)試完備性和可變信號(hào)路徑延遲補(bǔ)償以及測(cè)試電路本身。測(cè)試電路210還能執(zhí)行高水平的模擬功能測(cè)試。此外，測(cè)試電路210還能測(cè)試源極和溝之間的傳輸通道以提供良好/不好的信號(hào)判定。
如圖2所示，將采樣電路220的輸出送入測(cè)試電路210內(nèi)的緩沖器215。測(cè)試電路210還包括模式發(fā)生器211，用于根據(jù)接收自傳輸鎖相環(huán)電路120的數(shù)據(jù)生成測(cè)試模式。將測(cè)試模式送入緩沖器213以及高清晰度多媒體接口編碼器110。
由模式比較電路214比較緩沖器213中的模式和緩沖器215中的模式。將比較結(jié)果送入有限狀態(tài)機(jī)控制邏輯塊212?？刂朴邢逘顟B(tài)機(jī)212為高清晰度多媒體接口編碼器110、模式發(fā)生器211和時(shí)鐘相位選擇電路229提供控制信號(hào)。
如上所述，傳統(tǒng)上由于電壓電平、高速(即波形的傳輸速率和較小時(shí)間周期)以及模擬傳輸電路中信號(hào)路徑延遲的變化，使得很難測(cè)試發(fā)射機(jī)。此外仍如上所述，任何測(cè)試電路都不能影響測(cè)量或芯片的正常運(yùn)行。而這也就是通常為何使用專用外部測(cè)試電路，即與測(cè)試器卡上測(cè)試負(fù)載相連接的電纜來實(shí)現(xiàn)測(cè)試的原因。
在任何其操作并不基于時(shí)鐘信號(hào)的模擬電路中，傳播時(shí)間是過程、溫度和電壓的函數(shù)。在生產(chǎn)環(huán)境中，傳統(tǒng)上通常將測(cè)試電壓設(shè)置為最壞條件以允許溫度和器件特性的大幅變化；而這些因數(shù)會(huì)導(dǎo)致信號(hào)路徑延遲的大幅變化。還應(yīng)注意到信道間的系統(tǒng)延遲會(huì)對(duì)預(yù)判定采樣相位的選擇產(chǎn)生不利的影響。傳統(tǒng)上已將測(cè)試?yán)虒懭胍愿淖兯腿氩蓸与娐返臏y(cè)試器采樣時(shí)鐘的定時(shí)；然而這又會(huì)增加測(cè)試時(shí)間。
本發(fā)明提供與用于傳輸數(shù)據(jù)的時(shí)鐘相同的測(cè)試傳輸時(shí)鐘的多相位使用。測(cè)試邏輯執(zhí)行多次傳輸測(cè)試從而為每個(gè)測(cè)試自動(dòng)選擇不同的相位?？蛇x擇單個(gè)相位用于測(cè)試通過標(biāo)準(zhǔn)，也可使用多個(gè)良好測(cè)試相位。用于多個(gè)良好相位的測(cè)試通過判定“眼圖張開度(eye-opening)”而提供更好的信號(hào)質(zhì)量測(cè)量。對(duì)“眼圖(eye)”的測(cè)量是用于判定通過傳輸通道的被傳輸信號(hào)質(zhì)量的定性測(cè)試。
本發(fā)明通過使用不同的測(cè)試模式還能提供測(cè)試完備性。全“0”跟隨全“1”的模式能生成變化較慢的信號(hào)，從而允許對(duì)輸出電壓電平的精確測(cè)量。該模式也可在高清晰度多媒體接口測(cè)試兼容性和故障查詢的芯片測(cè)試中使用。偽隨機(jī)位序模式則允許用于模擬路徑中數(shù)據(jù)相關(guān)問題的測(cè)試?？删幊棠Ｊ酵ㄟ^使用生成最壞條件電路行為而提供良好測(cè)試覆蓋率的模式來允許對(duì)發(fā)射機(jī)的測(cè)試。
本發(fā)明還提供模擬動(dòng)態(tài)信號(hào)路徑加上數(shù)字邏輯部分的高速功能測(cè)試。鎖相環(huán)、串行化器路徑、帶隙、預(yù)驅(qū)動(dòng)器級(jí)、傳輸輸出電路、電流參考和高清晰度多媒體接口編碼器的正確操作都可被測(cè)試。如果端電阻位于芯片外部，則還能測(cè)試接合線的集成度。本發(fā)明通過比較芯片數(shù)據(jù)輸入和被傳輸?shù)臄?shù)據(jù)還能夠檢查完整的芯片功能。應(yīng)該注意到可以在各種速度下完成這些功能性測(cè)試，即可以在最低速下執(zhí)行功能性測(cè)試，因?yàn)楦采w較寬范圍工作頻率的芯片可在最低工作頻率處識(shí)別不恰當(dāng)?shù)碾娐凡僮鳌?br> 由本發(fā)明執(zhí)行的測(cè)試在圖2的控制有限狀態(tài)機(jī)212內(nèi)實(shí)現(xiàn)。控制有限狀態(tài)機(jī)212通過使得測(cè)試模式被選而對(duì)測(cè)試進(jìn)行初始化。設(shè)置高清晰度多媒體接口編碼器110使用該測(cè)試模式做為輸入，并對(duì)指示編碼或不編碼的一比特位進(jìn)行設(shè)置。高清晰度多媒體接口編碼器110將輸出送至為模擬傳輸通道提供串行數(shù)據(jù)的串行化器130以及緩沖器213。在此時(shí)，無論是要測(cè)試一個(gè)良好時(shí)鐘相位還是測(cè)量多個(gè)時(shí)鐘相位，或是否要重復(fù)多次測(cè)試以檢查罕見故障，都需選擇要比較的位數(shù)。
測(cè)試開始時(shí)，將數(shù)據(jù)驅(qū)動(dòng)至所有的數(shù)據(jù)通道。以順序的方式分析每個(gè)通道；即一次一個(gè)通道。選擇合適的多路復(fù)用電路230并將相關(guān)的數(shù)據(jù)通道提供給采樣電路220。同時(shí)，測(cè)試邏輯選擇要提供給測(cè)試電路210的一個(gè)傳輸時(shí)鐘的相位。使用該傳輸時(shí)鐘生成其速率為該傳輸時(shí)鐘速率1/4的4個(gè)采樣時(shí)鐘。每個(gè)時(shí)鐘的相位彼此不同，并用于順序定時(shí)采樣比較器224。
在本發(fā)明的一個(gè)實(shí)施例中，可以將每個(gè)比較器輸出重新定時(shí)到一個(gè)公共時(shí)鐘相位并且還將把數(shù)據(jù)進(jìn)一步重新定時(shí)到傳輸速率的1/20。把所產(chǎn)生的M-位數(shù)據(jù)(以傳輸速率的1/M)提供給緩沖器215。將緩沖器215的內(nèi)容與緩沖器213的內(nèi)容自動(dòng)進(jìn)行比較，其中緩沖器213內(nèi)包含這由高清晰度多媒體接口編碼器110提供的原始被傳輸數(shù)據(jù)流。因?yàn)榭赡艽嬖谶@可變的定時(shí)延遲、重新定時(shí)延遲和與將測(cè)試數(shù)據(jù)讀入緩沖器213相比將測(cè)試數(shù)據(jù)讀入緩沖器215的延遲，所以模式比較電路214就自動(dòng)補(bǔ)償這些延遲并對(duì)準(zhǔn)這兩個(gè)模式，從而能夠比較位模式以防止錯(cuò)誤的數(shù)據(jù)比較。更具體地，模式比較電路214比較兩個(gè)緩沖器(215和213)的內(nèi)容，并且在不匹配的情況下，移位被采樣數(shù)據(jù)(緩沖器215)并重復(fù)該比較。重復(fù)該比較過程直到數(shù)據(jù)匹配或直到達(dá)到最大嘗試次數(shù)。
還應(yīng)注意到采樣電路最初接收傳輸時(shí)鐘的相位1，并在隨后以串行、順序的方式測(cè)試其他相位。在寄存器中存儲(chǔ)提供測(cè)試通過信號(hào)的相位。測(cè)試標(biāo)準(zhǔn)可以是找到的一個(gè)良好相位(兩個(gè)緩沖器(215和213)內(nèi)容匹配的相位)和找到的多個(gè)良好相位。
還應(yīng)注意到為測(cè)試標(biāo)準(zhǔn)使用多個(gè)良好相位(對(duì)應(yīng)使用的相位來說，被采樣數(shù)據(jù)(緩沖器215)匹配被傳輸數(shù)據(jù)(緩沖器213))提供了眼圖張開度的評(píng)估。在寄存器中存儲(chǔ)出現(xiàn)在特定數(shù)據(jù)比較內(nèi)的誤差數(shù)?？梢允褂迷撔畔⒆鰹橄到y(tǒng)級(jí)測(cè)試的誤碼率。
本發(fā)明在操作中能夠在正常數(shù)據(jù)輸入和測(cè)試電路210的模式生成邏輯之間多路復(fù)用送至高清晰度多媒體接口編碼器110的輸入。測(cè)試電路210的模式生成邏輯依據(jù)執(zhí)行的測(cè)試可輸出偽隨機(jī)位序數(shù)據(jù)或來自寄存器的數(shù)據(jù)?？梢耘月吩摳咔逦榷嗝襟w接口編碼器110，由此便能在需要時(shí)傳輸未經(jīng)編碼的數(shù)據(jù)?？蓪⒏咔逦榷嗝襟w接口編碼器110的輸出串行化至最大1.6GHz的串行數(shù)據(jù)流。隨后將該串行數(shù)據(jù)流轉(zhuǎn)換成驅(qū)動(dòng)負(fù)載的差分電流。
采樣電路采樣發(fā)射機(jī)的輸出并調(diào)節(jié)數(shù)據(jù)使其適應(yīng)測(cè)試電路。測(cè)試電路將來自采樣電路的數(shù)據(jù)重新定時(shí)成字符傳輸率時(shí)鐘(1×?xí)r鐘)。將該數(shù)據(jù)與送入模擬串行化器的輸入數(shù)據(jù)相比較。自動(dòng)時(shí)間移位恢復(fù)的數(shù)據(jù)位直到找出模式匹配。如果未找到能夠不產(chǎn)生位誤差的時(shí)間移位，那么該邏輯就會(huì)為模擬數(shù)據(jù)采樣器選擇另一個(gè)采樣相位。
因?yàn)閭鹘y(tǒng)高清晰度多媒體接口信號(hào)以3.3伏特為基準(zhǔn)，所以無法直接采樣輸出。為了提供采樣，本發(fā)明通過電容器將該電壓電容性地耦合至采樣電路。如上所述，使用DC偏置電路以最優(yōu)DC偏置電平對(duì)采樣比較器加以偏置。因?yàn)殡娙萜飨鄬?duì)較大(即片上電容)，就要求相當(dāng)長(zhǎng)的初始化時(shí)間以獲得通過輸入電容器的合適壓降。較長(zhǎng)的充電時(shí)間會(huì)導(dǎo)致由測(cè)試器時(shí)間延長(zhǎng)所引起的成本增加。使用低阻抗的預(yù)充電電路對(duì)電容器進(jìn)行快速恰當(dāng)?shù)某潆姟?br> 使用模擬多路復(fù)用器選擇通道。在一個(gè)實(shí)施例中，將5×(字符傳輸率的5倍)傳輸時(shí)鐘分為4-相的2.5×?xí)r鐘。這就允許使用4個(gè)比較器以串行數(shù)據(jù)傳輸速率(字符傳輸率的2.5倍)的四分之一采樣數(shù)據(jù)，簡(jiǎn)化比較器的速度要求并4倍增加每個(gè)采樣分支內(nèi)的時(shí)間容限。
因?yàn)闇y(cè)試電路模擬采樣部分內(nèi)可變的時(shí)間延遲，就必須改變來自傳輸鎖相環(huán)的時(shí)鐘相位。為實(shí)現(xiàn)自動(dòng)化的高速測(cè)試，可通過以相位1起始并測(cè)量誤碼率來自動(dòng)選擇合適的傳輸時(shí)鐘相位。如果相位1不產(chǎn)生0誤碼，則選擇相位2。繼續(xù)該自動(dòng)相位選擇直到特定的相位選擇的誤碼為零或者已經(jīng)嘗試了所有的相位。
雖然特別示出并參考其中的較佳實(shí)施例描述了本發(fā)明，但本領(lǐng)域普通技術(shù)人員應(yīng)該理解在此做出的形式和細(xì)節(jié)上的各種變化并不背離由所附權(quán)利要求所限定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種高清晰度多媒體接口電路，包括生成第一數(shù)據(jù)的高清晰度多媒體接口編碼器；操作性地與所述高清晰度多媒體接口編碼器連接并從所述第一數(shù)據(jù)中生成高頻數(shù)據(jù)的輸出電路；操作性地與所述輸出電路連接的電容性耦合器；操作性地與所述電容性耦合器連接并生成與所述高頻數(shù)據(jù)相對(duì)應(yīng)的采樣數(shù)據(jù)的采樣電路；以及操作性地與所述采樣電路連接并比較采樣數(shù)據(jù)和第一數(shù)據(jù)的測(cè)試電路。
2.如權(quán)利要求1所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器。
3.如權(quán)利要求1所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器，以及用于進(jìn)一步減小采樣數(shù)據(jù)的數(shù)據(jù)率的重新定時(shí)電路。
4.如權(quán)利要求1所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器，以及用于將所述采樣數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)的并行化器電路。
5.一種高清晰度多媒體接口電路，包括生成第一數(shù)據(jù)的高清晰度多媒體接口編碼器；操作性地與所述高清晰度多媒體接口編碼器連接并從所述第一數(shù)據(jù)中生成高頻數(shù)據(jù)的輸出電路；操作性地與所述輸出電路連接并生成與所述高頻數(shù)據(jù)相對(duì)應(yīng)的采樣數(shù)據(jù)的采樣電路，其中所述采樣數(shù)據(jù)的時(shí)鐘頻率小于所述高頻數(shù)據(jù)的時(shí)鐘頻率；以及操作性地與所述采樣電路連接并比較采樣數(shù)據(jù)和第一數(shù)據(jù)的測(cè)試電路。
6.如權(quán)利要求5所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器。
7.如權(quán)利要求5所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器，以及用于進(jìn)一步減小采樣數(shù)據(jù)的數(shù)據(jù)率的重新定時(shí)電路。
8.如權(quán)利要求5所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器，以及用于將所述采樣數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)的并行化器電路。
9.一種高清晰度多媒體接口電路，包括生成第一數(shù)據(jù)的多個(gè)通道的高清晰度多媒體接口編碼器；操作性地與所述高清晰度多媒體接口編碼器連接并從所述第一數(shù)據(jù)中生成多個(gè)高頻數(shù)據(jù)通道的輸出電路；操作性地與所述輸出電路連接并選擇用于采樣的通道的多路復(fù)用器；操作性地與所述多路復(fù)用器連接的電容性耦合器；操作性地與所述電容性耦合器連接并生成與所述高頻數(shù)據(jù)相對(duì)應(yīng)的采樣數(shù)據(jù)的采樣電路，其中所述采樣數(shù)據(jù)的時(shí)鐘頻率小于所述高頻數(shù)據(jù)的時(shí)鐘頻率；以及操作性地與所述采樣電路連接并比較采樣數(shù)據(jù)和第一數(shù)據(jù)的測(cè)試電路。
10.如權(quán)利要求9所述的高清晰度多媒體接口電路，其特征在于，所述多路復(fù)用器包括在每個(gè)信號(hào)路徑內(nèi)的晶體管以及連接在所述晶體管柵極和源極之間的電阻器。
11.如權(quán)利要求9所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器。
12.如權(quán)利要求9所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器，以及用于進(jìn)一步減小采樣數(shù)據(jù)的數(shù)據(jù)率的重新定時(shí)電路。
13.如權(quán)利要求9所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器，以及用于將所述采樣數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)的并行化器電路。
14.如權(quán)利要求9所述的高清晰度多媒體接口電路，其特征在于，所述采樣電路包括以小于所述高頻數(shù)據(jù)的數(shù)據(jù)率的數(shù)據(jù)率進(jìn)行采樣的一組比較器，以及用于將所述輸入電壓偏置至所述比較器組的偏置電路。
15.如權(quán)利要求9所述的高清晰度多媒體接口電路，其特征在于，還包括對(duì)所述電容性耦合器進(jìn)行預(yù)充電的預(yù)充電初始化電路。
16.如權(quán)利要求9所述的高清晰度多媒體接口電路，其特征在于，所述電容性耦合器是一對(duì)電容器。
17.一種選擇高清晰度多媒體接口電路的傳輸時(shí)鐘的適當(dāng)相位用于提供自動(dòng)高速測(cè)試的方法，包括(a)選擇高清晰度多媒體接口電路的傳輸時(shí)鐘的第一相位；(b)測(cè)量誤碼率；(c)若測(cè)得誤碼率為零就選擇所述高清晰度多媒體接口電路的傳輸時(shí)鐘的第一相位作為所述適當(dāng)相位；(d)若測(cè)得誤碼率非零就選擇所述高清晰度多媒體接口電路傳輸時(shí)鐘的另一相位；(e)測(cè)量新的誤碼率；(f)重復(fù)對(duì)所述高清晰度多媒體接口電路的傳輸時(shí)鐘的另一相位的選擇并測(cè)量新的誤碼率直到特定的相位選擇產(chǎn)生零誤碼。
18.如權(quán)利要求17所述的方法，其特征在于，還包括(g)重復(fù)對(duì)所述高清晰度多媒體接口電路的傳輸時(shí)鐘的另一相位的選擇并測(cè)量新的誤碼直到對(duì)高清晰度多媒體接口電路傳輸時(shí)鐘的所有相位都已做出嘗試。
全文摘要
一種高清晰度多媒體接口電路使用高清晰度多媒體接口編碼器生成多個(gè)數(shù)據(jù)通道。與所述高清晰度多媒體接口編碼器連接的輸出電路從所述由高清晰度多媒體接口編碼器生成的數(shù)據(jù)中生成多個(gè)高頻數(shù)據(jù)通道。多路復(fù)用器選擇用于采樣的通道并且電容性耦合器電容性地耦合所述多路復(fù)用器和采樣電路。采樣電路生成與所述高頻數(shù)據(jù)相對(duì)應(yīng)的采樣數(shù)據(jù)的，其中所述采樣數(shù)據(jù)的時(shí)鐘頻率小于所述高頻數(shù)據(jù)的時(shí)鐘頻率。測(cè)試電路比較所述采樣數(shù)據(jù)與由高清晰度多媒體接口編碼器生成的數(shù)據(jù)。
文檔編號(hào)G01R31/3187GK101044411SQ200680000048
公開日2007年9月26日 申請(qǐng)日期2006年4月12日 優(yōu)先權(quán)日2005年4月12日
發(fā)明者B·L·斯坦克利, R·D·米勒, 易金剛 申請(qǐng)人:模擬設(shè)備股份有限公司