專利名稱：耦合半導(dǎo)體試驗(yàn)裝置和被試驗(yàn)半導(dǎo)體裝置的接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及接口電路，特別是涉及耦合半導(dǎo)體試驗(yàn)裝置和被試驗(yàn)半導(dǎo)體裝置的接口電路。
背景技術(shù)：
以前，在半導(dǎo)體集成電路裝置(以下，稱為L(zhǎng)SI)領(lǐng)域中，在出廠前測(cè)試各LSI是否正常，只出廠正常的LSI。該測(cè)試中，多個(gè)LSI與1臺(tái)半導(dǎo)體試驗(yàn)裝置(以下，稱為測(cè)試器)連接。通常，LSI的1個(gè)外部端子與測(cè)試器的1個(gè)外部插頭連接，例如從測(cè)試器的外部插頭對(duì)LSI的外部端子提供信號(hào)。
另外，還有為了削減LSI的測(cè)試成本而將測(cè)試器的輸出插頭與LSI并列連接的方法(例如參考特開(kāi)2002-189058號(hào)公報(bào))。
但是，僅僅是將測(cè)試器的輸出插頭只與多個(gè)LSI并列連接，會(huì)產(chǎn)生測(cè)試器的輸出阻抗不匹配，導(dǎo)致輸出信號(hào)的波形品質(zhì)惡化、和測(cè)試器的輸出電流不能均等地分配給多個(gè)LSI，不能正確進(jìn)行測(cè)試。
近年，隨著處理技術(shù)的進(jìn)步，在現(xiàn)有的高電源電壓品種的LSI之外，還增加了低電源電壓品種的LSI。但是，若用測(cè)試高電源電壓品種的LSI的測(cè)試器測(cè)試低電源電壓品種的LSI，則由于輸出電壓的分辨精度差，不能進(jìn)行測(cè)試。因此，另外需要電壓精度高的測(cè)試器，測(cè)試成本變高。
另外，LSI向低耗電化發(fā)展，隨之LSI的輸出電流被抑制，LSI的輸出阻抗增加。因此，由于市場(chǎng)上的測(cè)試器的外部插頭的阻抗(主流50Ω)和LSI的輸出阻抗(100Ω～300Ω)不匹配，對(duì)LSI的輸出信號(hào)波形有反射影響。由于該影響，測(cè)試器不能正確進(jìn)行測(cè)試。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的是提供一種可以降低測(cè)試成本、并且可以提高測(cè)試精度的接口電路。
本發(fā)明的接口電路中，設(shè)置有多個(gè)緩沖電路，各緩沖電路對(duì)多個(gè)被試驗(yàn)半導(dǎo)體裝置一一設(shè)置，各緩沖電路的輸入節(jié)點(diǎn)相互連接，各緩沖電路將半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)傳送給對(duì)應(yīng)的被試驗(yàn)半導(dǎo)體裝置。從而，可以將半導(dǎo)體試驗(yàn)裝置的同時(shí)測(cè)試個(gè)數(shù)增加幾倍，可以降低測(cè)試成本。另外，由于在多個(gè)分配路徑的每一個(gè)設(shè)置了緩沖器，所以可以對(duì)多個(gè)被試驗(yàn)半導(dǎo)體裝置提供同一電流和同一波形的信號(hào)，可以正確進(jìn)行測(cè)試。
另外，在本發(fā)明的另一接口電路設(shè)置有該輸入節(jié)點(diǎn)接收半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)的第1緩沖電路；抑制從第1被試驗(yàn)半導(dǎo)體裝置輸出的信號(hào)反射的負(fù)載電路；具有接收第1緩沖電路的輸出信號(hào)的第1切換端子、與第1被試驗(yàn)半導(dǎo)體裝置連接的第2切換端子、與負(fù)載電路連接的第3切換端子，在將半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)提供給第1被試驗(yàn)半導(dǎo)體裝置的第1模式時(shí)，第1和第2切換端子間導(dǎo)通，在將第1被試驗(yàn)半導(dǎo)體裝置的輸出信號(hào)提供給半導(dǎo)體試驗(yàn)裝置的第2模式時(shí)，第2和第3切換端子間導(dǎo)通的第1切換電路；該輸入節(jié)點(diǎn)與第2切換端子連接，在第2模式時(shí)，將第1被試驗(yàn)半導(dǎo)體裝置的輸出信號(hào)傳送給半導(dǎo)體試驗(yàn)裝置的第2緩沖電路。從而，通過(guò)縮小接口電路和被試驗(yàn)半導(dǎo)體裝置間的距離，可以減小在半導(dǎo)體試驗(yàn)裝置和被試驗(yàn)半導(dǎo)體裝置間產(chǎn)生不匹配的部分的長(zhǎng)度。從而，可以減小信號(hào)的反射影響，可以正確進(jìn)行測(cè)試。另外，可以延長(zhǎng)半導(dǎo)體試驗(yàn)裝置的壽命，可以降低測(cè)試成本。
本發(fā)明還包括一種耦合半導(dǎo)體試驗(yàn)裝置和多個(gè)被試驗(yàn)半導(dǎo)體裝置的接口電路，具有多個(gè)緩沖電路，各緩沖電路分別與所述多個(gè)被試驗(yàn)半導(dǎo)體裝置對(duì)應(yīng)設(shè)置，各緩沖電路的輸入節(jié)點(diǎn)相互連接，各緩沖電路將所述半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)傳送給對(duì)應(yīng)的被試驗(yàn)半導(dǎo)體裝置；所述半導(dǎo)體試驗(yàn)裝置具有信號(hào)發(fā)生電路，生成經(jīng)所述多個(gè)緩沖電路提供給所述多個(gè)被試驗(yàn)半導(dǎo)體裝置的信號(hào)；測(cè)定電路，測(cè)定各被試驗(yàn)半導(dǎo)體裝置的電壓-電流特性；測(cè)試端子；以及切換電路，在第1模式時(shí)耦合所述信號(hào)發(fā)生電路和所述測(cè)試端子，在第2模式時(shí)耦合所述測(cè)定電路和所述測(cè)試端子；所述接口電路還具有第1開(kāi)關(guān)元件，其一電極與所述測(cè)試端子連接，其另一端子與所述多個(gè)緩沖電路的輸入節(jié)點(diǎn)連接，在所述第1模式時(shí)導(dǎo)通；多個(gè)第2開(kāi)關(guān)元件，它們的一電極分別與所述多個(gè)緩沖電路的輸出節(jié)點(diǎn)連接，它們的另一電極分別與所述多個(gè)被試驗(yàn)半導(dǎo)體裝置連接，在所述第1模式時(shí)導(dǎo)通；以及多個(gè)第3開(kāi)關(guān)元件，它們的一電極都連接到所述測(cè)試端子，它們的另一電極分別與所述多個(gè)被試驗(yàn)半導(dǎo)體裝置連接，所述第2模式時(shí)逐個(gè)按規(guī)定時(shí)間依次導(dǎo)通。
一種耦合半導(dǎo)體試驗(yàn)裝置和第1被試驗(yàn)半導(dǎo)體裝置的接口電路，具有第1緩沖電路，其輸入節(jié)點(diǎn)接收所述半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)；負(fù)載電路，抑制從所述第1被試驗(yàn)半導(dǎo)體裝置輸出的信號(hào)的反射；第1切換電路，具有接收所述第1緩沖電路的輸出信號(hào)的第1切換端子、連接到所述第1被試驗(yàn)半導(dǎo)體裝置的第2切換端子、和連接到所述負(fù)載電路的第3切換端子，在將所述半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)提供給所述第1被試驗(yàn)半導(dǎo)體裝置的第1模式時(shí)，所述第1和第2切換端子之間導(dǎo)通，在將所述第1被試驗(yàn)半導(dǎo)體裝置的輸出信號(hào)提供給所述半導(dǎo)體試驗(yàn)裝置的第2模式時(shí)，所述第2和第3切換端子之間導(dǎo)通；以及第2緩沖電路，其輸入節(jié)點(diǎn)連接到所述第2切換端子，在所述第2模式時(shí)，將所述第1被試驗(yàn)半導(dǎo)體裝置的輸出信號(hào)傳送給所述半導(dǎo)體試驗(yàn)裝置；所述半導(dǎo)體試驗(yàn)裝置具有第1信號(hào)發(fā)生電路，生成經(jīng)所述第1緩沖電路和所述第1切換電路提供給所述第1被試驗(yàn)半導(dǎo)體裝置的信號(hào)；測(cè)定電路，測(cè)定所述第1被試驗(yàn)半導(dǎo)體裝置的電壓-電流特性；第1測(cè)試端子；
第2切換電路，在所述第1模式時(shí)耦合所述第1信號(hào)發(fā)生電路和所述第1測(cè)試端子，在第3模式時(shí)耦合所述測(cè)定電路和所述第1測(cè)試端子；以及判斷電路，基于所述第2緩沖電路的輸出信號(hào)，判斷所述第1被試驗(yàn)半導(dǎo)體裝置的輸出信號(hào)的邏輯電平；所述接口電路還具有第1開(kāi)關(guān)元件，其一電極連接到所述第1測(cè)試端子，其另一電極連接到所述第1緩沖電路的輸入節(jié)點(diǎn)，在所述第1模式時(shí)導(dǎo)通，第2開(kāi)關(guān)元件，其一電極連接到所述第1切換電路的第2切換端子，其另一電極連接到所述第1被試驗(yàn)半導(dǎo)體裝置，在所述第1模式時(shí)導(dǎo)通；以及第3開(kāi)關(guān)元件，其一電極連接到所述第1測(cè)試端子，其另一電極連接到所述第1被試驗(yàn)半導(dǎo)體裝置，在所述第3模式時(shí)導(dǎo)通。


圖1是表示本發(fā)明的實(shí)施例1的半導(dǎo)體試驗(yàn)系統(tǒng)的主要部分的電路框圖。
圖2是表示本發(fā)明的實(shí)施例2的半導(dǎo)體試驗(yàn)系統(tǒng)的主要部分的電路框圖。
圖3A和圖3B是用于說(shuō)明圖2所示的半導(dǎo)體試驗(yàn)系統(tǒng)的效果的圖。
圖4A和圖4B是用于說(shuō)明圖2所示的半導(dǎo)體試驗(yàn)系統(tǒng)的效果的另一圖。
圖5是表示實(shí)施例2的變更例的電路框圖。
圖6是表示實(shí)施例2的另一變更例的電路框圖。
圖7是表示實(shí)施例2的又另一變更例的電路框圖。
圖8是表示圖7所示的開(kāi)關(guān)控制電路的結(jié)構(gòu)的電路框圖。
圖9是表示實(shí)施例2的又另一變更例的電路框圖。
圖10是表示實(shí)施例2的又另一變更例的電路框圖。
圖11是表示實(shí)施例2的又另一變更例的電路框圖。
圖12是表示實(shí)施例2的又另一變更例的電路框圖。
圖13是表示實(shí)施例2的又另一變更例的電路框圖。
圖14是表示實(shí)施例2的又另一變更例的電路框圖。
圖15是表示實(shí)施例2的又另一變更例的電路框圖。
圖16是表示實(shí)施例2的又另一變更例的電路框圖。
具體實(shí)施例方式
〔實(shí)施例1〕圖1是表示本發(fā)明的實(shí)施例1的半導(dǎo)體試驗(yàn)系統(tǒng)的主要部分的電路框圖。圖1中，該半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器1和接口電路20。測(cè)試器1包含控制器2、基準(zhǔn)信號(hào)發(fā)生電路3、測(cè)試電路4、輸出緩沖器5、高速切換開(kāi)關(guān)6、開(kāi)關(guān)7、8、電流測(cè)定部件9、負(fù)載電路(LOAD)10、負(fù)載電路用電源11、比較器12、13、以及外部插頭14。圖1中只示出了測(cè)試器1的1個(gè)外部插頭14和、與其對(duì)應(yīng)的部分。實(shí)際上，設(shè)置有多個(gè)外部插頭14。
控制器2以規(guī)定的定時(shí)輸出各種控制信號(hào)，控制整個(gè)測(cè)試器1?；鶞?zhǔn)信號(hào)發(fā)生電路3由控制器2控制，并輸出基準(zhǔn)信號(hào)。測(cè)試電路4包含波形形成電路、定時(shí)發(fā)生電路、偏移電路和判斷電路，例如向LSI的存儲(chǔ)部輸出寫(xiě)數(shù)據(jù)信號(hào)，同時(shí)基于來(lái)自LSI的存儲(chǔ)部的讀數(shù)據(jù)信號(hào)判斷LSI的存儲(chǔ)部是否正常。
高速切換開(kāi)關(guān)6由來(lái)自測(cè)試電路4的切換信號(hào)ΦS控制，包含3個(gè)切換端子6a、6b、6c。在從測(cè)試器1向被試驗(yàn)半導(dǎo)體裝置(以下，稱為DUT)輸出信號(hào)時(shí)，切換端子6a和6b之間導(dǎo)通，在測(cè)試器1接收DUT的輸出信號(hào)時(shí)，切換端子6b和6c之間導(dǎo)通。
輸出緩沖器5將測(cè)試電路4的輸出信號(hào)傳送給高速切換開(kāi)關(guān)6的切換端子6a。開(kāi)關(guān)7連接在高速切換開(kāi)關(guān)6的切換端子6a和外部插頭14之間，在測(cè)定DUT的電壓-電流特性時(shí)成為非導(dǎo)通狀態(tài)。開(kāi)關(guān)8連接在電流測(cè)定部件9的輸出端子和外部插頭14之間，在測(cè)定DUT的電壓-電流特性時(shí)成為導(dǎo)通狀態(tài)。電流測(cè)定部件9輸出多級(jí)電壓，同時(shí)檢測(cè)輸出各電壓時(shí)的輸出電流，測(cè)定DUT的電壓-電流特性。
負(fù)載電路10與高速切換開(kāi)關(guān)6的切換端子6c連接，抑制DUT的輸出信號(hào)的反射。負(fù)載電路用電源11向負(fù)載電路10提供規(guī)定的電源電壓。
比較器12判斷經(jīng)外部插頭14和開(kāi)關(guān)7提供的DUT的輸出信號(hào)的電位是否高于規(guī)定電位VOH，并向測(cè)試電路4提供對(duì)應(yīng)判斷結(jié)果的電平的信號(hào)。比較器13判斷經(jīng)外部插頭14和開(kāi)關(guān)7提供的DUT的輸出信號(hào)的電位是否低于規(guī)定電位VOL(＜VOH)，并向測(cè)試電路4提供對(duì)應(yīng)判斷結(jié)果的電平的信號(hào)。測(cè)試電路4比較比較器12、13的輸出信號(hào)和DUT的輸出信號(hào)的期望值，輸出對(duì)應(yīng)比較結(jié)果的電平的信號(hào)。
接口電路20是耦合測(cè)試器1的外部插頭14和n個(gè)(其中，n為自然數(shù))DUT27.1～27.n的電路，包含輸入端子21、開(kāi)關(guān)22、24.1～24.n、25.1～25.n、緩沖器23.1～23.n、以及輸出端子26.1～26.n。
輸入端子21與測(cè)試器1的外部插頭14連接，輸出端子26.1～26.n分別與DUT27.1～27.n的規(guī)定的外部端子連接。開(kāi)關(guān)22的一電極與輸入端子21連接，開(kāi)關(guān)22的另一電極與緩沖器23.1～23.n的輸入節(jié)點(diǎn)連接。開(kāi)關(guān)24.1～24.n的一電極分別與緩沖器23.1～23.n的輸出節(jié)點(diǎn)連接，開(kāi)關(guān)24.1～24.n的另一電極分別與輸出端子26.1～26.n連接。開(kāi)關(guān)22、24.1～24.n的每一個(gè)例如由測(cè)試器1的控制器2控制，在將測(cè)試器1的輸出信號(hào)提供給DUT27.1～27.n時(shí)成為導(dǎo)通狀態(tài)。
緩沖器23.1～23.n放大從測(cè)試器1經(jīng)輸入端子21和開(kāi)關(guān)22提供的信號(hào)，并分別傳送給DUT27.1～27.n的規(guī)定的外部端子。緩沖器23.1～23.n的各電壓放大系數(shù)Av可以控制為所希望的值，例如由測(cè)試器1的控制器2控制。
開(kāi)關(guān)25.1～25.n的一電極與輸入端子21連接，另一電極分別與輸出端子26.1～26.n連接。開(kāi)關(guān)25.1～25.n的每一個(gè)例如由測(cè)試器1的控制器2控制，在測(cè)試對(duì)應(yīng)的DUT的電壓-電流特性時(shí)，成為導(dǎo)通狀態(tài)。
下面說(shuō)明該半導(dǎo)體試驗(yàn)系統(tǒng)的動(dòng)作。從測(cè)試器1向DUT27.1～27.n提供信號(hào)時(shí)，在測(cè)試器1中，高速切換開(kāi)關(guān)6的端子6a和6b之間成為導(dǎo)通狀態(tài)，開(kāi)關(guān)7成為導(dǎo)通狀態(tài)，開(kāi)關(guān)8成為非導(dǎo)通狀態(tài)。另外，接口電路20中，開(kāi)關(guān)22、24.1～24.n成為導(dǎo)通狀態(tài)，開(kāi)關(guān)25.1～25.n成為非導(dǎo)通狀態(tài)，緩沖器23.1～23.n的電壓放大系數(shù)Av設(shè)定為規(guī)定值。
在測(cè)試器1的測(cè)試電路4生成的信號(hào)經(jīng)輸出緩沖器5、高速切換開(kāi)關(guān)6、開(kāi)關(guān)7、外部插頭14、輸入端子21和開(kāi)關(guān)22提供給緩沖器23.1～23.n。緩沖器23.1～23.n的輸出信號(hào)經(jīng)開(kāi)關(guān)24.1～24.n和輸出端子26.1～26.n提供給DUT27.1～27.n的規(guī)定的外部端子。在將測(cè)試器1的輸出信號(hào)的振幅電壓設(shè)為Vt、將其分辨精度設(shè)為ΔVt時(shí)，提供給DUT27.1～27.n的信號(hào)的振幅電壓成為Vt·Av，其分辨精度成為ΔVt·Av。
在測(cè)定DUT的電壓-電流特性時(shí)，在測(cè)試器1中，開(kāi)關(guān)7成為非導(dǎo)通狀態(tài)，同時(shí)開(kāi)關(guān)8成為導(dǎo)通狀態(tài)。另外，在接口電路20中，開(kāi)關(guān)22、24.1～24.n成為非導(dǎo)通狀態(tài)，同時(shí)開(kāi)關(guān)25.1～25.n中的某1個(gè)開(kāi)關(guān)(例如25.1)成為導(dǎo)通狀態(tài)。測(cè)試器1的電流測(cè)定部件9經(jīng)開(kāi)關(guān)8、外部插頭14、輸入端子21和開(kāi)關(guān)25.1測(cè)定DUT(此時(shí)為27.1)的電壓-電流特性。DUT27.1的電壓-電流特性的測(cè)定結(jié)束之后，開(kāi)關(guān)25.2～25.n在各規(guī)定時(shí)間依次成為導(dǎo)通狀態(tài)，逐個(gè)依次測(cè)定DUT27.2～27.n的電壓-電流特性。
該實(shí)施例1中，用n個(gè)緩沖器23.1～23.n放大測(cè)試器1的1個(gè)輸出信號(hào)并提供給n個(gè)DUT27.1～27.n。從而，可以將測(cè)試器1的輸出信號(hào)個(gè)數(shù)增加到n倍，增加測(cè)試器1的同時(shí)測(cè)試個(gè)數(shù)，從而可以降低成本。另外，由于在n個(gè)路徑的每一個(gè)設(shè)置了緩沖器，所以可以向n個(gè)DUT27.1～27.n提供同一電流，并可以向n個(gè)DUT27.1～27.n提供同一波形的信號(hào)。從而，可以正確進(jìn)行測(cè)試。
另外，由于可以將緩沖器23.1～23.n的電壓放大系數(shù)Av設(shè)定為所希望的值，所以可以通過(guò)使Av＜1來(lái)測(cè)試信號(hào)振幅電壓低的DUT，同時(shí)還可以通過(guò)使Av＞1來(lái)測(cè)試信號(hào)振幅電壓高的DUT。在Av＜1時(shí)，可以用比測(cè)試器1具有的分辨精度低的分辨精度將小振幅信號(hào)提供給DUT，還可以測(cè)試用測(cè)試器1不能測(cè)試的DUT。在Av＞1時(shí)，可以將比測(cè)試器1的輸出振幅電壓高的振幅電壓的信號(hào)提供給DUT，還可以測(cè)試用測(cè)試器1不能測(cè)試的DUT。從而，可以延長(zhǎng)測(cè)試器1的壽命，抑制引入新的測(cè)試器，從而可以降低成本。
另外，由于設(shè)置了用于將緩沖器23.1～23.n從輸入端子21和輸出端子26.1～26.n分開(kāi)的開(kāi)關(guān)22、24.1～24.n、和用于選擇性連接n個(gè)輸出端子26.1～26.n中的某1個(gè)輸出端子和輸入端子21的開(kāi)關(guān)25.1～25.n，所以可以逐個(gè)測(cè)定DUT27.1～27.n電壓-電流特性。
另外，實(shí)際上，測(cè)試器1具有外部插頭14，接口電路20具有多組開(kāi)關(guān)22、24.1～24.n、25.1～25.n以及緩沖器23.1～23.n。接口電路20也可以形成在1個(gè)半導(dǎo)體基板(芯片)上，也可以搭載在普通的絕緣基板(設(shè)備試驗(yàn)用基板、探測(cè)卡、測(cè)試器內(nèi)基板等)上。另外，也可以在測(cè)試器1內(nèi)設(shè)置接口電路20。另外，也可以將多個(gè)DUT搭載在1個(gè)測(cè)試基板上，同時(shí)將接口電路20搭載在測(cè)試基板上。
〔實(shí)施例2〕圖2是表示本發(fā)明的實(shí)施例2的半導(dǎo)體試驗(yàn)系統(tǒng)的主要部分的電路框圖。圖2中，該半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器30和接口電路35。測(cè)試器30是從圖1的測(cè)試器除去高速切換開(kāi)關(guān)6和負(fù)載電路10。輸出緩沖器5的輸出節(jié)點(diǎn)經(jīng)開(kāi)關(guān)7提供給外部插頭14，在測(cè)試電路4生成的切換信號(hào)ΦS直接提供給接口電路35。負(fù)載電路用電源11和比較器12、13與接口電路35直接連接。圖2中只示出測(cè)試器30的1個(gè)外部插頭14和與其對(duì)應(yīng)的部分。實(shí)際上，設(shè)置有多個(gè)外部插頭14。
接口電路35包含輸入端子36、開(kāi)關(guān)37～39、緩沖器40～42、高速切換開(kāi)關(guān)43、負(fù)載電路44、以及信號(hào)輸入輸出端子45。輸入端子36與測(cè)試器30的外部插頭14連接，信號(hào)輸入輸出端子45與DUT27的1個(gè)數(shù)據(jù)信號(hào)輸入輸出端子連接。
高速切換開(kāi)關(guān)43由來(lái)自測(cè)試器30的測(cè)試電路4的切換信號(hào)ΦS控制，包含3個(gè)切換端子43a～43c。在從測(cè)試器30向DUT27輸出數(shù)據(jù)信號(hào)時(shí)，切換端子43a和43b之間導(dǎo)通，在測(cè)試器30接收DUT的輸出信號(hào)時(shí)，切換端子43b和43c之間導(dǎo)通。
開(kāi)關(guān)37連接在輸入端子36和緩沖器40的輸入節(jié)點(diǎn)之間。緩沖器40放大從測(cè)試器30經(jīng)輸入端子36和開(kāi)關(guān)37提供的信號(hào)，并提供給高速切換開(kāi)關(guān)43的切換端子43a。開(kāi)關(guān)38連接在高速切換開(kāi)關(guān)43的切換端子43b和信號(hào)輸入輸出端子45之間。開(kāi)關(guān)37、38例如由測(cè)試器30的控制器2控制，在測(cè)定DUT27的電壓-電流特性時(shí)非導(dǎo)通。
開(kāi)關(guān)39連接在輸入端子36和信號(hào)輸入輸出端子45之間，例如由測(cè)試器30的控制器2控制，在測(cè)定DUT27的電壓-電流特性時(shí)導(dǎo)通。負(fù)載電路44與高速切換開(kāi)關(guān)43的切換端子43c連接，抑制DUT27的輸出信號(hào)的反射。緩沖器41放大從負(fù)載電路用電源11輸出的負(fù)載電路用電源電壓，并提供給負(fù)載電路44。緩沖器42放大從DUT27經(jīng)信號(hào)輸入輸出端子45和開(kāi)關(guān)38提供的數(shù)據(jù)信號(hào)，提供給測(cè)試器30的比較器12、13的輸入節(jié)點(diǎn)。緩沖器42的輸出阻抗設(shè)定為加上緩沖器42和比較器12、13之間的信號(hào)傳送路徑的阻抗?？梢詫⒕彌_器40、41、42的電壓放大系數(shù)Ava、Avb、Avc控制為所希望的值，例如由測(cè)試器30的比較器2控制。
下面說(shuō)明該半導(dǎo)體試驗(yàn)系統(tǒng)的動(dòng)作。在從測(cè)試器30向DUT27提供信號(hào)時(shí)，在測(cè)試器30中，開(kāi)關(guān)7成為導(dǎo)通，開(kāi)關(guān)8成為非導(dǎo)通。另外，在接口電路35中，開(kāi)關(guān)39成為非導(dǎo)通，開(kāi)關(guān)37、38導(dǎo)通，高速切換開(kāi)關(guān)43的切換端子43a和43b之間導(dǎo)通，緩沖器40的電壓放大系數(shù)Ava設(shè)定為規(guī)定值。
在測(cè)試器30的測(cè)試電路4生成的信號(hào)經(jīng)輸出緩沖器5、開(kāi)關(guān)7、外部插頭14、輸入端子36、開(kāi)關(guān)37、緩沖器40、高速切換開(kāi)關(guān)43、開(kāi)關(guān)38、以及信號(hào)輸入輸出端子45提供給DUT27的數(shù)據(jù)輸入輸出端子。在將測(cè)試器30的輸出信號(hào)的振幅電壓設(shè)為Vta，將其分辨精度設(shè)為ΔVta時(shí)，提供給DUT27的信號(hào)的振幅電壓成為Vta·Ava，其分辨精度成為ΔVta·Ava。
在測(cè)定DUT27的電壓-電流特性時(shí)，在測(cè)試器30中，開(kāi)關(guān)7成為非導(dǎo)通，開(kāi)關(guān)8導(dǎo)通。另外，在接口電路35中，開(kāi)關(guān)37、38成為非導(dǎo)通，開(kāi)關(guān)39導(dǎo)通。測(cè)試器30的電流測(cè)定部件9經(jīng)開(kāi)關(guān)8、外部插頭14、輸入端子36、開(kāi)關(guān)39、以及信號(hào)輸入輸出端子45，測(cè)定DUT27的電壓-電流特性。
在測(cè)試器30接收DUT27的輸出信號(hào)時(shí)，在測(cè)試器30中，開(kāi)關(guān)7、8成為非導(dǎo)通。另外，在接口電路35中，開(kāi)關(guān)37、39成為非導(dǎo)通，開(kāi)關(guān)38導(dǎo)通，高速切換開(kāi)關(guān)43的切換端子43b和43c之間導(dǎo)通，緩沖器41、42的電壓放大系數(shù)Avb、Avc分別設(shè)定為規(guī)定值。在將負(fù)載電路用電源11的輸出電壓設(shè)為Vtb時(shí)，緩沖器41的輸出電壓成為Vtb·Avb。在將DUT27的輸出信號(hào)的振幅電壓設(shè)為Vtc時(shí)，緩沖器42的輸出信號(hào)的振幅電壓成為Vtc·Avc。
DUT27的輸出數(shù)據(jù)信號(hào)經(jīng)信號(hào)輸入輸出端子45、開(kāi)關(guān)38和緩沖器42輸入到比較器12、13。測(cè)試電路4基于比較器12、13的輸出信號(hào)判斷DUT27的讀數(shù)據(jù)信號(hào)的邏輯電平，在判斷的邏輯電平與期望值一致時(shí)，判斷為讀出了該數(shù)據(jù)信號(hào)的地址正常，在判斷的邏輯電平與期望值不一致時(shí)，判斷為讀出了該數(shù)據(jù)信號(hào)的地址不良。在此，由負(fù)載電路44抑制數(shù)據(jù)信號(hào)的反射。
圖3A和圖3B是表示該實(shí)施例2的效果的圖。圖3A和圖3B中，該實(shí)施例2中，由于使接口電路35的緩沖器42的輸出阻抗與信號(hào)傳送路徑46的阻抗一致，所以通過(guò)將接口電路35設(shè)置在DUT27的附近，DUT27和測(cè)試器30間的電距離La變短。在DUT27的輸出阻抗和信號(hào)傳送路徑46的阻抗不匹配時(shí)，在對(duì)測(cè)試器30的比較器12、13的輸入信號(hào)VI的波形產(chǎn)生因信號(hào)反射引起的級(jí)差。但是，該實(shí)施例2中，由于減小了信號(hào)傳送路徑46中的引起不匹配的部分的長(zhǎng)度La，所以信號(hào)反射的影響變小，級(jí)差的幅度Wa變小。另一方面，以前如圖4A和圖4B所示，DUT27和測(cè)試器47間的電距離Lb變長(zhǎng)，信號(hào)反射的影響變大，級(jí)差的幅度Wb變大。
另外，由于分離了輸出緩沖器5的輸出信號(hào)的路徑和緩沖器42的輸出信號(hào)的路徑，所以測(cè)試器30的輸出信號(hào)和DUT27的輸出信號(hào)雙方通過(guò)的領(lǐng)域變短。從而，測(cè)試器30的輸出模式和判斷模式的切換期間的判斷禁止期間變短。
另外，由于將緩沖器40、42的電壓放大系數(shù)Ava、Avc分別設(shè)定為所希望的值，所以通過(guò)使Ava＜1.0＜Avc，可以測(cè)試信號(hào)振幅電壓低的DUT27。通過(guò)使Ava＞1.0＞Avc，可以測(cè)試信號(hào)振幅電壓高的DUT27。在Ava＜1.0＜Avc時(shí)，可以用比測(cè)試器30具有的分辨精度低的分辨精度將小振幅信號(hào)提供給DUT27，還可以用測(cè)試器30的判斷電平判斷DUT27的輸出信號(hào)，還可以測(cè)試用測(cè)試器30不能測(cè)試的DUT27。另外，在Ava＞1.0＞Avc，可以將比測(cè)試器30的輸出振幅電壓高的振幅電壓的信號(hào)提供給DUT27，可以將DUT27的輸出信號(hào)的振幅電壓減小至用測(cè)試器30可判斷的電平，還可以測(cè)試用測(cè)試器30不能測(cè)試的DUT27。從而，可以延長(zhǎng)測(cè)試器30的壽命，抑制引入新測(cè)試器，從而可以降低測(cè)試成本。
另外，實(shí)際上，測(cè)試器30具有多個(gè)外部插頭14，接口電路35具有多組開(kāi)關(guān)37～39、緩沖器40～42、高速切換開(kāi)關(guān)43以及負(fù)載電路44。接口電路35也可以形成在1個(gè)半導(dǎo)體基板(芯片)上，也可以搭載在普通的絕緣基板(設(shè)備試驗(yàn)用基板、探測(cè)卡、測(cè)試器內(nèi)基板等)上。另外，也可以在測(cè)試器30內(nèi)設(shè)置接口電路35。另外，也可以將多個(gè)DUT搭載在1個(gè)測(cè)試基板上，同時(shí)將接口電路35搭載在測(cè)試基板上。
〔變更例1〕以下，說(shuō)明各種變更例。圖5的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器50和接口電路51。測(cè)試器50是組合了圖1的測(cè)試器1和圖2的測(cè)試器30，接口電路51是組合了圖1的接口電路20和圖2的接口電路35。該變更例1可以得到實(shí)施例1和2的兩方的效果。
〔變更例2〕圖6的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器55和接口電路57。測(cè)試器55是在圖5的測(cè)試器50追加了測(cè)試器總線控制電路56，接口電路57是在圖5的接口電路51追加了緩沖器控制電路58。測(cè)試器總線控制電路56和緩沖器控制電路58根據(jù)來(lái)自控制器2的控制信號(hào)，將接口電路57的緩沖器23.1～23.n、41～43的電壓放大系數(shù)分別設(shè)定為所希望的值。從而，在測(cè)試器程序的序列內(nèi)根據(jù)測(cè)試項(xiàng)目，將緩沖器23.1～23.n、41～43的各電壓放大系數(shù)變換為所希望的值。
〔變更例3〕圖7的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器60和接口電路62。測(cè)試器60是在圖5的測(cè)試器50追加了測(cè)試器總線控制電路61，接口電路62是在圖5的接口電路51追加了開(kāi)關(guān)控制電路63。如圖8所示，開(kāi)關(guān)控制電路63包含存儲(chǔ)器64、對(duì)應(yīng)各開(kāi)關(guān)設(shè)置的AND門(mén)65以及開(kāi)關(guān)驅(qū)動(dòng)器66。開(kāi)關(guān)22、24.1～24.n、25。1～25.n、37～39預(yù)先分成多個(gè)組。存儲(chǔ)器64存儲(chǔ)開(kāi)關(guān)22、24.1～24.n、25.1～25.n、37～39的每一個(gè)屬于多個(gè)組中的哪一組。
例如，開(kāi)關(guān)22、24.1～24.n屬于同一組，被集中控制。在將緩沖器23.1～23.n的輸出信號(hào)提供給n個(gè)DUT時(shí)，存儲(chǔ)器64向與開(kāi)關(guān)22、24.1～24.n對(duì)應(yīng)的各AND門(mén)65提供“H”電平的信號(hào)，耦合測(cè)試器總線控制電路61和與開(kāi)關(guān)22、24.1～24.n對(duì)應(yīng)的各開(kāi)關(guān)驅(qū)動(dòng)器66。測(cè)試器總線控制電路61根據(jù)來(lái)自控制器2的控制信號(hào)，經(jīng)n+1個(gè)開(kāi)關(guān)驅(qū)動(dòng)器66集中控制開(kāi)關(guān)22、24.1～24.n。該變更例中，由于集中接通/斷開(kāi)控制多個(gè)開(kāi)關(guān)，所以與個(gè)別控制開(kāi)關(guān)時(shí)相比，可以容易且高速進(jìn)行控制。
〔變更例4〕圖9的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器70和接口電路72。測(cè)試器70是在圖5的測(cè)試器50追加了測(cè)試器總線控制電路71，接口電路72是在圖5的接口電路51追加了緩沖器控制電路58和開(kāi)關(guān)控制電路63。測(cè)試器總線控制電路71具有圖6的測(cè)試器總線控制電路56和圖7的測(cè)試器總線控制電路61兩方的功能。從而，該變更例4可以得到圖6的半導(dǎo)體試驗(yàn)系統(tǒng)和圖7的半導(dǎo)體試驗(yàn)系統(tǒng)兩方的效果。
〔變更例5〕圖10的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器75和接口電路76。測(cè)試器75是在圖2的測(cè)試器30追加了測(cè)試器總線控制電路61，接口電路76是在圖2的接口電路35追加了緩沖器40.1～40.m(其中，m為自然數(shù))、高速切換開(kāi)關(guān)43.1～43.m、開(kāi)關(guān)38.1～38.m、39.1～39.m、輸出端子45.1～45.m、以及開(kāi)關(guān)控制電路63。
緩沖器40.1～40.m的輸入節(jié)點(diǎn)都連接到緩沖器40的輸入節(jié)點(diǎn)。高速切換開(kāi)關(guān)43.1～43.m包含輸入端子和輸出端子。高速切換開(kāi)關(guān)43.1～43.m的輸入端子分別與緩沖器40.1～40.m的輸出節(jié)點(diǎn)連接，它們的輸出端子分別與開(kāi)關(guān)38.1～38.m的一電極連接。高速切換開(kāi)關(guān)43.1～43.m都由來(lái)自測(cè)試電路4的切換信號(hào)ΦS控制，在從測(cè)試器75向DUT提供信號(hào)時(shí)導(dǎo)通?？梢钥刂凭彌_器40.1～40.m的電壓放大系數(shù)。
開(kāi)關(guān)38.1～38.m的一電極分別與高速切換開(kāi)關(guān)43.1～43.m的輸出端子連接，它們的另一電極分別與輸出端子45.1～45.m連接。開(kāi)關(guān)38.1～38.m在從測(cè)試器75向DUT輸出信號(hào)時(shí)導(dǎo)通。開(kāi)關(guān)39.1～39.m的一電極都連接到輸入端子36，它們的另一電極分別與輸出端子45.1～45.m連接。開(kāi)關(guān)39.1～39.m在測(cè)定DUT的電壓-電流特性時(shí)逐個(gè)依次導(dǎo)通。測(cè)試器總線控制電路61和開(kāi)關(guān)控制電路63將開(kāi)關(guān)37、38、38.1～38.m、39、39.1～39.m分割為多個(gè)組，以組單位接通/斷開(kāi)控制開(kāi)關(guān)37、38、38.1～38.m、39、39.1～39.m。
下面說(shuō)明該半導(dǎo)體試驗(yàn)系統(tǒng)的動(dòng)作。在從測(cè)試器75向DUT提供信號(hào)時(shí)，在測(cè)試器75中，開(kāi)關(guān)7導(dǎo)通，同時(shí)開(kāi)關(guān)8成為非導(dǎo)通，在接口電路76中，開(kāi)關(guān)37、38、38.1～38.m導(dǎo)通，開(kāi)關(guān)39、39.1～39.m成為非導(dǎo)通，高速切換開(kāi)關(guān)43的切換端子43a和43b之間導(dǎo)通，高速切換開(kāi)關(guān)43.1～43.m的輸入端子和輸出端子之間導(dǎo)通。測(cè)試器75的輸出信號(hào)用緩沖器40、40.1～40.m放大，并經(jīng)輸出端子45、45.1～45.m提供給m+1個(gè)DUT端子。
測(cè)試器75接收DUT的輸出信號(hào)時(shí)，在測(cè)試器75中，開(kāi)關(guān)7、8成為非導(dǎo)通。另外，在接口電路76中，開(kāi)關(guān)37、38、38.1～38.m、39、39.1～39.m成為非導(dǎo)通，開(kāi)關(guān)8導(dǎo)通，高速開(kāi)關(guān)43的切換端子43b和43c之間導(dǎo)通。DUT的輸出信號(hào)經(jīng)信號(hào)輸入輸出端子45、開(kāi)關(guān)38和緩沖器42提供給比較器12、13。
在測(cè)定DUT的電壓-電流特性時(shí)，測(cè)試器75中，開(kāi)關(guān)7成為非導(dǎo)通，開(kāi)關(guān)8導(dǎo)通。另外，在接口電路76中，開(kāi)關(guān)37、38、38.1～38.m成為非導(dǎo)通，開(kāi)關(guān)39、39.1～39.m逐個(gè)導(dǎo)通規(guī)定時(shí)間。電流測(cè)定部件9經(jīng)開(kāi)關(guān)39、39.1～39.m中的導(dǎo)通的開(kāi)關(guān)，測(cè)定DUT的電壓-電流特性。
該變更例5可以得到與實(shí)施例1、2以及變更例3相同的效果。
另外，實(shí)際上，測(cè)試器75具有多個(gè)外部插頭14，接口電路76具有多組開(kāi)關(guān)37、38、38.1～38.m、39、39.1～39.m、緩沖器40、40.1～40.m、41、42、高速切換開(kāi)關(guān)43、43.1～43.m、以及負(fù)載電路44。接口電路76也可以形成在1個(gè)半導(dǎo)體基板(芯片)上，也可以搭載在普通的絕緣基板(設(shè)備試驗(yàn)用基板、探測(cè)卡、測(cè)試器內(nèi)基板等)上。另外，也可以在測(cè)試器75內(nèi)設(shè)置接口電路76。另外，也可以將多個(gè)DUT搭載在1個(gè)測(cè)試基板上，同時(shí)將接口電路76搭載在測(cè)試基板上。
〔變更例6〕圖11的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器80和接口電路84。測(cè)試器80是在圖1的測(cè)試器1追加了測(cè)試電路4、輸出緩沖器5、高速切換開(kāi)關(guān)6、開(kāi)關(guān)7、8、電流測(cè)定部件9、負(fù)載電路10、負(fù)載電路用電源11、81、比較器12、13、以及外部插頭82。追加的測(cè)試電路4的輸出信號(hào)經(jīng)追加的輸出緩沖器5、高速切換開(kāi)關(guān)6、以及開(kāi)關(guān)7提供給外部插頭82。在外部插頭82出現(xiàn)的信號(hào)在接口電路84用作切換信號(hào)ΦS1。負(fù)載電路用電源81的輸出電壓直接提供給接口電路84。
接口電路84是在圖2的接口電路35追加了輸入端于85、反相器86、以及高速切換開(kāi)關(guān)87。輸入端子85與測(cè)試器80的外部插頭82連接。切換信號(hào)ΦS1在反相器86翻轉(zhuǎn)并成為信號(hào)/ΦS1。高速切換開(kāi)關(guān)87包含輸入端子和輸出端子。高速切換開(kāi)關(guān)87的輸入端子接收緩沖器42的輸出信號(hào)，其輸出端子與信號(hào)輸入輸出端子36連接。高速切換開(kāi)關(guān)87由信號(hào)/ΦS1控制，測(cè)試器80接收DUT的輸出信號(hào)時(shí)，其輸入端子和輸出端子之間導(dǎo)通。高速切換開(kāi)關(guān)43由切換信號(hào)ΦS1控制。
下面說(shuō)明該半導(dǎo)體試驗(yàn)系統(tǒng)的動(dòng)作。在將測(cè)試器80的信號(hào)提供給DUT時(shí)，在接口電路84中，開(kāi)關(guān)37、38導(dǎo)通，開(kāi)關(guān)39成為非導(dǎo)通，高速切換開(kāi)關(guān)43的切換端子43a和43b之間導(dǎo)通，高速切換開(kāi)關(guān)87的輸入端子和輸出端子之間成為非導(dǎo)通。測(cè)試器80的輸出信號(hào)經(jīng)外部插頭14、端子36、開(kāi)關(guān)37、緩沖器40、高速切換開(kāi)關(guān)43、開(kāi)關(guān)38、以及信號(hào)輸入輸出端子45提供給DUT的數(shù)據(jù)輸入輸出端子。
在測(cè)試器80接收DUT的輸出信號(hào)時(shí)，在接口電路84中，開(kāi)關(guān)37、39成為非導(dǎo)通，開(kāi)關(guān)38導(dǎo)通，高速切換開(kāi)關(guān)43的切換端子43b和43c之間導(dǎo)通，高速切換開(kāi)關(guān)87的輸入端子和輸出端子之間導(dǎo)通。DUT的輸出信號(hào)經(jīng)信號(hào)輸入輸出端子45、開(kāi)關(guān)38、緩沖器42、高速切換開(kāi)關(guān)87、信號(hào)輸入輸出端子36以及外部插頭14提供給測(cè)試器80。
在測(cè)定DUT的電壓-電流特性時(shí)，在接口電路84中，開(kāi)關(guān)37、38成為非導(dǎo)通，開(kāi)關(guān)39導(dǎo)通，高速切換開(kāi)關(guān)87的輸入端子和輸出端子之間成為非導(dǎo)通。由此，測(cè)試器80的外部插頭14和DUT的信號(hào)端子不經(jīng)緩沖器40～42而直接連接，DUT的電壓-電流特性由電流測(cè)定部件9測(cè)定。
該變更例6可以得到與實(shí)施例2相同的效果，而且測(cè)試器的改造很小。
〔變更例7〕圖12的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器90和接口電路91。測(cè)試器90是組合了圖1的測(cè)試器1和圖11的測(cè)試器80，接口電路91是組合了圖1的接口電路20和圖11的接口電路84。該變更例7可以得到實(shí)施例1和變更例6兩方的效果。
〔變更例8〕圖13的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器95和接口電路97。測(cè)試器95是在圖12的測(cè)試器90追加了測(cè)試器總線控制電路96，接口電路97是在圖12的接口電路91追加了緩沖器控制電路98。測(cè)試器總線控制電路96和緩沖器控制電路98根據(jù)來(lái)自控制器2的控制信號(hào)，分別控制接口電路97的緩沖器23.1～23.n、41～43的電壓放大系數(shù)。從而，在測(cè)試器程序的序列內(nèi)，可以根據(jù)測(cè)試項(xiàng)目分別變化緩沖器23.1～23.n、41～43的電壓放大系數(shù)。
〔變更例9〕圖14的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器100和接口電路102。測(cè)試器100是在圖12的測(cè)試器90追加了測(cè)試器總線控制電路101，接口電路102是在圖12的接口電路91追加了開(kāi)關(guān)控制電路103。測(cè)試器總線控制電路101和開(kāi)關(guān)控制電路103如圖7和圖8中所述那樣，將開(kāi)關(guān)26.1～26.n、37～39分割為多個(gè)組，以組單位集中控制開(kāi)關(guān)26.1～26.n、37～39。從而，與個(gè)別控制開(kāi)關(guān)時(shí)相比，可以容易且高速進(jìn)行開(kāi)關(guān)控制。
〔變更例10〕圖15的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器105和接口電路107。測(cè)試器105是在圖12的測(cè)試器90追加了測(cè)試器總線控制電路106。接口電路107是在圖12的接口電路91追加了緩沖器控制電路98和開(kāi)關(guān)控制電路103。測(cè)試器總線控制電路106具有圖13的測(cè)試器總線控制電路96和圖14的測(cè)試器總線控制電路101兩方的功能。從而，該變更例10可以得到變更例8和9兩方的效果。
〔變更例11〕圖16的半導(dǎo)體試驗(yàn)系統(tǒng)具有測(cè)試器110和接口電路112。測(cè)試器110是在圖11的測(cè)試器80追加了測(cè)試器總線控制電路111，接口電路112是在圖11的接口電路85追加了緩沖器控制電路113、開(kāi)關(guān)控制電路114、圖10的緩沖器40.1～40.n、高速切換開(kāi)關(guān)43.1～43.m、開(kāi)關(guān)38.1～38.m、39.1～39.m、以及輸出端子45.1～45.m。從而，該變更例11可以得到變更例5、6、10的效果。
另外，在以上的實(shí)施例1、2以及變更例1～11中，緩沖器的電壓放大系數(shù)為可變的，但也可以將緩沖器的電壓放大系數(shù)固定為一定值。
本次公開(kāi)的實(shí)施例不過(guò)是例示，不是用于限定的。本發(fā)明的范圍不是上述的說(shuō)明，而是在權(quán)利要求范圍中示出，包括與權(quán)利要求范圍相同的意思以及范圍內(nèi)的所有變更。
權(quán)利要求
1.一種耦合半導(dǎo)體試驗(yàn)裝置和多個(gè)被試驗(yàn)半導(dǎo)體裝置的接口電路，具有多個(gè)緩沖電路，分別與所述多個(gè)被試驗(yàn)半導(dǎo)體裝置對(duì)應(yīng)設(shè)置，它們的輸入節(jié)點(diǎn)相互連接，各緩沖電路將所述半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)傳送給對(duì)應(yīng)的被試驗(yàn)半導(dǎo)體裝置；所述半導(dǎo)體試驗(yàn)裝置具有信號(hào)發(fā)生電路，生成經(jīng)所述多個(gè)緩沖電路提供給所述多個(gè)被試驗(yàn)半導(dǎo)體裝置的信號(hào)；測(cè)定電路，測(cè)定各被試驗(yàn)半導(dǎo)體裝置的電壓-電流特性；測(cè)試端子；以及切換電路，在第1模式時(shí)耦合所述信號(hào)發(fā)生電路和所述測(cè)試端子，在第2模式時(shí)耦合所述測(cè)定電路和所述測(cè)試端子；所述接口電路還具有第1開(kāi)關(guān)元件，其一電極與所述測(cè)試端子連接，其另一端子與所述多個(gè)緩沖電路的輸入節(jié)點(diǎn)連接，在所述第1模式時(shí)導(dǎo)通；多個(gè)第2開(kāi)關(guān)元件，它們的一電極分別與所述多個(gè)緩沖電路的輸出節(jié)點(diǎn)連接，它們的另一電極分別與所述多個(gè)被試驗(yàn)半導(dǎo)體裝置連接，在所述第1模式時(shí)導(dǎo)通；以及多個(gè)第3開(kāi)關(guān)元件，它們的一電極都連接到所述測(cè)試端子，它們的另一電極分別與所述多個(gè)被試驗(yàn)半導(dǎo)體裝置連接，在所述第2模式時(shí)逐個(gè)按規(guī)定時(shí)間依次導(dǎo)通。
2.如權(quán)利要求1所述的接口電路，其特征在于，所述多個(gè)緩沖電路的各電壓放大系數(shù)為可控制的。
3.如權(quán)利要求2所述的接口電路，其特征在于，所述接口電路還具有根據(jù)來(lái)自所述半導(dǎo)體試驗(yàn)裝置的第一控制信號(hào)控制所述多個(gè)緩沖電路的每一個(gè)的電壓放大系數(shù)的緩沖器控制電路。
4.如權(quán)利要求1所述的接口電路，其特征在于，所述第1開(kāi)關(guān)元件、所述多個(gè)第2開(kāi)關(guān)元件以及所述多個(gè)第3開(kāi)關(guān)元件預(yù)先被分成多組；所述接口電路還具有根據(jù)來(lái)自所述半導(dǎo)體試驗(yàn)裝置的第2控制信號(hào)，以組單位控制所述第1開(kāi)關(guān)元件、所述多個(gè)第2開(kāi)關(guān)元件以及所述多個(gè)第3開(kāi)關(guān)元件的開(kāi)關(guān)控制電路。
5.一種耦合半導(dǎo)體試驗(yàn)裝置和第1被試驗(yàn)半導(dǎo)體裝置的接口電路，具有第1緩沖電路，其輸入節(jié)點(diǎn)接收所述半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)；負(fù)載電路，抑制從所述第1被試驗(yàn)半導(dǎo)體裝置輸出的信號(hào)的反射；第1切換電路，具有接收所述第1緩沖電路的輸出信號(hào)的第1切換端子，連接到所述第1被試驗(yàn)半導(dǎo)體裝置的第2切換端子，和連接到所述負(fù)載電路的第3切換端子；在將所述半導(dǎo)體試驗(yàn)裝置的輸出信號(hào)提供給所述第1被試驗(yàn)半導(dǎo)體裝置的第1模式時(shí)，所述第1和第2切換端子之間導(dǎo)通，在將所述第1被試驗(yàn)半導(dǎo)體裝置的輸出信號(hào)提供給所述半導(dǎo)體試驗(yàn)裝置的第2模式時(shí)，所述第2和第3切換端子之間導(dǎo)通；以及第2緩沖電路，其輸入節(jié)點(diǎn)連接到所述第2切換端子，在所述第2模式時(shí)，將所述第1被試驗(yàn)半導(dǎo)體裝置的輸出信號(hào)傳送給所述半導(dǎo)體試驗(yàn)裝置；所述半導(dǎo)體試驗(yàn)裝置具有第1信號(hào)發(fā)生電路，生成經(jīng)所述第1緩沖電路和所述第1切換電路提供給所述第1被試驗(yàn)半導(dǎo)體裝置的信號(hào)；測(cè)定電路，測(cè)定所述第1被試驗(yàn)半導(dǎo)體裝置的電壓-電流特性；第1測(cè)試端子；第2切換電路，在所述第1模式時(shí)耦合所述第1信號(hào)發(fā)生電路和所述第1測(cè)試端子，在第3模式時(shí)耦合所述測(cè)定電路和所述第1測(cè)試端子；以及判斷電路，基于所述第2緩沖電路的輸出信號(hào)，判斷所述第1被試驗(yàn)半導(dǎo)體裝置的輸出信號(hào)的邏輯電平；所述接口電路還具有第1開(kāi)關(guān)元件，其一電極連接到所述第1測(cè)試端子，其另一電極連接到所述第1緩沖電路的輸入節(jié)點(diǎn)，在所述第1模式時(shí)導(dǎo)通，第2開(kāi)關(guān)元件，其一電極連接到所述第1切換電路的第2切換端子，其另一電極連接到所述第1被試驗(yàn)半導(dǎo)體裝置，在所述第1模式時(shí)導(dǎo)通；以及第3開(kāi)關(guān)元件，其一電極連接到所述第1測(cè)試端子，其另一電極連接到所述第1被試驗(yàn)半導(dǎo)體裝置，在所述第3模式時(shí)導(dǎo)通。
6.如權(quán)利要求5所述的接口電路，其特征在于，所述接口電路還具有第3切換電路，所說(shuō)的第3切換電路具有連接到所述第2緩沖電路的輸出節(jié)點(diǎn)的輸入端子和連接到所述第1測(cè)試端子的輸出端子，在所述第2模式時(shí)，所述輸入端子和所述輸出端子之間導(dǎo)通；所述第2切換電路在所述第2模式時(shí)耦合所述判斷電路和所述第1測(cè)試端子。
7.如權(quán)利要求6所述的接口電路，其特征在于，所述半導(dǎo)體試驗(yàn)裝置還具有第2測(cè)試端子；以及第2信號(hào)發(fā)生電路，生成控制所述第1和第3切換電路的切換信號(hào)并提供給所述第2測(cè)試端子，所述接口電路還具有生成所述切換信號(hào)的反向信號(hào)的反相器，所述第1和第3切換電路中的某一切換電路由所述切換信號(hào)控制，另一切換電路由所述切換信號(hào)的反向信號(hào)控制。
8.如權(quán)利要求5所述的接口電路，其特征在于，所述第1和第2緩沖電路的各電壓放大系數(shù)為可控制的。
9.如權(quán)利要求8所述的接口電路，其特征在于，所述接口電路還具有根據(jù)來(lái)自所述半導(dǎo)體試驗(yàn)裝置的控制信號(hào)，控制所述第1和第2緩沖電路的各電壓放大系數(shù)的緩沖控制電路。
10.如權(quán)利要求5所述的接口電路，其特征在于，所述接口電路還耦合所述半導(dǎo)體試驗(yàn)裝置和多個(gè)第2被試驗(yàn)半導(dǎo)體裝置；所述測(cè)定電路還測(cè)定各第2被試驗(yàn)半導(dǎo)體裝置的電壓-電流特性；所述接口電路還具有多個(gè)第3緩沖電路，分別與所述多個(gè)第2被試驗(yàn)半導(dǎo)體裝置對(duì)應(yīng)設(shè)置，它們的輸入節(jié)點(diǎn)都連接到所述第1緩沖電路；多個(gè)第4開(kāi)關(guān)元件，它們的一電極分別連接到所述多個(gè)第3緩沖電路的輸出節(jié)點(diǎn)，它們的另一電極分別連接到多個(gè)被試驗(yàn)半導(dǎo)體裝置，在所述第1模式時(shí)導(dǎo)通；以及第5開(kāi)關(guān)元件，它們的一電極都連接到所述第1測(cè)試端子，它們的另一電極分別連接到所述多個(gè)第2被試驗(yàn)半導(dǎo)體裝置，在測(cè)定所述多個(gè)第2被試驗(yàn)半導(dǎo)體裝置的各電壓-電流特性的第4模式時(shí)逐個(gè)按規(guī)定時(shí)間導(dǎo)通。
11.如權(quán)利要求10所述的接口電路，其特征在于，所述第1緩沖電路、所述第2緩沖電路、所述多個(gè)第3緩沖電路的各電壓放大系數(shù)為可控制的。
12.如權(quán)利要求11所述的接口電路，其特征在于，所述接口電路還具有根據(jù)來(lái)自所述半導(dǎo)體試驗(yàn)裝置的第1控制信號(hào)，控制所述第1緩沖電路、所述第2緩沖電路以及所述多個(gè)第3緩沖電路的各電壓放大系數(shù)的緩沖控制電路。
13.如權(quán)利要求10所述的接口電路，其特征在于，所述第1～第3開(kāi)關(guān)元件、所述多個(gè)第4開(kāi)關(guān)元件以及所述多個(gè)第5開(kāi)關(guān)元件預(yù)先分成多組；所述接口電路還具有根據(jù)來(lái)自所述半導(dǎo)體試驗(yàn)裝置的第2控制信號(hào)，以組單位控制所述第1～第3開(kāi)關(guān)元件、所述多個(gè)第4開(kāi)關(guān)元件以及所述多個(gè)第5開(kāi)關(guān)元件的開(kāi)關(guān)控制電路。
全文摘要
該接口電路(20)具有n個(gè)緩沖電路(23.1～23.n)、在從測(cè)試器1向n個(gè)DUT(27.1～27.n)提供信號(hào)時(shí)，連接測(cè)試器1的外部插頭14和n個(gè)緩沖電路(23.1～23.n)的輸入節(jié)點(diǎn)，同時(shí)將n個(gè)緩沖電路(23.1～23.n)的輸出節(jié)點(diǎn)分別連接到n個(gè)DUT(27.1～27.n)，在測(cè)定n個(gè)DUT(27.1～27.n)的電壓－電流特性時(shí)，將n個(gè)DUT(27.1～27.n)逐個(gè)依次與測(cè)試器(1)的外部插頭(14)連接規(guī)定時(shí)間的開(kāi)關(guān)組(22、23.1～23.n、24.1～24.n、25.1～25.n)。從而，可以使測(cè)試器(1)的同時(shí)測(cè)試個(gè)數(shù)成為n倍，可以降低成本和提高測(cè)試精度。
文檔編號(hào)G01R31/28GK1920589SQ20061013185
公開(kāi)日2007年2月28日 申請(qǐng)日期2003年8月25日 優(yōu)先權(quán)日2002年12月17日
發(fā)明者杉本勝, 船倉(cāng)輝彥, 長(zhǎng)澤秀和 申請(qǐng)人:株式會(huì)社瑞薩科技