專利名稱：測試系統(tǒng)及其數(shù)據(jù)接口轉(zhuǎn)換裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測試系統(tǒng)及其轉(zhuǎn)換裝置，特別涉及一種提升計(jì)算機(jī)與待測試電路板之間的傳輸速度的測試系統(tǒng)及其數(shù)據(jù)接口轉(zhuǎn)換裝置。
背景技術(shù)：
隨著信息時代的來臨，藉由各種電路板的設(shè)計(jì)可創(chuàng)造出各種功能的電子產(chǎn)品，例如主機(jī)板、顯示卡及聲卡等。當(dāng)電路板被設(shè)計(jì)出來之后，設(shè)計(jì)人員必須再對電路板進(jìn)行測試以及進(jìn)行后續(xù)除錯(debug)的步驟以確保其功能的正確性。在目前的技術(shù)中，電路板內(nèi)建有RS232接口以方便與測試端溝通。
請參照圖1所示，現(xiàn)有的測試系統(tǒng)1包含一計(jì)算機(jī)11、一RS232傳輸線12及一待測試電路板13。計(jì)算機(jī)11具有一第一緩存器112，用以產(chǎn)生一測試指令111。接著通過RS232傳輸線12與待測試電路板13電性連接，以將存儲在第一緩存器112中的測試指令111輸出至待測試電路板13。然后待測試電路板13執(zhí)行測試指令111，以產(chǎn)生一測試結(jié)果131，而待測試電路板13具有一第二緩存器132，用以存儲測試結(jié)果131。最后，待測試電路13通過RS232傳輸線12將存儲在第二緩存器132中的測試結(jié)果131傳輸至計(jì)算機(jī)11，俾使開發(fā)人員得以在計(jì)算機(jī)11得知待測試電路板13是否可以正常運(yùn)作。
請參照圖2所示，現(xiàn)有的測試系統(tǒng)1更包含另一RS232傳輸線12’及一電壓轉(zhuǎn)換板14。其中RS232傳輸線12分別與計(jì)算機(jī)11及電壓轉(zhuǎn)換板14電性連接，且另一RS232傳輸線12’分別與電壓轉(zhuǎn)換板14及待測試電路板13電性連接。電壓轉(zhuǎn)換板14是用來將計(jì)算機(jī)11所輸出的測試指令111的電壓值轉(zhuǎn)換為適合輸入待測試電路板13的電壓值。例如計(jì)算機(jī)11通過RS232傳輸線12，以12V電壓值傳輸測試指令111至電壓轉(zhuǎn)換板14。接著電壓轉(zhuǎn)換板14通過RS232傳輸線12’，以5V電壓值傳輸測試指令111至待測試電路13。
另外，由于計(jì)算機(jī)11與待測試電路板13之間使用RS232傳輸接口，使得數(shù)據(jù)的傳輸速度無法有效的提升。在一般狀況下，計(jì)算機(jī)11與待測試電路板13間的RS232傳輸線12的傳輸速度為57600bps。當(dāng)測試結(jié)果131的數(shù)據(jù)量較大時，使得存儲在第二緩存器132中的測試結(jié)果131無法全部實(shí)時地傳輸回計(jì)算機(jī)11。而且在測試的過程中，第二緩存器132不斷地被測試電路板13覆寫，因而測試結(jié)果131會被其它數(shù)據(jù)覆蓋，亦無法長久地存儲在第二緩存器132。若不及時地自第二緩存器132傳送出測試結(jié)果131至計(jì)算機(jī)11，則計(jì)算機(jī)11無法取得正確完整的測試結(jié)果131，因而導(dǎo)致測試人員無法實(shí)時掌控測試結(jié)果131，同時亦無法掌握待測試電路板13的運(yùn)作情況，因而減緩產(chǎn)品開發(fā)的速度。若能提升計(jì)算機(jī)11與待測試電路板13之間的傳輸速度，便可將存儲在第二緩存器132中的測試結(jié)果131，實(shí)時地傳輸回計(jì)算機(jī)11，使計(jì)算機(jī)11有效地取得正確完整的測試結(jié)果131。
因此，如何提供一種能夠解決上述問題的測試系統(tǒng)及其數(shù)據(jù)接口轉(zhuǎn)換裝置，實(shí)屬當(dāng)前重要課題之一。

發(fā)明內(nèi)容
有鑒于上述課題，本發(fā)明的目的為提供一種可以提升計(jì)算機(jī)與待測試電路板之間的傳輸速度的測試系統(tǒng)及其數(shù)據(jù)接口轉(zhuǎn)換裝置。
緣是，為達(dá)上述目的，依本發(fā)明的數(shù)據(jù)接口轉(zhuǎn)換裝置用于連接一待測試電路板與一計(jì)算機(jī)，其中，計(jì)算機(jī)具有一周邊總線并存儲一測試數(shù)據(jù)，數(shù)據(jù)接口轉(zhuǎn)換裝置包含一第一收發(fā)電路、一緩沖電路及一第二收發(fā)電路。在本發(fā)明中，第一收發(fā)電路與周邊總線連接，以接收測試數(shù)據(jù)；緩沖電路與第一收發(fā)電路連接，以存儲測試數(shù)據(jù)；第二收發(fā)電路與緩沖電路連接，以輸出測試數(shù)據(jù)至待測試電路板，其中，第一收發(fā)電路的傳輸速率大于第二收發(fā)電路的傳輸速率。
另外，為達(dá)上述目的，本發(fā)明亦揭露一種測試系統(tǒng)包含一待測試電路板、一計(jì)算機(jī)、及一數(shù)據(jù)接口轉(zhuǎn)換裝置。在本發(fā)明中，計(jì)算機(jī)具有一周邊總線并存儲有一測試數(shù)據(jù)；數(shù)據(jù)接口轉(zhuǎn)換裝置具有一第一收發(fā)電路、一緩沖電路及一第二收發(fā)電路，其中，第一收發(fā)電路與周邊總線連接以接收測試數(shù)據(jù)，緩沖電路與第一收發(fā)電路連接以存儲測試數(shù)據(jù)，第二收發(fā)電路與緩沖電路連接以輸出測試數(shù)據(jù)至待測試電路板，其中，第一收發(fā)電路的傳輸速率大于第二收發(fā)電路的傳輸速率。
承上所述，依本發(fā)明的測試系統(tǒng)及其數(shù)據(jù)接口轉(zhuǎn)換裝置，通過周邊總線如IDE、SCSI等高速傳輸接口與計(jì)算機(jī)連接以取代現(xiàn)有技術(shù)中所使用的RS232傳輸接口，并通過待測試電路板所使用的傳輸接口(例如RS232傳輸接口)而與待測試電路板連接。因此，本發(fā)明的待測試電路板所使用的傳輸接口(例如RS232傳輸接口)只使用在第二收發(fā)電路及待測試電路板之間，而非如同現(xiàn)有技術(shù)中，計(jì)算機(jī)與待測試電路板皆使用相同的傳輸接口(例如RS232傳輸接口)，因而在計(jì)算機(jī)與待測試電路板之間，待測試電路板中傳輸接口(例如RS232傳輸接口)的傳輸路徑小于現(xiàn)有的待測試電路板中傳輸接口的傳輸路徑，因而可提升計(jì)算機(jī)與待測試電路板之間傳輸接口整體的傳輸速度。又因第一收發(fā)電路與計(jì)算機(jī)之間是周邊總線如IDE、SCSI等高速傳輸接口，其傳輸速率大于第二收發(fā)電路與待測試電路板之間的傳輸接口如RS232傳輸接口，所以第二收發(fā)電路可以實(shí)時地自緩沖電路輸出測試數(shù)據(jù)至待測試電路板，而提升計(jì)算機(jī)至待測試電路板之間整體的傳輸速率，以使測試人員可以通過計(jì)算機(jī)實(shí)時掌控待測試電路板，而且亦可通過操作結(jié)果確實(shí)地得知待測試電路板中第二緩存器的值，以利掌握待測試電路板的運(yùn)作情況，進(jìn)而加速產(chǎn)品開發(fā)的速度。


圖1為一示意圖，顯示現(xiàn)有的測試系統(tǒng)；圖2為一示意圖，顯示另一現(xiàn)有的測試系統(tǒng)；圖3為一示意圖，顯示依本發(fā)明實(shí)施例的數(shù)據(jù)接口轉(zhuǎn)換裝置；圖4為一示意圖，顯示依本發(fā)明實(shí)施例的數(shù)據(jù)接口轉(zhuǎn)換裝置；圖5A為一示意圖，顯示圖3的數(shù)據(jù)接口轉(zhuǎn)換裝置的周邊總線；以及圖5B為一示意圖，顯示圖3的數(shù)據(jù)接口轉(zhuǎn)換裝置的輸出入接口。
附圖符號說明1測試系統(tǒng)11，4計(jì)算機(jī)111 測試指令112，42 第一緩存器12，12’ RS232傳輸線13，3待測試電路板131 測試結(jié)果132，32 第二緩存器
14電壓轉(zhuǎn)換板2 數(shù)據(jù)接口轉(zhuǎn)換裝置21第一收發(fā)電路22緩沖電路221 存儲單元221a 第一先進(jìn)先出內(nèi)存221b 第二先進(jìn)先出內(nèi)存222 控制單元23第二收發(fā)電路24第一多路復(fù)用器25第二多路復(fù)用器31輸出入接口41周邊總線5 電壓轉(zhuǎn)換模塊DATA 測試數(shù)據(jù)INIT 初始化指令CMD 操作指令RUT 操作結(jié)果SEL 選擇信號FG接腳TXD 接腳RXD 接腳RTS 接腳CTS 接腳具體實(shí)施方式
以下將參照相關(guān)圖式，說明依本發(fā)明實(shí)施例的測試系統(tǒng)及其數(shù)據(jù)接口轉(zhuǎn)換裝置，其中，相同的組件將以相同的參照符號加以說明。
請參照圖3所示，依本發(fā)明的數(shù)據(jù)接口轉(zhuǎn)換裝置2用于電性連接一待測試電路板3與一計(jì)算機(jī)4，其中，數(shù)據(jù)接口轉(zhuǎn)換裝置2包含一第一收發(fā)電路21、一緩沖電路22及一第二收發(fā)電路23。在此，計(jì)算機(jī)4具有一周邊總線41及一第一緩存器42，而第一緩存器42存儲由計(jì)算機(jī)4所產(chǎn)生的一測試數(shù)據(jù)DATA。
在本實(shí)施例中，第一收發(fā)電路21與周邊總線41連接，以接收存儲在第一緩存器42中的測試數(shù)據(jù)DATA。緩沖電路22與第一收發(fā)電路21連接，以存儲測試數(shù)據(jù)DATA。另外，第二收發(fā)電路23與緩沖電路22連接，以輸出測試數(shù)據(jù)DATA至待測試電路板3，再者，周邊總線41是IDE、SCSI、1394或PIC-X等高速傳輸接口，較現(xiàn)有技術(shù)中與計(jì)算機(jī)所連接的RS232傳輸接口快。
待測試電路板3通過一輸出入接口31，輸出入接口31連接第二收發(fā)電路23以接收測試數(shù)據(jù)DATA，并執(zhí)行測試數(shù)據(jù)DATA以產(chǎn)生一操作結(jié)果RUT，并將操作結(jié)果RUT存儲在一第二緩存器32中。然后，第二收發(fā)電路23接收存儲在待測試電路板3中的第二緩存器32的操作結(jié)果RUT，并輸出至緩沖電路22存儲。最后第一收發(fā)電路21自緩沖電路22中讀取操作結(jié)果RUT，并通過周邊總線41將操作結(jié)果RUT輸出至計(jì)算機(jī)4。在本實(shí)施例中，由于周邊總線41使用IDE、SCSI、1394或PIC-X等高速傳輸接口，而輸出入接口則使用RS232傳輸接口。由于周邊總線41所使用的傳輸接口較輸出入接口31所使用的傳輸接口速度快，因而第一收發(fā)電路21的傳輸速度比第二收發(fā)電路23的傳輸速度快。
一般來說，測試數(shù)據(jù)DATA為一操作指令CMD，用來對待測試電路板3的內(nèi)部程序作寫入、抹除、讀取、顯示、呼叫或者除錯等功能，并同時產(chǎn)生相對應(yīng)的操作結(jié)果RUT以回傳至計(jì)算機(jī)4，讓測試人員及時了解測試的結(jié)果RUT。
請參照圖4所示，與圖3所示不同的是，依本發(fā)明另一實(shí)施例的數(shù)據(jù)接口轉(zhuǎn)換裝置2更包含一第一多路復(fù)用器24及一第二多路復(fù)用器25。第一多路復(fù)用器24電性連接于第一收發(fā)電路21與緩沖電路22之間，而第二多路復(fù)用器25連接于緩沖電路22與第二收發(fā)電路23之間，并與第一多路復(fù)用器24與第一收發(fā)電路21連接。
另外，數(shù)據(jù)接口轉(zhuǎn)換裝置2可依據(jù)待測試電路板所需的輸入電壓值不同，而對應(yīng)地與一電壓轉(zhuǎn)換模塊5搭配應(yīng)用。在此，電壓轉(zhuǎn)換模塊5將計(jì)算機(jī)4所輸出的測試數(shù)據(jù)DATA的電壓值轉(zhuǎn)換為適合輸入待測試電路板3的電壓值。第二收發(fā)電路23連接于一電壓轉(zhuǎn)換模塊5的一側(cè)，待測試電路板3連接于電壓轉(zhuǎn)換模塊5的另一側(cè)，電壓轉(zhuǎn)換模塊5提供數(shù)據(jù)接口轉(zhuǎn)換裝置2及待測試電路板3之間的電壓電平轉(zhuǎn)換。在本實(shí)施例中，第二收發(fā)電路23及待測試電路板3依循RS232通信協(xié)議，以12V電壓值傳輸測試數(shù)據(jù)DATA至電壓轉(zhuǎn)換模塊5，接著電壓轉(zhuǎn)換模塊5以5V電壓值傳輸測試數(shù)據(jù)DATA至待測試電路板3。
在本實(shí)施例中，計(jì)算機(jī)4通過周邊總線41與各類外圍設(shè)備連接。計(jì)算機(jī)4、周邊總線41及第一收發(fā)電路21可依循IDE、SCSI、1394或PCI-X通信協(xié)議傳輸測試數(shù)據(jù)DATA，且第二收發(fā)電路23及待測試電路板3可依循RS232通信協(xié)議傳輸測試數(shù)據(jù)DATA。
另外，計(jì)算機(jī)4的周邊總線41及第一收發(fā)電路21依循IDE通信協(xié)議傳輸測試數(shù)據(jù)DATA，其中IDE接口接腳請參照圖5A所示，IDE總線具有40個接腳，其中第3至18接腳是數(shù)據(jù)接腳，第23、24接腳控制數(shù)據(jù)傳送的方向，第25接腳控制數(shù)據(jù)是否由第一收發(fā)電路21接收數(shù)據(jù)，第33、35、36接腳決定所接收數(shù)據(jù)所存放的地址等。
第二收發(fā)電路23及待測試電路板3依循RS232通信協(xié)議傳輸測試數(shù)據(jù)DATA，其中，RS232接口接腳請參照圖如圖5B所示。RS232界面可為25接腳類型或9接腳類型，在此以25接腳類型為例，并針對其中部分接腳的功能加以說明。接腳FG是外殼用接地，并與待測試電路板3中的接地端連接，接腳TXD用以發(fā)送數(shù)據(jù)，接腳RXD用以接收數(shù)據(jù)，接腳TXD與接腳RXD實(shí)現(xiàn)雙向數(shù)據(jù)傳輸。另外，接腳RTS用以輸出發(fā)送要求(request to send)，接腳CTS用以輸出是發(fā)送許可(clear to send)，接腳RTS與接腳CTS可控制數(shù)據(jù)傳輸?shù)姆较蚺c作動。
計(jì)算機(jī)4與數(shù)據(jù)接口轉(zhuǎn)換裝置2若以IDE接口傳輸則傳輸速度可達(dá)1388800bps，此時，數(shù)據(jù)接口轉(zhuǎn)換裝置2與待測試電路板3之間的RS232接口傳輸速度會由57600bps被提升至115200bps，此速度遠(yuǎn)高于現(xiàn)有計(jì)算機(jī)11與待測試電路板13之間的傳輸速度。當(dāng)數(shù)據(jù)接口轉(zhuǎn)換裝置2使用IDE接口傳輸數(shù)據(jù)，以讓數(shù)據(jù)接口轉(zhuǎn)換裝置2與待測試電路板3之間的RS232接口傳輸速度加快。
再者，緩沖電路22包含存儲單元221及控制單元222，且存儲單元221包含一第一先進(jìn)先出內(nèi)存(input first output，F(xiàn)IFO)221a及一第二先進(jìn)先出內(nèi)存221b，其中第一先進(jìn)先出內(nèi)存221a用來存儲測試數(shù)據(jù)DATA，且第二先進(jìn)先出內(nèi)存用221b來存儲操作結(jié)果RUT。另外，控制單元222與第二收發(fā)電路23及存儲單元221電性連接，其將存儲在第一先進(jìn)先出內(nèi)存221a的測試數(shù)據(jù)DATA輸出至第二收發(fā)電路23，或是將操作結(jié)果RUT輸入至第二先進(jìn)先出內(nèi)存221b存儲，因此使緩沖電路22可以有效地分配數(shù)據(jù)的輸出入。
為使本發(fā)明更加清楚，以下將列舉一個例子，以說明計(jì)算機(jī)4如何利用數(shù)據(jù)接口轉(zhuǎn)換裝置2測試待測試電路板3。
首先，計(jì)算機(jī)4產(chǎn)生一初始化指令I(lǐng)NIT以初始化數(shù)據(jù)接口轉(zhuǎn)換裝置2。在此，第一收發(fā)電路21與周邊總線41電性連接以接收初始化指令I(lǐng)NIT，產(chǎn)生一選擇信號SEL，并將選擇信號SEL設(shè)定為1。第一多路復(fù)用器21與第二多路復(fù)用器23接收選擇信號SEL，以將初始化指令I(lǐng)NIT自第一收發(fā)電路21傳送至第二收發(fā)電路23。初始化指令I(lǐng)NIT初始化第二收發(fā)電路23，其設(shè)定第二收發(fā)電路23的傳輸速率以及傳輸模式，以使第二收發(fā)電路23與待測試電路板3可以正常運(yùn)作將第二收發(fā)電路23初始化后，計(jì)算機(jī)4控制第一收發(fā)電路21將選擇信號SEL設(shè)定為0，接著，第一多路復(fù)用器24依據(jù)選擇信號SEL，自第一收發(fā)電路21傳送操作指令CMD(測試數(shù)據(jù)DATA)至緩沖電路22中的第一先進(jìn)先出內(nèi)存(input first output，F(xiàn)IFO)221a，而第二多路復(fù)用器25依據(jù)選擇信號SEL，以通過控制單元222自第一先進(jìn)先出內(nèi)存(input first output，F(xiàn)IFO)221a傳送操作指令CMD(測試數(shù)據(jù)DATA)至第二收發(fā)電路23。
然后，電壓轉(zhuǎn)換模塊5將第二收發(fā)電路23所輸出電壓值12V的操作指令CMD轉(zhuǎn)換為電壓值5V的操作指令CMD，并傳輸至待測試電路板3。接著，測試電路板3依據(jù)操作指令CMD產(chǎn)生操作結(jié)果RUT，并通過電壓轉(zhuǎn)換電路5、第二收發(fā)電路23、第二多路復(fù)用器25、控制單元222至第二先進(jìn)先出內(nèi)存221b存儲，最后再由計(jì)算機(jī)4通過周邊總線41由第一收發(fā)電路21接收操作結(jié)果RUT。
綜上所述，依本發(fā)明的測試系統(tǒng)及其數(shù)據(jù)接口轉(zhuǎn)換裝置，通過周邊總線如IDE、SCSI等高速傳輸接口與計(jì)算機(jī)電性連接，以取代現(xiàn)有技術(shù)中所使用的RS232傳輸接口。并通過待測試電路板所使用的傳輸接口(如RS232傳輸接口)而與待測試電路板電性連接。因此，本發(fā)明的待測試電路板所使用的傳輸接口(例如RS232傳輸接口)只使用在第二收發(fā)電路及待測試電路板之間，而非如同現(xiàn)有技術(shù)中，計(jì)算機(jī)與待測試電路板皆使用相同的傳輸接口(例如RS232傳輸接口)。因而在計(jì)算機(jī)與待測試電路板之間，待測試電路板中傳輸接口(例如RS232傳輸接口)的傳輸路徑小于現(xiàn)有的待測試電路板中傳輸接口的傳輸路徑，因而可提升計(jì)算機(jī)與待測試電路板之間傳輸接口整體的傳輸速度。又因第一收發(fā)電路與計(jì)算機(jī)之間是周邊總線如IDE、SCSI等高速傳輸接口，其傳輸速率大于第二收發(fā)電路與待測試電路板之間的傳輸接口如RS232傳輸接口快，所以第二收發(fā)電路可以實(shí)時地自緩沖電路輸出測試數(shù)據(jù)至待測試電路板，并可自待測試電路板接收操作結(jié)果至緩沖電路存儲，因此，避免現(xiàn)有存儲在第二緩存器中的測試結(jié)果無法全部實(shí)時地傳輸回計(jì)算機(jī)時，第二緩存器不斷地被測試電路板覆寫的問題，進(jìn)而提升計(jì)算機(jī)至待測試電路板之間整體的傳輸速率。俾使測試人員可以通過計(jì)算機(jī)實(shí)時掌控待測試電路板，而且亦可通過操作結(jié)果確實(shí)地得知待測試電路板中第二緩存器的值，以利掌握待測試電路板的運(yùn)作情況，進(jìn)而加速產(chǎn)品開發(fā)的速度。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發(fā)明的精神與范疇，而對其進(jìn)行的等效修改或變更，均應(yīng)包含在后附的申請專利范圍中。
權(quán)利要求
1.一種數(shù)據(jù)接口轉(zhuǎn)換裝置，用于連接一待測試電路板與一計(jì)算機(jī)，該數(shù)據(jù)接口轉(zhuǎn)換裝置包含一第一收發(fā)電路，與該計(jì)算機(jī)的一周邊總線連接，以接收該測試數(shù)據(jù)；一緩沖電路，與該第一收發(fā)電路連接，以存儲該測試數(shù)據(jù)；以及一第二收發(fā)電路，與該緩沖電路連接，并藉由一輸出入接口輸出該測試數(shù)據(jù)至與該輸出入接口連接的該待測試電路板，其中，該周邊總線與輸出入接口的傳輸接口不同，以讓該第一收發(fā)電路的傳輸速率大于該第二收發(fā)電路的傳輸速率。
2.如權(quán)利要求1所述的數(shù)據(jù)接口轉(zhuǎn)換裝置，其中，該緩沖電路包含一存儲單元，與該第一收發(fā)電路連接，以存儲該測試數(shù)據(jù)；以及一控制單元，與該存儲單元連接，以控制輸出該測試數(shù)據(jù)至該第二收發(fā)電路。
3.如權(quán)利要求1所述的數(shù)據(jù)接口轉(zhuǎn)換裝置，其中，該第二收發(fā)電路連接于一電壓轉(zhuǎn)換模塊的一側(cè)，該待測試電路板連接于該電壓轉(zhuǎn)換模塊的另一側(cè)，該電壓轉(zhuǎn)換模塊提供該數(shù)據(jù)接口轉(zhuǎn)換裝置及該待測試電路板之間的電壓電平轉(zhuǎn)換。
4.如權(quán)利要求1所述的數(shù)據(jù)接口轉(zhuǎn)換裝置，其中，該計(jì)算機(jī)產(chǎn)生一初始化指令，該第一收發(fā)電路經(jīng)由該周邊總線接收該初始化指令并產(chǎn)生一選擇信號，該數(shù)據(jù)接口轉(zhuǎn)換裝置更包含一第一多路復(fù)用器，連接于該第一收發(fā)電路與該緩沖電路之間；以及一第二多路復(fù)用器，連接于該緩沖電路與該第二收發(fā)電路之間，并與該第一多路復(fù)用器與該第一收發(fā)電路連接；其中，該第一多路復(fù)用器與該第二多路復(fù)用器接收該選擇信號，以將該初始化指令自該第一收發(fā)電路傳送至該第二收發(fā)電路，該初始化指令初始化該第二收發(fā)電路。
5.如權(quán)利要求4所述的數(shù)據(jù)接口轉(zhuǎn)換裝置，其中，該第一多路復(fù)用器依據(jù)該選擇信號，以自該第一收發(fā)電路傳送該測試數(shù)據(jù)至該緩沖電路，該第二多路復(fù)用器依據(jù)該選擇信號以自該緩沖電路傳送該測試數(shù)據(jù)至該第二收發(fā)電路。
6.如權(quán)利要求1所述的數(shù)據(jù)接口轉(zhuǎn)換裝置，其中，該測試數(shù)據(jù)具有一操作指令，該待測試電路板與該第二收發(fā)電路電性連接，以接收該操作指令，并執(zhí)行該操作指令以產(chǎn)生一操作結(jié)果。
7.一種測試系統(tǒng)，包含一待測試電路板；一計(jì)算機(jī)，具有一周邊總線并存儲有一測試數(shù)據(jù)；以及一數(shù)據(jù)接口轉(zhuǎn)換裝置，具有一第一收發(fā)電路、一緩沖電路及一第二收發(fā)電路，其中，該第一收發(fā)電路與該計(jì)算機(jī)的該周邊總線連接，以接收該測試數(shù)據(jù)，該緩沖電路與該第一收發(fā)電路連接，以存儲該測試數(shù)據(jù)，而該第二收發(fā)電路與該緩沖電路連接，以藉由一輸出入接口輸出該測試數(shù)據(jù)至該待測試電路板，其中，該周邊總線與輸出入接口不同，以讓該第一收發(fā)電路的傳輸速率大于該第二收發(fā)電路的傳輸速率。
8.如權(quán)利要求7所述的測試系統(tǒng)，其中，該緩沖電路包含一存儲單元，與該第一收發(fā)電路連接，以存儲該測試數(shù)據(jù)；以及一控制單元，與該存儲模塊連接，以控制輸出該測試數(shù)據(jù)至該第二收發(fā)電路。
9.如權(quán)利要求7所述的測試系統(tǒng)，更包含一電壓轉(zhuǎn)換模塊，連接于該第二收發(fā)電路及該待測試電路板之間以提供該數(shù)據(jù)接口轉(zhuǎn)換裝置及該待測試電路板之間的電壓電平轉(zhuǎn)換。
10.如權(quán)利要求7所述的測試系統(tǒng)，其中，該計(jì)算機(jī)產(chǎn)生一初始化指令，該第一收發(fā)電路與該周邊總線電性連接以接收該初始化指令并產(chǎn)生一選擇信號，該數(shù)據(jù)接口轉(zhuǎn)換裝置更包含一第一多路復(fù)用器，連接于該第一收發(fā)電路與該緩沖電路之間；以及一第二多路復(fù)用器，連接于該緩沖電路與該第二收發(fā)電路之間，并與該第一多路復(fù)用器與該第一收發(fā)電路電性連接；其中，該第一多路復(fù)用器與該第二多路復(fù)用器接收該選擇信號以將該初始化指令自該第一收發(fā)電路傳送至該第二收發(fā)電路，該初始化指令初始化該第二收發(fā)電路。
全文摘要
一種數(shù)據(jù)接口轉(zhuǎn)換裝置，用于連接一待測試電路板與一計(jì)算機(jī)，計(jì)算機(jī)具有一周邊總線并存儲有一測試數(shù)據(jù)，數(shù)據(jù)接口轉(zhuǎn)換裝置包含一第一收發(fā)電路、一緩沖電路及一第二收發(fā)電路。第一收發(fā)電路與周邊總線連接以接收測試數(shù)據(jù)。緩沖電路與第一收發(fā)電路連接以存儲測試數(shù)據(jù)。第二收發(fā)電路與緩沖電路連接以輸出測試數(shù)據(jù)至待測試電路板，其中第一收發(fā)電路的傳輸速率大于第二收發(fā)電路的傳輸速率。
文檔編號G01R31/28GK1851477SQ200610084279
公開日2006年10月25日 申請日期2006年5月30日 優(yōu)先權(quán)日2006年5月30日
發(fā)明者練秀佾 申請人:威盛電子股份有限公司