專利名稱：有源矩陣tft陣列的測(cè)定方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于有源矩陣顯示面板的TFT(薄膜晶體管)陣列保持特性的測(cè)定方法。
背景技術(shù)：
通過(guò)液晶或電致發(fā)光(以下表示為EL。眾所周知有例如有機(jī)EL等EL元件)的有源矩陣顯示面板的測(cè)試中，對(duì)各像素電路在面板上形成為矩陣狀的TFT陣列進(jìn)行稱為陣列測(cè)試的針對(duì)各像素的電路測(cè)試。該陣列測(cè)試中使用的TFT陣列，在本說(shuō)明書(shū)中可以是形成液晶或EL等之前的狀態(tài)，并且也包含形成該等后的狀態(tài)。一般而言，優(yōu)選在高價(jià)像素形成前除去不合格產(chǎn)品，故而降低制造成本。
該等顯示面板的TFT陣列的各像素電路大致包含對(duì)像素進(jìn)行選擇的像素選擇晶體管，儲(chǔ)存供給至像素的電壓的保持電容，以及根據(jù)供給電壓而驅(qū)動(dòng)像素的像素驅(qū)動(dòng)部。
陣列測(cè)試之測(cè)試之一中，有檢測(cè)該保持電容保持特性的測(cè)試。此是將特定的電荷寫(xiě)入保持電容中，并經(jīng)過(guò)特定的保持時(shí)間(一般而言，多為幀時(shí)間為16.7ms)后，讀取剩余電荷的測(cè)試。在專利文獻(xiàn)1的圖13、14，段落49至55中，關(guān)于有源矩陣液晶，表示有在關(guān)于液晶TFT陣列的保持特性測(cè)試中，縮短測(cè)定時(shí)間的算法。
另一方面，至于近年來(lái)的有源矩陣液晶，如非專利文獻(xiàn)1中所揭示，有在TFT陣列的水平或垂直移位寄存器上設(shè)置對(duì)應(yīng)于雙方向的移動(dòng)方向的移位寄存器的有源矩陣液晶。
專利文獻(xiàn)1日本專利特開(kāi)平7-5408號(hào)公報(bào)，圖13、圖14，段落49至55
非專利文獻(xiàn)SONY，LCX028BMT(4.6cm(1.8-英寸)黑與白LCD面板)數(shù)據(jù)表[發(fā)明所欲解決的問(wèn)題]基于專利文獻(xiàn)1圖13中所揭示的測(cè)試方法，對(duì)于具備對(duì)像素選擇用移位寄存器進(jìn)行控制的控制線的有源矩陣顯示面板的TFT陣列，若考察本發(fā)明者設(shè)想的保持電容的測(cè)試方法，則成為如下。
并且，此處與專利文獻(xiàn)1相同，將向保持電容進(jìn)行寫(xiě)入的時(shí)間Tw與進(jìn)行讀取的時(shí)間Tr作為相等的τ而進(jìn)行考察。
圖10中，如本發(fā)明者設(shè)想的一般測(cè)試裝置1300的方塊圖所示，TFT陣列1302中具備對(duì)數(shù)據(jù)線進(jìn)行選擇的H移位寄存器(水平方向移位寄存器)1340、及對(duì)柵極線進(jìn)行選擇的V移位寄存器(垂直方向移位寄存器)1342，由此，對(duì)像素(以1356、1358、1360為代表表示)進(jìn)行選擇并加以測(cè)試。在兩個(gè)移位寄存器上設(shè)有時(shí)鐘端子(CLK_H 1328、CLK_V 1348)及脈沖輸入端子(Start_H 1330、Start_V 1346)，由此進(jìn)行移位操作。在V移位寄存器上連接有啟動(dòng)端子(ENB_V)。在H移位寄存器中，電荷計(jì)Q 1310及可變電壓源1322串列連接到電源端子1324上。
然而，為使業(yè)者可容易地理解，在專利文獻(xiàn)1圖13的測(cè)定方法中，因必須使進(jìn)行寫(xiě)入與進(jìn)行讀取的像素的保持時(shí)間Th對(duì)于任何像素都相等，所以必須使Tw與Tr相等。
其次，使用圖11的時(shí)序圖對(duì)本發(fā)明者設(shè)想的圖10所示的測(cè)試裝置的測(cè)定方法加以說(shuō)明。并且，此測(cè)試方法是將所有像素分割為復(fù)數(shù)個(gè)像素組，并將針對(duì)各像素組進(jìn)行測(cè)試作為順序。此處，著眼于第j像素組加以說(shuō)明。對(duì)于第1像素Pj，1的保持電容，從時(shí)刻t10到寫(xiě)入時(shí)間W(即，專利文獻(xiàn)1的圖13的Tw)為止進(jìn)行寫(xiě)入即充電后，從經(jīng)過(guò)保持時(shí)間H(即，專利文獻(xiàn)1的圖13的Th)后的時(shí)刻t13到讀取時(shí)間R為止進(jìn)行電荷之讀取即進(jìn)行測(cè)定。此處，A1是為確保各像素的保持時(shí)間H，而根據(jù)寫(xiě)入時(shí)間W與讀取時(shí)間R的差所得出的進(jìn)行寫(xiě)入時(shí)的等待時(shí)間。
圖11所示的方法中，各像素組的像素?cái)?shù)量N根據(jù)保持時(shí)間H與讀取時(shí)間R的關(guān)系，最大為N＝H/R個(gè)。并且，像素組的數(shù)量總共是M個(gè)。
并且，以下，在本說(shuō)明書(shū)中用Pi，j表示第j像素組的第i像素。所謂像素組，是表示集中為1組的所測(cè)定的像素。
并且，所謂圖11中的A3，是以保持時(shí)間H與讀取時(shí)間R的關(guān)系成為分?jǐn)?shù)的等待時(shí)間。
若將其應(yīng)用到圖10中，則是將數(shù)據(jù)線Dm設(shè)定到寫(xiě)入電壓Vw中，并按照像素1356、1358、1360…的順序，自上而下對(duì)N個(gè)像素進(jìn)行寫(xiě)入，其次，將數(shù)據(jù)線Dm設(shè)定到讀取電壓Vr中，并按照像素1356、1358、1360…的順序，自上而下對(duì)經(jīng)過(guò)保持時(shí)間H的像素進(jìn)行讀取，并且對(duì)保持測(cè)定進(jìn)行檢查的過(guò)程。
此處，因TFT陣列中內(nèi)部具有的電路，所以有可能存在各種浮動(dòng)電容之問(wèn)題。尤其對(duì)于存在于數(shù)據(jù)線與其他各種信號(hào)線之間的浮動(dòng)電容，當(dāng)結(jié)束第N個(gè)的寫(xiě)入時(shí)，該等浮動(dòng)電容中儲(chǔ)存的電荷，可能在下一個(gè)讀取動(dòng)作中對(duì)像素進(jìn)行最初測(cè)定時(shí)，產(chǎn)生對(duì)測(cè)定值造成誤差的影響。
因此，本發(fā)明所預(yù)解決的課題即提供一種測(cè)試方法，其在TFT陣列保持電容的保持特性測(cè)試中，降低進(jìn)行寫(xiě)入時(shí)浮動(dòng)電容中儲(chǔ)存的電荷對(duì)讀取時(shí)的測(cè)定值產(chǎn)生的影響。
并且，本發(fā)明所預(yù)解決的另一課系提供一種測(cè)試方法，其通過(guò)在進(jìn)行讀取測(cè)定前進(jìn)行將寫(xiě)入時(shí)儲(chǔ)存于浮動(dòng)電容的電荷的影響消除的操作，而降低對(duì)讀取時(shí)的測(cè)定值的影響。本發(fā)明亦提供一種測(cè)試方法，其在并未大幅改變先前的TFT陣列保持電容的保持特性測(cè)試的前提下，可在讀取時(shí)進(jìn)行高精度測(cè)定。
并且，本發(fā)明所預(yù)解決的另一課系提供一種測(cè)試方法，其在并未大幅改變先前TFT陣列保持電容的保持特性測(cè)試的前提下，可在讀取時(shí)進(jìn)行高精度測(cè)定。
本發(fā)明的上述目的通過(guò)將權(quán)利要求范圍中獨(dú)立項(xiàng)所揭示的特征進(jìn)行組合而達(dá)成。并且，附屬項(xiàng)規(guī)定本發(fā)明的更有利的具體例。
發(fā)明內(nèi)容
本發(fā)明的包含具備保持電容的復(fù)數(shù)個(gè)像素電路的有源矩陣TFT陣列的保持特性測(cè)定方法的第1形態(tài)是此復(fù)數(shù)個(gè)像素電路各自具備保持電容，開(kāi)關(guān)用晶體管，其用以將數(shù)據(jù)線連接到保持電容，及柵極線，其對(duì)開(kāi)關(guān)用晶體管的開(kāi)關(guān)動(dòng)作進(jìn)行控制，且該等復(fù)數(shù)個(gè)像素電路中至少具備第1與第2像素電路，并且此測(cè)試方法包含如下步驟向第1像素電路的保持電容充電，其次向第2像素電路的保持電容充電，進(jìn)而進(jìn)行消除影響的操作，并對(duì)充電后經(jīng)過(guò)特定保持時(shí)間的上述第1與第2像素電路保持電容的電荷進(jìn)行測(cè)定。
本發(fā)明的測(cè)定方法中，進(jìn)而復(fù)數(shù)個(gè)像素電路含有第3像素電路，消除影響的操作包含如下形態(tài)對(duì)第3像素電路的數(shù)據(jù)線及柵極線進(jìn)行選擇的步驟；進(jìn)而對(duì)第3像素電路保持電容的電荷進(jìn)行測(cè)定的步驟；對(duì)連接到復(fù)數(shù)個(gè)像素電路上的柵極線所連接的移位寄存器進(jìn)行操作，并將邏輯接通付與啟動(dòng)端子，并不對(duì)任何柵極線進(jìn)行選擇。
本發(fā)明的測(cè)定方法進(jìn)而包含具有如下特征的形態(tài)第1及第2像素連接到第1數(shù)據(jù)線；在第1數(shù)據(jù)線上進(jìn)而連接第3像素；第2及第3像素相互鄰接于第1像素。
本發(fā)明的包含具備保持電容的復(fù)數(shù)個(gè)像素電路的有源矩陣TFT陣列的保持特性測(cè)定方法的進(jìn)而其他形態(tài)是各復(fù)數(shù)個(gè)像素電路具備保持電容，開(kāi)關(guān)用晶體管，其用以將數(shù)據(jù)線連接至保持電容，及柵極線，其對(duì)開(kāi)關(guān)用晶體管的開(kāi)關(guān)動(dòng)作進(jìn)行控制，且復(fù)數(shù)個(gè)像素電路具備至少含有第1與第2像素電路的第1像素組，及不包含于第1像素組的第3像素電路，進(jìn)而此測(cè)定方法包含如下步驟依次向第1像素組所含有的各像素電路的保持電容進(jìn)行充電，對(duì)第3像素電路進(jìn)行消除影響的操作，并依次對(duì)上述第1像素組所含有的各像素電路保持電容的電荷進(jìn)行測(cè)定，進(jìn)而，含有第1像素組所含有的所有像素電路及第3像素電路與第1數(shù)據(jù)線相連的形態(tài)。
通過(guò)使用本發(fā)明，在有源矩陣顯示面板TFT陣列中，可在短時(shí)間內(nèi)簡(jiǎn)單地消除進(jìn)行寫(xiě)入時(shí)儲(chǔ)存于浮動(dòng)電容的電荷對(duì)進(jìn)行讀取時(shí)測(cè)定值的影響。
圖1是本發(fā)明測(cè)試電路的方塊圖。
圖2(A)至(C)是說(shuō)明本發(fā)明中作為測(cè)試對(duì)象的像素電路的方塊圖。
圖3是說(shuō)明本發(fā)明的測(cè)試的時(shí)序圖。
圖4是用以說(shuō)明圖3所示測(cè)試順序的模式圖。
圖5是說(shuō)明本發(fā)明實(shí)施例之一的流程圖。
圖6是詳細(xì)說(shuō)明圖5流程圖的一部分的流程圖。
圖7是詳細(xì)說(shuō)明圖5流程圖的一部分的流程圖。
圖8是說(shuō)明本發(fā)明實(shí)施例之一中，像素組選擇方法等的模式圖。
圖9是說(shuō)明本發(fā)明其他實(shí)施例的流程圖。
圖10是先前技術(shù)的測(cè)試方法中的測(cè)試裝置的方塊圖。
圖11是說(shuō)明基于先前技術(shù)的測(cè)試方法的時(shí)序圖。
(15項(xiàng))100TFT陣列測(cè)定裝置102TFT陣列110電荷計(jì)122可變電壓源124數(shù)據(jù)端子126、150 移位方向端子128、148 時(shí)鐘信號(hào)端子130、146 脈沖輸入端子
140 H移位寄存器142 V移位寄存器149 啟動(dòng)端子152 柵極線154 數(shù)據(jù)線156、158、160 像素電路162、164 連接線具體實(shí)施方式
以下使用圖1至圖8對(duì)用以實(shí)施本發(fā)明的最佳形態(tài)加以說(shuō)明。
圖1是表示本發(fā)明的TFT陣列測(cè)定裝置100的方塊圖。
并且，在以下說(shuō)明中，將TFT陣列的各像素電路僅稱為“像素”。
TFT陣列102具有復(fù)數(shù)個(gè)像素(代表性地對(duì)其一部分付與參照序號(hào)156、158、160)，并通過(guò)V移位寄存器142對(duì)柵極線152進(jìn)行選擇，或通過(guò)H移位寄存器140對(duì)數(shù)據(jù)線進(jìn)行選擇，從而將由數(shù)據(jù)線規(guī)定的電壓寫(xiě)入特定像素內(nèi)。在H移位寄存器140及V移位寄存器142中分別具備作為時(shí)鐘信號(hào)端子的CLK_H(128)、CLK_V(148)，脈沖輸入端子Start_H(130)、Start_V(146)，移位方向端子Dir_H(126)、Dir_V(150)，及啟動(dòng)端子ENB_V(149)。
H移位寄存器140使付與脈沖輸入端子Start_H(130)的邏輯高信號(hào)，以相當(dāng)于付與時(shí)鐘端子CLK_H(128)的時(shí)鐘信號(hào)的數(shù)量，向由Dir_H端子126所指定的方向移動(dòng)，并且使付與數(shù)據(jù)端子124的信號(hào)在數(shù)據(jù)線154內(nèi)輸入到所期望的數(shù)據(jù)線上。此處，未經(jīng)選擇的數(shù)據(jù)線一般處于開(kāi)放狀態(tài)或使其他電位短路的狀態(tài)。
并且，在H移位寄存器中，也可具備啟動(dòng)端子，并且在此情形下，僅當(dāng)啟動(dòng)端子處于邏輯高時(shí)，將付與數(shù)據(jù)端子124的信號(hào)輸出到所期望的數(shù)據(jù)線上。
其次，V移位寄存器142使付與脈沖輸入端子Start_V(146)的邏輯高信號(hào)，以相當(dāng)于付與時(shí)鐘端子CLK_V(148)的時(shí)鐘信號(hào)的數(shù)量，向由Dir_V端子150所指定的方向移動(dòng)，并且僅當(dāng)將邏輯高信號(hào)付與啟動(dòng)端子ENB_V(149)時(shí)，在柵極線152內(nèi)，使接通電壓Von輸入到所期望的柵極線上。
另一方面，斷開(kāi)電壓Voff輸入到與未經(jīng)選擇的移位寄存器相連的柵極線上。
并且，在V移位寄存器中，也可不具備啟動(dòng)端子ENB_V(149)，在此情形下，僅通過(guò)對(duì)移位寄存器進(jìn)行選擇而使接通電壓Von輸出到所期望的柵極線上。
在H移位寄存器140的電源端子124中，串列連接有用以將電壓施加到經(jīng)選擇的數(shù)據(jù)線上的可變電壓源122，及對(duì)通過(guò)數(shù)據(jù)線而移動(dòng)的電荷量進(jìn)行測(cè)定的電荷計(jì)110。
TFT陣列102的各像素，例如如像素158中所示，分別通過(guò)特定的柵極線(在像素158的情形下是Gn)與線162而連接，同樣地通過(guò)特定的數(shù)據(jù)線(在像素158的情形下是Dm)與線164而連接。
并且，只要未加以特別限定，在本說(shuō)明書(shū)中，所謂向像素或保持電容進(jìn)行“寫(xiě)入”是指向此像素的保持電容進(jìn)行“充電”，并且所謂從像素或保持電容進(jìn)行“讀取”是指從此像素的保持電容進(jìn)行“放電，并測(cè)定此電荷量”。
本發(fā)明的測(cè)試中所使用的TFT陣列102是液晶或EL用顯示面板，并且可使用液晶或EL形成前的顯示面板。另外，本發(fā)明也可使用液晶或EL形成后的顯示面板。
各像素的結(jié)構(gòu)無(wú)論是液晶顯示元件還是EL顯示元件如圖2(A)所示，具有像素選擇晶體管Q1(182)，其分別將柵極與源極連接到柵極線Gn(152)與數(shù)據(jù)線Dm(154)上；保持電容C1(184)，其與此漏極端子連接，并于與共用電源V1(188)之間保存晶體管Q1的輸出電壓；以及像素驅(qū)動(dòng)電路186，其同樣與此漏極連接。
在液晶顯示面板的情形下，如圖2(B)所示，在像素驅(qū)動(dòng)電路中，僅存在用以形成液晶的ITO電極用端子190。
在EL用顯示面板的情形下，如圖2(C)所示，在像素驅(qū)動(dòng)電路186中，具備電流驅(qū)動(dòng)用晶體管Q2(192)，ITO電極用端子194，及EL驅(qū)動(dòng)用電源V2(196)。在ITO電極用端子194上形成EL，在其前端連接一些信號(hào)線。并且，希望注意的是在ITO電極用端子194上是否形成EL對(duì)保持電容的特性測(cè)定不產(chǎn)生影響。
其次，使用圖3對(duì)本發(fā)明的測(cè)定算法加以說(shuō)明。并且，在本說(shuō)明書(shū)中，將第j像素組的第i像素表示為Pj，i，將此像素的柵極線表示為Gj，i，并將此像素的數(shù)據(jù)線表示為Dj，i。并且，將像素組的像素?cái)?shù)量S設(shè)為S＝N-1個(gè)，并通過(guò)N＝H/R來(lái)確定N。并且，將所有像素組的數(shù)量設(shè)為T。
首先，著眼于本發(fā)明第j像素組的第1像素Pj，1的保持電容，并在時(shí)刻t0時(shí)開(kāi)始寫(xiě)入。其次，在經(jīng)過(guò)寫(xiě)入時(shí)間W后的時(shí)刻t1時(shí)等待作為寫(xiě)入時(shí)間與讀取時(shí)間差的等待時(shí)間A1。其次，在時(shí)刻t2時(shí)對(duì)第j像素組的第2像素Pj，2開(kāi)始寫(xiě)入，其后，等待等待時(shí)間A1。如此，對(duì)S-1個(gè)即N-2個(gè)像素進(jìn)行寫(xiě)入，并等待等待時(shí)間A1。其次，對(duì)第S個(gè)即N-1個(gè)像素進(jìn)行寫(xiě)入，并從時(shí)刻t3開(kāi)始等待等待時(shí)間A2。等待時(shí)間A2根據(jù)與虛設(shè)讀取所耗費(fèi)的時(shí)間Rx的關(guān)系而定為像素Pj，1的保持電容可保持保持時(shí)間H。
其次，在一系列寫(xiě)入順序的最后，作為用以消除儲(chǔ)存在浮動(dòng)電容中電荷的一部分影響或全部影響的消除影響的操作，從時(shí)刻t4開(kāi)始進(jìn)行虛設(shè)讀取Rx。此虛設(shè)的讀取是針對(duì)第j像素組以外的像素進(jìn)行，并且優(yōu)選的是第j像素組的第1像素與數(shù)據(jù)線相同，且相鄰(此例中是位于像素Pj，1上方的像素)的像素則較為理想。此消除影響的操作，即，虛設(shè)的讀取中，實(shí)際上可以對(duì)像素的讀取進(jìn)行操作，進(jìn)而通過(guò)電荷計(jì)對(duì)從像素保持電容放出的電荷進(jìn)行測(cè)試，也可以僅單獨(dú)地將讀取電壓Vr付與連接到像素的數(shù)據(jù)線上，并將接通電壓設(shè)定到與此像素相連的柵極線上，而不通過(guò)電荷計(jì)進(jìn)行測(cè)定。在后者的情形下，例如通過(guò)關(guān)閉電荷計(jì)所具備的復(fù)位電路等眾所周知的方法，可使數(shù)據(jù)線中流出的電荷的移動(dòng)繞過(guò)電荷計(jì)，從而避免對(duì)電荷計(jì)產(chǎn)生影響。
其次，從已經(jīng)過(guò)虛設(shè)的讀取時(shí)間Rx的時(shí)刻t5開(kāi)始對(duì)第j像素組的第1像素Pj，1進(jìn)行讀取，其后，依次到第S像素為止進(jìn)行讀取，并成為時(shí)刻t7。
若如此，則因即使對(duì)S個(gè)像素進(jìn)行寫(xiě)入進(jìn)而電荷儲(chǔ)存到浮動(dòng)電容中，也可以在對(duì)S個(gè)像素進(jìn)行讀取前，立即進(jìn)行作為消除此影響操作的虛設(shè)讀取的操作，所以可降低儲(chǔ)存在浮動(dòng)電容中的電荷對(duì)測(cè)定值產(chǎn)生的影響。此處，進(jìn)行虛設(shè)讀取的像素連接到與S個(gè)讀取像素的最初一個(gè)相同的數(shù)據(jù)線上，并且此像素位于最近位置則較為理想。希望注意的是如果使用如此般進(jìn)行虛設(shè)讀取的像素，則在虛設(shè)讀取后，即使對(duì)V移位寄存器進(jìn)行操作，因操作以最短距離進(jìn)行移動(dòng)即可，所以即使通過(guò)此操作電荷重新儲(chǔ)存到浮動(dòng)電容中，也僅以極少部分即可。
并且，在對(duì)個(gè)像素間的柵極線進(jìn)行選擇時(shí)，為了使用V移位寄存器，實(shí)際上在對(duì)S個(gè)像素進(jìn)行寫(xiě)入或讀取期間，指定Dir_V 150持續(xù)向指定方向移動(dòng)。其后，結(jié)束向S個(gè)某像素進(jìn)行寫(xiě)入后，通過(guò)Dir_V 150指定向進(jìn)行虛設(shè)讀取的像素位置的最佳移動(dòng)方向，并且為進(jìn)行向目標(biāo)像素移動(dòng)中所必須的以時(shí)間為單位的移動(dòng)動(dòng)作，而對(duì)試驗(yàn)裝置進(jìn)行控制(圖1中未圖示)。因此，必須設(shè)計(jì)出考慮到此移動(dòng)動(dòng)作時(shí)間寬限的測(cè)定時(shí)序。但是，因寄存器的動(dòng)作時(shí)間與寫(xiě)入時(shí)間、讀取時(shí)間相比非常短暫，所以可容易地使測(cè)試程序與向虛設(shè)讀取的像素進(jìn)行的移動(dòng)相對(duì)應(yīng)。
其次使用圖4對(duì)圖3介紹的算法加以更為具體的說(shuō)明。圖4是模式性地表示第j像素組中從測(cè)試開(kāi)始(節(jié)點(diǎn)S)到測(cè)試結(jié)束(節(jié)點(diǎn)E)為止的寫(xiě)入時(shí)間/讀取時(shí)間/等待時(shí)間的關(guān)系的圖，橫軸的長(zhǎng)度與時(shí)間的長(zhǎng)度成比例。從節(jié)點(diǎn)S開(kāi)始到節(jié)點(diǎn)1為止期間表示對(duì)從第j像素組的第1到第S為止的像素進(jìn)行寫(xiě)入的期間，且在各寫(xiě)入期間Wj，1至Wj，s(401、404、408、412、416)后，設(shè)置有等待時(shí)間A1(402、406、410、414、415)或等待時(shí)間A2(418)，其后，插入虛設(shè)的讀取時(shí)間Rx420，并到達(dá)節(jié)點(diǎn)1。
其次，從節(jié)點(diǎn)1到節(jié)點(diǎn)E為止期間是，預(yù)先向保持電容充電，其后對(duì)經(jīng)過(guò)保持時(shí)間H的各像素進(jìn)行讀取的期間。即，預(yù)先進(jìn)行寫(xiě)入，其后對(duì)經(jīng)過(guò)保持時(shí)間H的從第j像素組的第1至第N-1像素進(jìn)行讀取Rj-1，1(422)、Rj，1，2(424)、Rj-1，3(424)、Rj-1，4(428)、Rj-1，s(432)，并到達(dá)節(jié)點(diǎn)E。對(duì)所有像素組重復(fù)以上從節(jié)點(diǎn)S到節(jié)點(diǎn)E的過(guò)程后結(jié)束測(cè)試。并且，亦考慮到最后像素組的像素?cái)?shù)，根據(jù)與顯示面板像素?cái)?shù)的關(guān)系而未滿S個(gè)的情形，并在該情形下可適當(dāng)?shù)匦薷纳鲜鏊惴◤亩c此情形相對(duì)應(yīng)。
另外，即使不是最后像素組，但在像素組內(nèi)的像素位于TFT陣列邊緣部的情形下，為使用共通的數(shù)據(jù)線也可使像素?cái)?shù)不滿S個(gè)。在此情形下，為確保保持時(shí)間H，可進(jìn)行適當(dāng)修改，如將寫(xiě)入或讀取循環(huán)來(lái)代替等待時(shí)間等。
其次，使用圖5至圖7的流程圖對(duì)圖3及圖4所示的算法加以更詳細(xì)的說(shuō)明。圖5中，若在步驟610上開(kāi)始程序，則在步驟612上將表示像素組序號(hào)的變量j初始化為1。其次當(dāng)在步驟613上，在與此第j像素組相連的數(shù)據(jù)線(以下，在每個(gè)像素組中僅使用一條數(shù)據(jù)線，并代表性的表示為Dj，0)已在H移位寄存器而加以選擇的情形下，為節(jié)省進(jìn)行重復(fù)選擇的時(shí)間，而判定經(jīng)選擇的數(shù)據(jù)線是否與Dj，0相同，如果不同，則在步驟614中在H移位寄存器中選擇數(shù)據(jù)線Dj，0，并進(jìn)入步驟616。由此，電荷計(jì)110與可變電壓源122介以H移位寄存器140連接到數(shù)據(jù)線Dj，0上。在步驟613的判定相同的情形下，跳過(guò)步驟614并進(jìn)入步驟616。
在步驟616中將表示像素組內(nèi)像素序號(hào)的變量i初始化為1。其次在步驟617中將可變電壓源122的輸出作為寫(xiě)入電壓Vw，并使寫(xiě)入電壓Vw輸出到數(shù)據(jù)線Dj，0。其次在步驟618中對(duì)第i像素Pj，i的保持電容進(jìn)行充電，即進(jìn)行寫(xiě)入，并在步驟620中等待必須的等待時(shí)間A1或A2。其次，在步驟622中判定是否已對(duì)S個(gè)像素進(jìn)行了充電，如果未充電，則在步驟624中增加變量i，并返回到步驟618。如果步驟622的判定是已充電，則在步驟625中，將可變電壓源122的輸出作為讀取電壓Vr，并使讀取電壓Vr輸出到數(shù)據(jù)線Dj，0上。其次，在步驟626中，為進(jìn)行虛設(shè)讀取，對(duì)在V移位寄存器142中進(jìn)行虛設(shè)讀取所分配的像素的柵極線Gx進(jìn)行選擇，并進(jìn)行虛設(shè)讀取。
其次在步驟628中，將變量i初始化為1，并在步驟630中對(duì)第i像素Pj，i的保持電容進(jìn)行測(cè)定，即進(jìn)行讀取，并在步驟632中判定對(duì)S個(gè)所有像素的讀取是否已完成，如果未完成，則在步驟634中將增加變量i并返回步驟630，而如果已完成則在步驟638中判定對(duì)所有T像素組的讀取是否已結(jié)束，如果未結(jié)束則在步驟640中增加變量j并返回步驟614，如果已結(jié)束則在步驟642中結(jié)束程序。并且，作為一例，寫(xiě)入電壓Vw是5V，讀取電壓Vr是0V。
其次參照?qǐng)D6對(duì)圖5的步驟618加以詳細(xì)說(shuō)明。若在步驟710中開(kāi)始此子程序，則在步驟712中對(duì)V移位寄存器142中連接到目標(biāo)像素Pj，i的柵極線Gj，i進(jìn)行選擇。其次在步驟715中，將啟動(dòng)端子ENB_V設(shè)定為邏輯高，并將柵極線Gj，i從Voff設(shè)定為Von。其次在步驟716中等待作為向保持電容進(jìn)行充電時(shí)間的特定時(shí)間。其次在步驟718中，將啟動(dòng)端子ENB_V設(shè)定為邏輯低，并使柵極線Gj，i的輸出從接通電壓Von變?yōu)閿嚅_(kāi)電壓Voff。最后，在步驟720中結(jié)束此程序的動(dòng)作。
此外，參照?qǐng)D7對(duì)圖5的步驟630加以詳細(xì)說(shuō)明。如果在步驟810中開(kāi)始此程序，則在步驟812中，對(duì)V移位寄存器142中連接到像素Pj，i的柵極線Gj，i進(jìn)行選擇。
其次，在步驟814中，將啟動(dòng)端子ENB_V設(shè)定為特定期間的邏輯高，并將柵極線Gj，i從特定期間的斷開(kāi)電壓Voff設(shè)定為接通電壓Von，其后還原為斷開(kāi)電壓Voff。由此，像素Pj，i的像素選擇晶體管Q1(圖2的182)作為保持電容的放電時(shí)間并處于特定期間接通狀態(tài)，并通過(guò)對(duì)數(shù)據(jù)線Dj，0的電位差進(jìn)行平衡，且在保持電容C1(圖2的184)及電荷計(jì)(圖1的110)之間介以晶體管Q1(182)而使電荷移動(dòng)。
其次通過(guò)步驟817，通過(guò)電荷計(jì)110對(duì)介以數(shù)據(jù)線Dj，0移動(dòng)的電荷量進(jìn)行測(cè)定，并且在步驟820中結(jié)束該程序的動(dòng)作。
其次使用圖8，對(duì)適用于本發(fā)明測(cè)定算法的進(jìn)行讀取·寫(xiě)入的像素，即，像素組(像素排列)的確定方法，及進(jìn)行虛設(shè)讀取的像素的選擇方法加以說(shuō)明。
并且，為進(jìn)行說(shuō)明，在圖8中使用將顯示面板左上角設(shè)為1的X、Y坐標(biāo)表示各像素的位置。例如，圖8中像素(1，3)寫(xiě)作“1c”，即作為附有標(biāo)記的像素而表示。此外，至于像素上的標(biāo)記，第1位的數(shù)字表示像素組的序號(hào)，第2位的字母表示此像素組內(nèi)像素的順序。例如，圖8的像素(1，3)標(biāo)記為“1c”，此表示第1像素組的第3像素。圖8中第1像素組的各像素按照從1a像素(1，1)到1S像素(1，S)的順序自上而下地分配。另外，顯示面板的大小通過(guò)將數(shù)據(jù)線的數(shù)量設(shè)為U，柵極線的數(shù)量設(shè)為V的關(guān)系式U×V而加以說(shuō)明。
圖8是基于本發(fā)明像素選擇動(dòng)作分配方法的實(shí)施例之一。第1像素組以像素(1，1)為起點(diǎn)，自上而下對(duì)S個(gè)像素進(jìn)行選擇，下一個(gè)像素組進(jìn)而以像素(1，S+1)為起點(diǎn)，自上而下對(duì)S個(gè)像素進(jìn)行選擇，并且到達(dá)顯示面板下端后，再下一像素組(圖中表示為第n像素組)在第1像素右邊的行上，以標(biāo)記為“na”的像素(2，1)為起點(diǎn)，并以自上而下對(duì)S個(gè)像素進(jìn)行選擇的順序，將顯示面板的所有像素分配為像素組?？梢岳斫獾氖侨绻褂么朔椒?，則即使在特定的像素組內(nèi)反復(fù)進(jìn)行寫(xiě)入或讀取，也無(wú)須重新對(duì)數(shù)據(jù)線進(jìn)行選擇，并且因柵極線如果選擇相鄰者則較好，所以算法也較簡(jiǎn)單，且對(duì)象像素的移動(dòng)所耗費(fèi)的時(shí)間也較短。
其次，對(duì)將像素寫(xiě)入第1像素組最后的像素1S后，對(duì)虛設(shè)讀取的像素進(jìn)行選擇時(shí)的動(dòng)作加以說(shuō)明。首先，進(jìn)行虛設(shè)讀取的像素，如上述說(shuō)明般，是位于此像素組最初一個(gè)像素上的像素則較為理想，并且在此情形下，其成為位于像素1a上的、且標(biāo)記為像素X的坐標(biāo)(1，V)的像素。其次，希望注意的是當(dāng)從像素X向像素1a移動(dòng)時(shí)，即使對(duì)于如此情形的上下分離的位置，如果在V寄存器中將向下方向選為移動(dòng)方向，將邏輯高付與開(kāi)始端子，若輸入1循環(huán)的時(shí)鐘脈沖，則其與從顯示面板下端向上端移動(dòng)的循環(huán)相連，也可以1時(shí)鐘脈沖為單位進(jìn)行移動(dòng)。
首先，在改變從像素1S到像素X的V移位寄存器的選擇時(shí)，因此情形下，通過(guò)向上方移動(dòng)的S像素少于向下方移動(dòng)的時(shí)鐘脈沖循環(huán)即可實(shí)現(xiàn)，所以將移位方向端子Dir_V(150)的設(shè)定由至此的向下改為向上，將邏輯高輸入到脈沖輸入端子Start_V(146)，并將相當(dāng)于S時(shí)鐘脈沖量的時(shí)鐘信號(hào)付與時(shí)鐘信號(hào)端子CLK_V(148)，對(duì)V移位寄存器142進(jìn)行操作，由此選擇像素X。
此處，從某像素向下一像素的移動(dòng)方向，通常應(yīng)根據(jù)相互的位置關(guān)系，從而確定最合適的方向及移動(dòng)距離。
藉由在像素X上的虛設(shè)讀取后，將移位方向端子Dir_V(150)的設(shè)定從至此的向上變?yōu)橄蛳拢⑦壿嫺咻敵龅矫}沖輸入端子Start_V(146)，并將以相當(dāng)于1時(shí)鐘脈沖量的時(shí)鐘信號(hào)付與時(shí)鐘信號(hào)端子CLK_V(148)，進(jìn)而對(duì)V移位寄存器142進(jìn)行操作，并選擇像素1a并進(jìn)行讀取。
同樣地，第2像素組的虛設(shè)讀取用的像素是像素1S，并且第3像素組用的虛設(shè)讀取用像素是像素2S，以此方式進(jìn)行確定并加以操作。
在上述實(shí)施例中，已將虛設(shè)讀取像素的位置作為位于各像素組最初一個(gè)像素上的像素加以說(shuō)明，但希望理解的是在此情形下各像素組內(nèi)像素的分配方法是自上而下進(jìn)行分配，并且使從虛設(shè)讀取像素向此像素組的移動(dòng)距離盡可能地短。因此，在以下其他的變化中虛設(shè)讀取的像素的位置根據(jù)該等規(guī)定而選擇最合適的相鄰的像素。
此外，考慮到像素組最初及最終像素的位置與虛設(shè)讀取像素的位置的相互移動(dòng)所耗費(fèi)的時(shí)間，及浮動(dòng)電容對(duì)最初讀取的交替影響，由此可采用如下的代替方法，即，使虛設(shè)讀取像素的位置變?yōu)槲挥谙袼夭垦h(huán)所包含的像素附近位置的其他像素。
作為此方法的其他變化，在上述分配方法中，在某像素組中結(jié)束對(duì)顯示面板的1行進(jìn)行分配后，可作為下一個(gè)像素組的最初的像素，對(duì)已分配的像素行左邊的行上的像素進(jìn)行選擇。
作為此方法以外的其他變化，可使各像素組上的像素選擇方向?yàn)樽韵露希⒎亲陨隙?，并且可將下一行的分配方向作為先前行的右邊或左邊的任意一個(gè)方向進(jìn)行選擇。
其次使用圖9對(duì)具備其他虛設(shè)讀取方法的其他實(shí)施例的流程圖加以說(shuō)明。保持時(shí)間H與讀取時(shí)間R相比非常長(zhǎng)，但在TFT陣列縱方向的像素?cái)?shù)V較少的情形下，可設(shè)S＝N-1＝V。此情形下，可如圖9所示流程圖的步驟926般將虛設(shè)讀取的過(guò)程進(jìn)行簡(jiǎn)化。
即，如果在步驟910中開(kāi)始程序，則在步驟912中將表示像素組序號(hào)的變臉j初始化為1。在步驟914中在H移位寄存器140中對(duì)數(shù)據(jù)線Dj，0進(jìn)行選擇。此實(shí)施例中，因每個(gè)像素組的數(shù)據(jù)線不同，所以省略圖5的步驟613。
在步驟916中將表示像素組內(nèi)像素序號(hào)的變量i初始化為1。其次在步驟917中將可變電壓源100的輸出作為寫(xiě)入電壓Vw，并使寫(xiě)入電壓Vw輸出到數(shù)據(jù)線Dj，0上。其次在與圖5相同的步驟618中對(duì)第i像素Pj，i的保持電容進(jìn)行充電，即進(jìn)行寫(xiě)入，并且在步驟920中等待必須的等待時(shí)間A1或A2。其次，在步驟922中判斷是否已對(duì)S個(gè)像素，此情形下是對(duì)V個(gè)像素進(jìn)行充電，如果未充電，則在步驟924中增加變量i并返回步驟918。如果步驟922的判定是已充電，則在步驟925中將可變電壓源122的輸出作為讀取電壓Vr，并將讀取電壓Vr輸出到數(shù)據(jù)線Dj，0上。其次，在步驟926中，作為消除浮動(dòng)電容中儲(chǔ)存電荷的影響的操作，在V移位寄存器142中，付與移位方向端子Dir_V(150)的信號(hào)維持到此時(shí)為止的信號(hào)，并將邏輯斷開(kāi)Voff付與脈沖輸入端子Start_V(146)，將邏輯接通Von付與啟動(dòng)端子ENB_V(149)，將1循環(huán)的時(shí)鐘信號(hào)付與時(shí)鐘端子CLK_V(1348)，并等待必須的等待時(shí)間，由此進(jìn)行虛設(shè)讀取。即，如果以圖8加以說(shuō)明，則當(dāng)?shù)竭_(dá)步驟925時(shí)像素(1，V)處于結(jié)束選擇狀態(tài)，其后，因在步驟926中移動(dòng)相當(dāng)于1時(shí)鐘脈沖量而未將邏輯接通付與脈沖輸入端子146，所以像素(1，1)的柵極線處于未進(jìn)行選擇狀態(tài)，且任何柵極線亦處于未根據(jù)V移位寄存器142進(jìn)行選擇的狀態(tài)，即成為選擇虛構(gòu)的柵極線的狀態(tài)。如此通過(guò)對(duì)V移位寄存器142進(jìn)行操作，可在不對(duì)電荷計(jì)110產(chǎn)生影響的狀態(tài)下，進(jìn)行消除影響的操作。在此情形下，因移動(dòng)動(dòng)作所耗費(fèi)的時(shí)間極短，所以用于虛設(shè)讀取的時(shí)間較短即可。
其次在步驟928中，將變量i初始化為1，其次在與圖5相同的步驟630中對(duì)第i像素Pj，i的保持電容進(jìn)行測(cè)定，即進(jìn)行讀取，并且在步驟932中判定所有S個(gè)像素的讀取操作是否已結(jié)束，如果未結(jié)束則在步驟934中增加變量i并返回步驟930，而如果已結(jié)束則在步驟938中判定對(duì)所有T像素組的讀取是否結(jié)束，如果未結(jié)束則在步驟940中增加變量j并返回步驟914，而如果已結(jié)束則在步驟942中結(jié)束程序。寫(xiě)入步驟618及讀取步驟630因可使用圖6及圖7，所以省略其說(shuō)明。
如上所述，已通過(guò)實(shí)施例對(duì)本發(fā)明地有源陣列矩陣的保持電容的保持特性加以說(shuō)明，但希望注意的是該等是以示例目的對(duì)本發(fā)明進(jìn)行揭示的內(nèi)容，其并未限制本發(fā)明的內(nèi)容。為使望業(yè)者容易理解，可作各種改變。例如，作為在像素組內(nèi)向下一像素移動(dòng)的移動(dòng)量，也可考慮移動(dòng)量大于1的方式，并且也可將最初像素組的開(kāi)始像素設(shè)定到顯示面板邊緣部以外的區(qū)域。此外，至于測(cè)試所使用的元件，也可應(yīng)用到圖2(C)以外方式的電致發(fā)光顯示面板保持電容的特性測(cè)定中。
并且，本發(fā)明通過(guò)考慮充分的像素選擇時(shí)間寬限，使H移位寄存器及/或V移位寄存器，即使對(duì)于沿單一方向而非雙方向移動(dòng)的移位寄存器的顯示面板，也可實(shí)施本發(fā)明。
此外，即使對(duì)于在TFT陣列上不具備H移位寄存器及/或V移位寄存器的TFT陣列，也可通過(guò)以圖1中未圖示的測(cè)試裝置對(duì)TFT陣列的數(shù)據(jù)線及柵極線進(jìn)行適當(dāng)?shù)目刂?，而使用本發(fā)明。
此外，也可將本發(fā)明保持電容特性的優(yōu)劣反饋到TFT陣列制造過(guò)程的前階段，可用于過(guò)程的品質(zhì)改善。
權(quán)利要求
1.一種測(cè)定方法，其特征在于其是包含具備保持電容的復(fù)數(shù)個(gè)像素電路的有源矩陣TFT陣列的保持特性測(cè)定方法，且上述各復(fù)數(shù)個(gè)像素電路具備上述保持電容，開(kāi)關(guān)用晶體管，其用以將數(shù)據(jù)線連接至該保持電容中，及柵極線，其對(duì)上述開(kāi)關(guān)用晶體管的開(kāi)關(guān)動(dòng)作進(jìn)行控制，且上述復(fù)數(shù)個(gè)像素電路中至少具備第1與第2像素電路，且上述測(cè)定方法包含如下步驟，向第1像素電路的保持電容充電，其次向上述第2像素電路的保持電容充電，進(jìn)而進(jìn)行消除影響的操作，并對(duì)充電后經(jīng)過(guò)特定保持時(shí)間的上述第1與第2像素電路保持電容的電荷進(jìn)行測(cè)定。
2.根據(jù)權(quán)利要求1所述的測(cè)定方法，其中上述復(fù)數(shù)個(gè)像素電路包含第3像素電路，且上述消除影響的操作包含對(duì)上述第3像素電路的數(shù)據(jù)線與柵極線進(jìn)行選擇的步驟。
3.根據(jù)權(quán)利要求2所述的測(cè)定方法，其中上述消除影響的操作進(jìn)而包含對(duì)上述第3像素電路的保持電容的電荷進(jìn)行測(cè)定的步驟。
4.根據(jù)權(quán)利要求1所述的測(cè)定方法，其中上述消除影響的操作包含以下步驟，即對(duì)連接到上述復(fù)數(shù)個(gè)像素電路上的柵極線所連接的移位寄存器進(jìn)行操作，使啟動(dòng)端子變成邏輯接通，并且不對(duì)任何柵極線進(jìn)行選擇。
5.根據(jù)權(quán)利要求1至權(quán)利要求4的任一要求所述的測(cè)定方法，其中上述第1及第2像素與第1數(shù)據(jù)線相連。
6.根據(jù)權(quán)利要求2至權(quán)利要求4的任一要求所述的測(cè)定方法，其中上述第1數(shù)據(jù)線上，進(jìn)而連接有上述第3像素。
7.根據(jù)權(quán)利要求5所述的測(cè)定方法，其中上述第1數(shù)據(jù)線上，進(jìn)而連接有上述第3像素。
8.根據(jù)權(quán)利要求6所述的測(cè)定方法，其中上述第2及第3像素，相互鄰接于上述第1像素。
9.根據(jù)權(quán)利要求7所述的測(cè)定方法，其中上述第2及第3像素，相互鄰接于上述第1像素。
10.一種測(cè)定方法，其特征在于其是包含具備保持電容的復(fù)數(shù)個(gè)像素電路的有源矩陣TFT陣列的保持特性測(cè)定方法，且上述各復(fù)數(shù)個(gè)像素電路具備上述保持電容，開(kāi)關(guān)用晶體管，其用以將數(shù)據(jù)線連接至該保持電容中，及柵極線，其對(duì)上述開(kāi)關(guān)用晶體管的開(kāi)關(guān)動(dòng)作進(jìn)行控制，且上述復(fù)數(shù)個(gè)像素電路具備至少包含第1與第2像素電路的第1像素組，及不包含于該第1像素組的第3像素電路，并且上述測(cè)定方法含有如下步驟，依次向上述第1像素組所含有的各像素電路的保持電容充電，對(duì)上述第3像素電路進(jìn)行消除影響的操作，并依次對(duì)上述第1像素組所含有的各像素電路的保持電容的電荷進(jìn)行測(cè)定。
11.根據(jù)權(quán)利要求10所述的測(cè)定方法，其中上述第1像素組所含有的所有像素電路及上述第3像素電路，與第1數(shù)據(jù)線相連。
全文摘要
本發(fā)明提供一種TFT陣列保持電容的保持特性測(cè)試中的高精度測(cè)試方法。本發(fā)明系關(guān)于一種測(cè)定方法，其特征在于其是包含具備保持電容的復(fù)數(shù)個(gè)像素電路的有源矩陣TFT陣列的保持特性測(cè)定方法，且上述復(fù)數(shù)個(gè)像素電路中至少具備第1與第2像素電路，并且包含如下步驟，向第1像素電路的保持電容充電，其次向第2像素電路的保持電容充電，進(jìn)而進(jìn)行消除由浮動(dòng)電容產(chǎn)生的影響的操作，并對(duì)充電后經(jīng)過(guò)特定保持時(shí)間的上述第1與第2像素電路的保持電容的電荷進(jìn)行測(cè)定。
文檔編號(hào)G01R31/28GK1779474SQ20051012367
公開(kāi)日2006年5月31日 申請(qǐng)日期2005年11月18日 優(yōu)先權(quán)日2004年11月22日
發(fā)明者宮本隆, 田島佳代子 申請(qǐng)人:安捷倫科技公司